JPS6169094A - 図形処理方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は１図形データを作成する図形処理方法及び装置
に係り、特に、カラー表示２階調表示等に対する条件付
きの描画演算を可能にする図形処理方法及び装置に関す
る。

〔発明の背景〕

文字や図形をＣＲＴ等の画面上に表示するグラフィック
システムにおいて、カラーや多階調表示を行なうものが
多い。このようなシステムでは、色や階調データの異な
る複数枚の図形が重なる部分でどちらを表示するかを選
択する必要がある。

すなわち、この重なり部分での表示のし方で各図形の奥
行き関係が決まり、選択のし方が異なるとまったく異な
った見え方になるためである。

これを可能にするもつとも筒便な従来法は、ソフトウェ
ア処理による図形の描画順序を選択するものである。す
なわち、奥になるべき図形から順に描画し、最後に一番
手前の図形を描画するもので、重なった部分では後で描
画した手前の図形が描かれる：しかしながら、この方法
は１重なり部１　　　　　　　分での表示のし方を変え
るにはその都度ソフトウ□　　　　　　　エアを変更し
て描画順序を変える必要があり手間がかかる。また、描
画順序が規定されるため、複雑な図形に対するプログラ
ムの記述が困難である。

さらに、背景画像はそのままで図形の一部だけを順次変
更していく動画処理への適用もむすかしし）。

これに対し１図形の優先レベルを記憶しておき、ＣＲＴ
への表皮の際に色データを切り換えφようにした専用の
ハードウェアを有する方法が、特公昭５８−３５９０７
号公報に開示されている。しかじながら、この方法では
、限られた数の座標値の操作しかできないために、図形
が複雑になると対応できないという問題がある。

一方、３次元図形を表示する高級のグラフィックシステ
ムでは、上記の問題は陰線消去あるいは陰面消去の問題
として論じられており、例えば。

特公昭５ｇ−４６０２６号公報に開示があるが、大規模
なハードウェアが必要であり実現が容易ではない。

以上のように、ソフトウェアによる手法は安価であるが
機能や性能が限定され、ハードウェアによる手法は高性
能が得られるが高価である、とい　　　　ｉう問題点が
ある。

〔発明の目的〕

本発明の目的は、特に安価なシステムから高級システム
にまで適用できるＬＳＩに内蔵することをねらい、比較
的簡単な構成で色や階調データに対する条件付きの描画
演算を高速処理する図形処理方法及び装置を提供するこ
とである。

〔発明の概要〕

前記目的を達成するための本発明の特徴は、単数、また
は複数ビットで表される画素データを他のデータと比較
する手段と、作成した画素データと外部から読み込んだ
画素データ間で演算を行う手段と、比較結果により画素
データ演算を制御し得る手段を設けたことにある。

〔発明の実施例〕

以下、本発明の好適な実施例を図面に基づいて説明する
が、この前に本発明の基礎となった事項について説明す
る。

本発明の基礎となった事項を以下に説明する。

本発明は次のようにしたものである。

まず、第一に、１画素を、（ａ）１ビツトで表現するも
の、（ｂ）２ビツトで表現するもの。

（Ｇ）４ビツトで表現するもの、（ｄ）８ビツトで表現
するもの、（ｓ）１６ビツトで表現するもの、というよ
うに５通りの画素モードを選択できるようにしたこと（
第９図参照）。

第二に、画素アドレスを採用したこと。しかして、この
画素アドレスは１表示用メモリのアドレスを指定するア
ドレス情報ＭＡＤと、そのアドレスで指定された１語内
のどの位置かを指定する１語内アドレス情報ＷＡＤとか
ら構成されていること（第１０図参照）。

第三に、画素アドレス中のアドレス情報で指定された表
示用メモリアドレスにおける１語の表示用データを表示
用メモリから読み出し、つぎに画素アドレス中の１語内
アドレス情報で指定された表示用データ中の所定のビッ
ト部分のみを書き替えし、それを再び表示用メモリの当
該アドレス部に書き込むようにしたものであり、１画素
分の複数ビットデータを同時処理し得るようにしたこと
にある。

次に本発明の実施例について説明する。

また、以下では同一の符号は同一の対象を示すものとす
る。

第３図は本発明に係る図形処理装置が適用される装置の
例を示すブロック図である。

第３図において、図形処理装置は、表示用メモリ１３内
の表示データを書き込み、書替及び読み出し制御する演
算装置３０と、該演算装置３０を一定の順序で制御する
制御装置ｉ！２ｏとから構成されている。また、図形処
理装置により表示用メモリ１３から読み出された表示用
データが表示変換装置４０によって映像信号にされて表
示装置５０に表示される。

上記演算装置３０は、表示用メモリ１３のアドレスと表
示用メモリ１３中の１語の表示データ内に画素位置とを
指定する情報からなる画素アドレスを順次算出し、前記
算出された画素アドレスにおける表示用メモリ１３のア
ドレス情報から表示ｆ　　　　用メゝす１３中の１語の
表示データを読み出し・このように読み出された表示デ
ータに対して、前記画素アドレスにおける画素位置指定
情報を基にデコードして形成した指定画素位置に相当す
る複数ビット位置を指定する情報をもって、その表示デ
ータの所定の画素のビットにのみ描画論理算出し、かか
る論理演算した結果を再び前記表示用メモリ１３に書き
込むようにしたものである。

尚、６０は外部計算機であり、この外部計算機６０から
の制御データに従って図形処理装置が動作するものであ
る。

第４図はこの発明に係る図形処理装置の実施例を示すブ
ロック図である。

同図において、制御装置２０は、マイクロプログラムメ
モリ１００と、マイクロプログラムアドレスレジスタ１
１０と、リターンアドレスレジスタ１２０と、マイクロ
命令レジスタ１３０と、マイクロ命令デコーダ２００と
、フラグレジスタ２１０と、パターンメモリ２２０と、
命令制御レジスタ２３０とを含んで構成されている。

また、演算装置３０は、演算制御装置３００と。

先入先出（Ｆｉｒｓｔ−Ｉｎ、　Ｆｉｒｓｔ−Ｏｕｔ　
（ＦＩＦＯ））メモＩＪ　４００とから構成されている
。

各構成要素は通常のディジタル制御で用いられるもので
あり、特に説明を要しない、ただし、この実施例によれ
ば、演算制御装置３００は、論理アドレス演算部（Ａユ
ニット）３１０°と、物理アドレス演算部（Ｂユニット
）３２０と、カラーデータ演算部（Ｃユニット）３３０
とから構成されている。

上記Ａユニット３１０では主として描画アルゴリズムに
従って描画点が画面中にどこにあるかを演算し、Ｂユニ
ット３２０では表示用メモリの必要なアドレスを演算し
、Ｃユニット３３０は表示用メモリに書込むカラーデー
タを算出するものである。

第５図には、１画素を４ビツトで表示する表示装置の構
成例が示されており、第４図の図形処理装置で指定され
た表示用データが表示装置５０で表示される構成が示さ
れている。

第５図において、図形処理装置（第４図）からのアドレ
スＡＤ指令に基づいて、表示用メモリ１３から読み出さ
れた表示用データＤＴのＤｏ。

Ｄ、、Ｄ、、Ｄ、□が表示変換装置４０内の４ビツトの
並列−直列変換器４１０に供給される。この変換器４１
０から映像信号ＶＤＯが得られる。同様にして１表示用
データＤＴのうちのＤ□、Ｄｌ。

Ｄ、、Ｄ、、を表示変換装置４０内の並列−直列変換器
４２０に供給し、この変換器４２０から映像信号ＶＤＩ
が得られる０表示用データＤＴのうちのり、、Ｄ、、Ｄ
工。、Ｄ１４を表示変換装置４０内の並列−直列変換器
４３０に供給し、この変換器４３０から映像信号ＶＤ２
が得られる。また１表示用データＤＴのうちのり、、Ｄ
、、Ｄよ１．Ｄｌ、を表示変換装置４０内の並列−直列
変換器４４０に供給し、この変換器４４０から映像信号
ＶＤ３が得られる。映像信号ＶＤＯ−ＶＤ３は表示変換
装置４ｏを構成するビデオインタフェース回路４５０に
送られ、色変換やＤＡ変換等の処理を経て表示装置５０
にて表示される。

次に、演算制御装置３００の各ユニットの具体的構成を
第６図乃至第８図を参照しながら説明する。

第６図においてＡユニットである論理アドレス演算部３
１０は、第４図に示すようであり、ＦＩＦＯバッファ（
ＦＢＵＦ）　３１．０１と、汎用レジスタ３１０２と、
領域管理レジスタ３１０３及び３１０５と、領域判定比
較器３１０４と、終了点レジスタ３１０６と、終了判定
比較器３１０７と、ソースラッチ３１０８及び３１０９
と、算術論理演算器（ＡＬＵ）３１１０と、ディスティ
ネーションラッチ（ＤＬＡ）３１１１と、バススイッチ
３１１２と、読出しバス（ＵＢＡ、ＵＢＢ）３１１３及
び３１１４と、書込みバス（ＷＢ　Ａ）　３１１５とを
備えている。

第７図において、Ｂユニットである物理アドレス演算部
３２０は、ディスティネーションラッチ（ＤＬＢ）３２
０１と、算術演算器（ＡＵ）　３２０２と、ソースラッ
チ３２０３及び３２０４と、オフセットレジスタ３２０
５と、画面幅レジスタ３２０６と、コマンドレジスタ３
２０７と、汎用レジスタ３２０８と、読出しバス（ＵＢ
Ｂ）３２０９と、書込みバス（ＷＢ　Ｂ）　３２１０と
１　　　　　　　を備えている。尚、汎用レジスタ３２
０８は、画素単位コマンドの現在アドレスレジスタ（Ｄ
ＰＨ。

ＤＰＬ）と、語単位コマンドのアドレスレジスタ（ＲＷ
ＰＨ，ＲＷＰＬ）　ト、作業用レジスタ　（Ｔ、Ｈ。

Ｔ２Ｌ）とを備えている。

さらに、第８図において、Ｃユニットであるカラーデー
タ演算部３３０は、バレルシフタ３３０１と、カラーレ
ジスタ３３０２と、マスクレジスタ３３０３と、カラー
比較器３３０４と、論理演算器３３０５と、書込みデー
タバッファ３３０６と、パターンＲＡＭバッファ３３０
７と、パターンカウンタ３３０８と、パターン制御レジ
スタ３３０９と、読み出しデータバッファ３３１０と、
メモリアドレスレジスタ３３１１と、メモリ出力バス３
３１２と、メモリ入力バス３３１３とを備えている。尚
マスクレジスタ３３０３は、レジスタ　（ＣＭＳＫ）と
、レジスタ（ＧＭＳＫ）とからなる。

上述のように構成された実施例の作用を説明する。

まず、各要素の基本的動作を説明する。中央処理装置な
ど他の装置から送られてくる命令やパラメータ等の制御
データＣＤＴは、一方でメモリ４００に書込まれ、他方
では命令制御レジスタ２３０に直接書込まれる。

レジスタ２３０は、各種のグラフィックビットモードを
記憶させたものであり、後述するように、この実施例に
よれば５つの画素モードのうちから１つを選択できるよ
うになっている。この選択は利用データＣＤＴで行なう
ことができる。

メモリ４００は、いわゆる“Ｆｉｒｓｔ　−Ｉｎ、　Ｆ
ｉｒｓｔ−Ｏｕｔ”　（以下もＦＩＦＯとする）のメモ
リであり。

該メモリ４００に記憶された命令を演算制御部３００に
より読出し該演算制御装置３００内のレジスタに格納す
る。また、この命令情報の一部ＣＩＤはアドレスレジス
タ１１０に転送される。

アドレスレジスタ１１０はマイクロプログラムメモリ１
００のアドレスを管理し、このアドレスはクロックに同
期して更新される。該アドレスレジスタ１１０から出力
されるアドレスに応じてマイクロプログラムメモリ１０
０から第１３図に示すような゛マイクロ命令を読出す、
メモリ１００から読出された命令は、第１３図に示すよ
うに４８ビツトからなり、＃０〜＃７通りの制御モード
が選択できるようになっている。しかして、該命令はレ
ジスタ１３０に一時記憶され、レジスタ２３０の選択し
たモードに従って動作するデコーダ２００を介して、所
定の制御信号ＣｃＳを発生し演算制御装置３００の各部
を制御する。ここで、第１３図のマイクロ命令の各フィ
ールドの機能を説明する。

第１４図において、ｒＲＵＪはＵＢＡバス３１１３に接
続されるレジスタを指定する命令である。

ｒＲＶＪはＶＢＡバス３１１４に接続されるレジスタを
指定する命令である。ｒＲＷＪはＷＢＡバス３１１５上
のデータが書込まれるレジスタを指定する命令である。

　　ｒＦＵＮｃＡ　ＪはＡユニットの算術論理演算器３
１１０の演算を指定する命令である。　　ｒｓＦＴＪは
ソースラッチ３１０８に付加されたシフタ（ＳＰＴＡ）
のシフトモードを指定する命令である。ｒＡＤＦ−ＬＪ
はマイクロプログラムアドレスレジスタ１１０に戻され
る次アドレスの下位４ビツトを指定する命令である。ｒ
ＡｃＪはマイク、口命令の次アドレスを制御する命令で
ある。ｒＡＤＦ−ＨＪはマイクロプログラムアドレスレ
ジスタ１１０に戻される次アドレスの上位６ビツトを指
定する命令である。また、＃４〜＃７の各マイクロ命令
ではアドレスの上位６ビツトは更新できない。

ｒＦＵＮｃＢ　ＪはＢユニットの算術演算器３２０２の
演算モードを指定する命令である。ｒＥＣ：ＤＪは演算
の実行条件を指定する命令である。ｒＢｃＤＪは分岐の
条件を指定する命令である。　　ｒＦＬＡＧＪはフラグ
レジスタ２１０へのフラグの反映を指定する命令である
。ｒＶＪは表示用メモリ１３へのアクセス可否をテスト
するかどうかを指定する命令である。ｒ　ＦＩＦＯｊは
ＦＩＦＯ４００への読み書きを制御する命令である。　
　ｒＬＩＴＥＲＡＬ　Ｊは８ビツトのリテラルデータを
指定する命令である。ｒＬｃＪはリテラルデータの生成
モードを指定する命令である。

ｒＦＦＪは各部の特殊フリップフロップのセット。

リセットを制御する命令である。「Ｓ」は符号フラグの
選択を指定する命令である。ｒＭｃＪは表ｆ　　　　　
示用メモリ１３のリード・ライトを制御する命令である
。ｒＤＲＪはパターンＲＡＭの走査を制御する命令であ
る。ｒＢｃＪはＢユニットの算術演算器３２０２への入
力経路を制御する命令である。

ｒＲＢＪはＢユニットの読み出し、書込みレジスタを選
択する命令である。

マイクロ命令は上述の命令を有しており、これにより制
御装置２０が演算装置３０を制御する。

尚、リターンアドレスレジスタ１２０はサブルーチンの
戻り番地を記憶する。フラグレジスタ２１０は種々の条
件フラグを記憶する。パターンメモリ２２０は図形処理
に用いる基本パターンを記憶する。

それでは、画像データのメモリ格納する動作について説
明するが、その前に本実施例で用いる各データのビット
レイアウトについて説明する。

まず、グラフィックモードについて説明する。

本実施例では、コマンド制御レジスタ２３０に記憶され
たグラフィックビットモート（Ｇ　Ｂ　Ｍ）の指定に従
って５種類の異なる動作モードを選択できる。

第９図には各モードにおける表示用メモリの１語のビッ
ト構成が示されている。

（ａ）１ビット／画素モード（ＧＢＭ＝”０００”）こ
れは、白黒画像のように１画素を１ビツトで表現する場
合に用いるモードであり、表示用メモリの１語には連続
する１６６画素デー々が格納されることになる。

（ｂ）２ビット／画素モード（ＧＢＭ＝ＯＯ１）これは
、１画素を２ビツトで表現するものであり、４色または
４階調までの表示に用いることができる。したがって、
表示用メモリ１３の１語には連続する８画素のデータが
格納できることになる。

（ｃ）４ビット／画素モード（ＧＢＭ＝０１０）これは
、１画素を４ビツトで表現するものであり１表示用メモ
リの１語のデータには連続する４画素のデータが格納で
きることになる。

（ｄ）８ビット／画素モード（ＧＢＭ＝０１１）これは
、１画素を８ビツトで表現するものであり１表示用メモ
リの１語には２画素分のデータが格納することができる
。

（ｅ）１６ビツト／画素モード（ＧＢＭ＝１００）これ
は、１画素を１６ビツトで表現するものであり、表示用
メモリの１語が１画素データに対応することになる。

次に、画素アドレスについて説明する。

第１０図は、第９図の各モードに対応する画素アドレス
を説明するものである。物理アドレス演算部のレジスタ
３２０８ではメモリアドレスの下位に４ビツトを付加し
たビットアドレス（物理アドレス）ＢＡＤを管理してい
る。下位４ビツトの情報ＷＡＤは、１語内の画素位置を
指定するために用いられ、各ビット／画素モードに応じ
て動作する。

図において、′串″印は演算に無関係なビットを示して
いる。

第１１図は、前記（ｃ）項の「４ビット／画素モード」
を例として表示用メモリの空間的な配置を示してもので
ある。メモリアドレスは図（Ａ）のメモリマツプに示す
ようにリニアアドレスとして付けられており、これが図
ＣＢ）に示すような２次元画像として表示される０画面
の横幅は第７図の画面幅レジスタ（ＭＷ）　３２０６に
記憶されており、このＭＷは、画面の横幅が何ビットで
構成されているかを示している。したがって、４ビット
／画素モードの場合では水平方向にＭＷ／４画素が表示
されることになる。また、４ビツトで１画素を表示して
いるので１語のデータの場合は、第１１図（Ｃ）で示す
ように水平方向に連続する４画素分のデータとして表示
される。第７図のオフセット発生回路２００１ではオフ
セット値として“４”を発生しオフセットレジスタに記
憶されている。したがって、物理アドレスを水平方向に
１画素分移動するにはオフセット値を加減算すればよい
ことがわかる。また、垂直方向に１画素分移動するには
レジスタ（ＭＷ）　３２０６の値を加減算すればよい。

以上のように本実施例で用いるデータのビットレイアウ
トの例を説明した。

次に、これらデータに用いて画像データを表示用メモリ
１３に格納する動作を説明する。

ｒ　　　　　　　外部の中央処理装置から送られてくる
命令やパラメータ等の制御データＣＤＴは、一方でメモ
リ４００に書き込まれると共に、他方では命令制御レジ
スタ２３０に書き込まれるに こで、命令制御レジスタ２３０に記憶され指定されたグ
ラフィックビットモード（Ｇ　Ｂ　Ｍ）が、例えば４ビ
ット／１画素−Ｔ−−１−’　（ＧＢＭ＝０１０）の場
合について説明することにする。

命令制御レジスタ２３０によってグラフィックビットモ
ード（Ｇ　Ｂ　Ｍ）が４ビツト／１画素に指定されると
、以後表示用メモリ１３内の１語のデータは第９図に示
すように４ビツト毎に分割されたものとして取り扱われ
ることになる。

外部の中央処理装置からの命令やパラメータ等ＣＤＴは
、メモリ４００に次々と格納される。該メモリ４００に
記憶されたデータをＡユニット３１０にＦＩＦＯバッフ
ァ３１０１に取り込まれる。以下にＡユニット３１０の
動作を説明する。このＦＩＦＯバッファ３１０１に取り
込まれたデータは内部バス３１１３との間でやり取りを
し、それぞれ必要なレジスタに記憶させる。これはバス
からリースラッチ３１０９を介して論理演算器３１１０
に入力され所定の演算をされてその結果が一時デイステ
ネーションラツチ（ＤＬＡ）３１１１に格納される。こ
の結果は。

汎用レジスタ３１０２に記憶される。この汎用レジスタ
３１０２には座標被空間での現在の座標点を記憶してい
る。

汎用レジスタ３１０２にある現在のＸ−Ｙｆｉｉｌｌｌ
が読出しバス３１１３．３１１４のいずれかから読み出
されて、それが算術論理演算器（Ａ　Ｌ　ｕ　）　３１
１０に入力される。この演算器（Ａ　Ｌ　ｕ　）　３１
１０にて演算された結果は、ディスティネーションラッ
チ（ＤＬＡ）３１１１、書込みバス３１１５を介して汎
用レジスタ３１０２に再び記憶される。これら一連の動
作は第１３図に示すマイクロプログラムの命令に従って
実行されることになる。

また、書込みバス３１１５上のデータは領域管理レジス
タ３１０３及び３１０５に入力され、領域判定比較器３
１０４で比較される。書込みバス３１１５上のデータは
比較器３１０４では、Ｘ軸の最小値及びＸ軸最大値の間
にあるか否か、またはＹ軸の最小値及びＹ軸の最大値の
間にあるか否かが判定され、その判定結果はフラッグレ
ジスタ２１０に送られる。

さらに、書込みバス３１１５のデータは終了点レジスタ
３１０６に記憶され、これを介して終了判定比較器３１
０７に入力される。終了判定比較器３１０７では。

あらかじめこのレジスタ３１０６に記憶されたＸ軸及び
Ｙ軸の終了点と、書込みバス３１１５上のデータとを比
較し、その終了点と上記データとが一致しているか否か
の検出を行なう。その比較検出結果はフラッグレジスタ
２１０に反映される。

上述したように比較器３１０４及び３１０７、演算器３
１１０の結果はフラッグレジスタ２１０に集められ。

て、マイクロ命令デコーダ２００に入力され、マイクロ
プログラムの流れを変えることに用いられることになる
。

以上のようにＡユニット３１０は動作して、パラメータ
で与えられたｘ−Ｙ座標値を解読して、それぞれ例えば
線を引くとか、円を書くとかの命令解釈するのである。

次に、Ｂユニット３２０の動作について説明する。

Ａユニット３１０で解釈されたデータはレジスタ３２０
８に入力される。レジスタ３２０８のデータが読出しバ
ス３２０９及びソースラッチ３２０４を介して演算、器
（ＡＵ）　３２０２に入力される。この演算器３２０２
で演算された結果はディスティネーションラッチ３２０
１で一時記憶されて、各バス３１１３．３１１４．３２
０９及び３２１０に出力できる。ここでは、バス３２１
０を経由して該レジスタ３２０８に書込まれる。該レジ
スタ３２０８は、１６ビツト１ワードのものが２本で１
語構成になっており、合計３２ビット１語で物理アドレ
スを記憶する。該レジスタ３２０８は前記３２ビツトの
レジスタが３種あり、３種のデータを記憶することがで
きる。すなわち、該レジスタ３２０８のレジスタＤＰが
現在の描画点ｘ−Ｙに対応する実際の描画点の物理アド
レスを記憶する。しかして、Ａユニット３１０のレジス
タ３１０２のＸＹ座標が移動すると、これに対応してレ
ジスタＤＰの物理アドレスが移動する。　　　響 ｆ′　　　　　　　物理アドレスを変更することは、Ｘ
軸方向にっ１　　　　　いては元の物理アドレスに可変
設定可能な所定の値（オフセット値×移動したい点まで
の値）を加減算すればよく、またＹ＠力方向所定の値を
加減算すればよい。すなわち、オフセット発生回路２０
０１によって指定された情報に基づいてオフセットレジ
スタ３２０５には、画素アドレスを水平方向に１画素分
移動する際の定数が設定される。この定数とデータとを
演算器３２０２で演算することにより水平方向の移動後
物理“アドレスが算出される。例えば、画素モードが「
１ビット／画素モード」のときは定数は１でよく、１画
素移動させると１ビツトずれるだけである。これが「４
ビツト／画素モード」のときは定数４となり、１画素移
動させると４ビツト分ずれることになる。

また、ここで垂直に１画素分移動させるためには、画面
幅レジスタ３２０６に設定された定数を眉いて演算すれ
ば、１画素分の移動が可能となる。

以上のようにＢユニット３２０は動作して上記Ａユニッ
ト３１０で決定されるＸ−Ｙ座標に対応して実際の物理
アドレスを得るのである。

次に、Ｃユニット３３０の動作について説明する。

Ｃユニット３３０は第１１図に示す表示用メモリ１３に
対して出力バス３３１２と入力バス３３１３とで接続さ
れている。出力バス３３１２にはＣユニット３３０から
まずアドレス情報ＡＤが出力され、次いでデータＤＴが
出力される。

まず、アドレス情報ＡＤはＢユニット３２０を経由し、
かつＵＢＢバス３２０９を介してメモリアドレスレジス
タ３３１１に書込まれ、メモリアドレスレジスタ３３１
１の（ＭＡＲＬ）及び（ＭＡＲＨ）に記憶される。

このレジスタ３３１１に記憶されたメモリアドレスが出
力バス３３１２を介して表示用メモリ１３に送られると
１表示用メモリ１３から入力バス３３１３を介して該メ
モリ１３の指定された１語の表示用データＤＴが読み出
される。読み出された表示用データＤＴは読出しデータ
バッファ３３１０に記憶される。

ここで表示用データＤＴが図形を描く場合は演算器３３
０５に入力される・ 次に、マスクレジスタ３３０３からのマイク情報（１語
のうちのどのビットをマスクするかを指定する情報）を
演算器３３０５に入力する。尚、マスク情報は、ＷＢＢ
バス３２０１から直接書込まれるレジスタ（ＣＮＳＫ）
　、または１語内のアドレスデコーダ２００２によって
生成されるデータを記憶するレジスタ（ＧＭＳＫ）から
送出される。

加えて、色情報をカラーレジスタ３３０２で選択して演
算器３３０５に与える。そして、演算器３３０５では。

上記データＤＴ、マスク情報及び色情報に基づいて論理
演算して、その演算結果を書込みレジスタ３３０６に出
力する。尚１色情報及びパターン情報は、パターンカウ
ンタ３３０８及び描画パターンレジスタ３３０９で形成
されたアドレス信号によって指定されることにより、パ
ターンＲＡＭ２２０からパターンＲＡＭバッファ３３０
７に記憶される。これをカラーレジスタ３３００に取り
込んだり、または直接演算器３３０５に入力する。

このようにＣユニット３３０は動作して色情報に対して
変換処理することになる。

次に描画演算の手法を説明する。第１２図は４ビツト／
画素モードの場合の１画素の描画演算の流れを模式的に
示したものである。

描画パターンレジスタ３３０９及びパターンレジスタ３
３０８で指定されたアドレスによりパターンＲＡＭ２２
０から読出されたデータはパターンＲＡＭバッファ３３
０７に記憶されカラーレジスタ３３ｏ２を選択する。ま
た１表示用メモリ１３から読出したデータ（Ｃ，、Ｃ，
、Ｃ，、Ｃ４）は読出しデータバッファ３３１０に記憶
される。これにカラーデータ及びデータなどは、それぞ
れ４ビツトの色情報あるいは階調情報である。パターン
メモリ２２０からは１ビツトのパターン情報が読出され
ており、そのデータの“Ｏ”、′１”に応じてカラーレ
ジスタＯまたはカラーレジスタ１が選択され論理演算器
３３０５に供給される。メモリアドレスレジスタ３３１
１に記憶された物理アドレス情報の下位４ビツトは図で
は“１０串拳”となっており、この情報は１語内アドレ
スデコーダ２００２を得てマスタレジスタ３３０３でマ
スク情報ＧＭＳＫを発生する。一方、メｆ　　　　　　
　ゝす７ド′ＸＬ”５′３３１１（７）下位４′：′ト
を除く上位フィールドは表示用メモリアドレスとして出
力され表示用メモリ１３のｉｌｌが読出される。論理演
算器３３０５ではマスクレジスタ３３０３のＧＭＳＫの
“１”のビットで指定された部分にのみ論理演算が施さ
れ書込みデータｃｙを得て書込みバッファ３３０６に記
憶される。ここで、演算器３３０５の論理演算の種類と
しては、カラーレジスタ値への置き換え、論理演算（Ａ
ＮＤ、ＯＲ，ＥＯＲ）　、条件付描画（読出しカラーが
所定の条件を満足する場合のみ描画）などがある、ビッ
ト／画素モードが他のモードの場合には発生されるＧＭ
ＳＫ情報が異なるのみで同様の演算が施される。しかし
て、再びアドレス情報ＡＤ及びデータＤＴの順にアドレ
スレジスタ３３１１及びレジスタ３３０６から出力バス
３３１２に送出され表示用メモリ１３の所定のアドレス
に書き込まれる。

このように本実施例によれば、１回の読出し、更新・書
込み処理によって１度に１画素分のデータを更新できる
ため１．処理効率のよい描画が可能となる。また、１６
ビツト／画素モード以外の場合にも、複数画素のデータ
を１６ビツト長に詰め込んで処理するため、メモリの使
用効率が良く、他の機器と表示用メモリ間のデータ転送
効率も良い、さらに１本実施例では画素当りのビット長
の異なる５種類に対する動作モードを設けているため汎
用性の高い構成となっている。− 次に、前述の条件付描画の方式について詳しく説明する
。

第１図は、本発明の一実施例における条件付集画に関わ
る部分の構成を示したものであり、次の構成要素を含ん
でいる。ここで特にカラー比較器３３０４とフラグレジ
スタ２１０が本発明に係る重要な部分である。

（１）カラー比較器３３０４ マスタレジスタ３３０３か゛らのマスタデータをもとに
、読出しデータバッファ３３１０およびカラーレジスタ
３３０２からのそれぞれのデータから１画素分のデータ
を切り出し、比較を行う。

（２）論理演算器３３０５ マスクレジスタ３３０３からのマスタデータをもとに、
読出しデータバッファ３３１０およびカラーレジスタ３
３０２からのそれぞれのデータ間で１画素分のデータに
対し、論理演算あるいは算術演算を行う。

（３）カラーレジスタ３３０２ 描画色データや比較色データ等の各種色情報を記憶する
レジスタ群である。

（４）マスタレジスタ３３０３ 画素情報に対応したマスクデータ（ＧＭＳＫ）や、中央
処理装置あるいは他の制御装置から任意に設定できるマ
スクデータ（ＣＭＳＫ）を記憶するレジスタ群である。

（５）読出しデータバラフッ３３１０ 図形情報を記憶するメモリから読み込んだデータを一時
記憶するレジスタである。

（６）書込みデータバッファ３３０６ 論理演算器３３０５の演算結果を一時記憶し、図形情報
を記憶するメモリへ出力するレジスタである。

（７）−脳内のアドレスデコーダ２００２１画素に割り
当てるビット数に応じ、その１画素分のデータを切り出
すためのマスクデータを発生し、マスクレジスタ３３０
３＾出力する。

（８）フラグレジスタ２１０ カラー比較器３３０４からの比較結果と、コマンドレジ
スタ３２０７に記憶された演算モードに応じて、論理演
算器３３０５を制御する。

カラーデータ演算部３３０で実行される画素データの比
較および演算処理は、中央処理装置あるいは他の制御装
置からの命令に従って行なわれる。

画素データの比較、演算を行う場合の一連の動作は１次
に示す様に動作する。

図形情報を記憶する外部メモリ（図示しない）から１ｉ
Ｉのデータを読み込み、読出しデータバッファ３３１０
に記憶する。記憶した１ｉＩのデータには、単数あるい
は複数の画素データが存在する。このデータは、カラー
比較器３３０４へ送られる。このとき、カラー比較器３
３０４へは、メモリアドレスレジスタ３３１１からの１
語中の画素位置を示すピッドアｆ　　　　ドレス情報と
命令制御レジスタ２３０からの１画素を表すビット数を
示す情報から一語内のアドレスデコーダ２００２では、
マスクデータを生成し、マスクレジスタ３３０３へ送り
記憶する。また、制御信号に従って、カラーレジスタ３
３０２から比較データが選択され、カラー比較器３３０
４へ送られる。カラー比較器３３０４では、マスクレジ
スタ３３０３からのマスクデータをもとに、比較データ
、および読出しデータバッファ３３１０からのデータを
比較する。その比較結果は、フラグレジスタ２１０へ出
力される。論理演算器３３０５では、読出しデータバッ
ファ３３１０及び、カラーレジスタ３３０２から選択出
力された描画カラーデータに対して、マスクレジスタ３
３０３からのマスクデータをもとに、１画素データのマ
スク処理が行われ、画素データ演算が行なわれる。この
演算結果は、書込みデータバッファ３３０６に記憶され
、もとの図形情報が記憶されているメモリへ書込まれる
。

第１ｍの実施例は、１画素のデータが複数ビットで表現
される場合（多色や多階調）にも効率良く処理し得る機
能を有しており、命令制御レジスタに記憶されたグラフ
ィックビットモードの設定に従って５種類の具なる動作
モードを選択できる。

これについては第９図にて説明した通りである。

第１４図は、４ビット／画素モードの場合の一語内のア
ドレスデコーダ２００２で生成されるマスク・データと
メモリアドレスレジスタ３３１１から出力されるビット
・アドレスの関係を示す、たとえば。

画素データのビット４〜７に対し比較、演算を行う場合
、メモリアドレスレジスタ３３１１の下位ビット４では
ビットアドレス４を発生する。この場合。

−海内のアドレスデコーダ２００２で発生するマスク・
データは、画素データの比較や演算を行うビットにのみ
ｔｔ　１　ｐｐがセットされ、画素データの比較や演算
を行わないビットには“０”がセットされる。すなわち
、ビット・アドレスが“４″の場合には、第１４図（ｂ
）のマスク・データが生成され、マスク・レジスタ３３
０３のＧＭＳＫに記憶される。

第２図は二本発明の実施例による画素データの演算モー
ドを示したものである０画素データのオペレーション・
モードＯ〜３は、比較を行なわずに画素データ演算を行
うモード、オペレーション・モード４〜７は、画素デー
タの比較を行い、その結果によって画素データ演算の実
行を決定するモードである。以下、詳細に説明する。

（１）オペレーション−モード０ 選択されたカラー・レジスタ３３０２の描画カラー・デ
ータを、描画点の１画素のデータと置き換える演算処理
を論理演算器３３０５で実行する。

（２）オペレーション・モード１ 前述、オペレーション・モード０と同様に、カラーレジ
スタ３３０２からのカラー・データと読出しデータ・バ
ッファ３３１０のデータの各々１画素分のデータ間で論
理演算”　ＯＲ”を論理演算器３３０５で実行する。

（３）オペレーション・モード２ オペレーション・モード１と同様に１画素データに論理
演算“ＡＮＤ”を実行する。

（４）オペレーション・モード３ オペレーション・モード１と同様に１画素データに論理
演算“ＥＯＲ”を実行する。

（５）オペレーション・モード４ あらかじめ指定された特定色に対してのみ描画を許可す
るモードである。選択されたカラー・レジスタ３３０２
の比較カラー・データと、読出しデータ・バッファ３３
１０からの描画上画素データとの比較をカラー比較器３
３０４で行なう。この結果、カラー・レジスタ３３０２
からの比較画素データと読出しデータ・バッファ３３１
０からの描画点の１画素データが等しいとき、選択され
たカラー・レジスタ３３０２からの描画カラー・データ
と、読出しデータ・バッファ３３１０からのデータで描
画点の１画素データに対し１Ｍき換える演算処理を論理
演算器３３０５で実行する。比較結果が等しくないとき
は、画素データ演算は行なわない。

（６）オペレーション・モード５ 特定色に対しては描画禁止とするモードで、前述、オペ
レーション・モード４と同様にカラー比較器３３０４で
、１画素データの比較を行い、その結ｆ′　　　や７、
。Ｌ＜２ｂ、２お１．−ゎえヤ、ヵう−、。

−夕と読出しデータ・バッファ３３１０からのデータの
描画点の１画素を置き換える画素データ演算を論理演算
器３３０５で実行する０画素データ比較器での比較結果
が等しい場合には、画素データ上演算は行なわない。

（７）オペレーション・モード６ 選択されたカラー・レジスタ３３０２からの描画カラー
・データと読出しデータ・バッファ３３１０からのカラ
ー・データのそれぞれ１画素データについてカラー比較
器３３０４で比較を行なう、この比較結果、描画色デー
タが読出しデータ・バッファ３３１０からの描画点デー
タよりも大きな値である場合に限り、論理演算器３３０
５で読出しデータ・バッファ３３１０からの描画点１画
素データをカラー・レジスタ３３０２からの描画色カラ
ー・データの１画素データと置き換える演算を行う、比
較結果が、描画色データが描画実行前の描画点カラー・
データよりも小さな値の場合には１画素データ演算を実
行しない、すなわちカラー・データの大きい方を優先し
て描画することになる。

（８）オペレーション・モード７ 前述、オペレーション・モード６と同様の比較演算をカ
ラー比較器３３０４で行う。その比較結果、カラー・レ
ジスタ３３０２からの描画カラー・データが、読出しデ
ータ・バッファ３３１０からの描画実行前のカラー・デ
ータよりも小さい値の場合には。

論理演算器３３０５によって、描画点１画素データを。

カラー・レジスタ３３０２からの描画カラー・データの
１画素データと置き換える演算を実行する。比較結果が
、前記の場合には、画素データ演算を実行しない、すな
わち、カラー・データの小さい方を優先して描画するこ
とになる。

第１５図は、カラー比較器３３０４による画素データの
比較を、４ビット／画素モード、ビット・アドレス８を
例に図示したものである。

カラー・レジスタ３３０２からの比較色データ６４゜マ
スク・レジスタ３３０３からのマスク・データ６５゜読
出しデータ・バッファ３３１０からのカラー・データの
３つのデータから比較データのマスク演算処理をマスク
演算器６０で行なう、マスク演算器６０では、マスク・
データ６５を参照し１画素データ比較を行なう単数、あ
るいは複数ビットで表わされる１画素データを切り出す
処理を行なう。

この結果、比較色データ６４は、比較色１画素データ６
２、読出しデータ・バッファ３３１０からの描画実行前
のカラー・データは、描画前の描画点１画素データ６１
のそれぞれ１画素データとして生成される。比較器６３
は、比較色上画素データ６２と描画点１画素データ６１
のデータの大小や一致、不一致の比較を行いその結果を
フラグレジスタ２１０に出力する。

第１６図は、論理演算器３３０５による画素データ演算
を、４ビット／画索モード、ビット・アドレス８の場合
を例に示したものである。

論理演算器３３０５は、カラー・レジスタ３３０２から
の描画色データ７１．マスク・レジスタ３３０３からの
マスク・データ７０、読出しデータ・バッファ３３１０
からのデータの３つのデータを用いて、フラグレジスタ
２１０の制御に従って画素データ演算を行う０画素デー
タ演算は、マスク・データ７０をもとに、演算を必要と
しない、マスク・データのビットが“Ｏｐｇであるビッ
トに対しては、何の演算も実行せずに、読出しデータ・
バッファ３３１０の値を書込みデータ・バッファ３３０
６に出力する。

マスク・データのビットが“１″のビットに対しては、
カラー・レジスタ群からの描画カラー・データ７１の同
じビット位置の１画素データ“Ｃ”と、読出しデータ・
バッファ３３１０からのデータの同様の１画素データ“
ｕ　”との演算を行い、その結果の“ｙ”を書込みデー
タ・バッファ３３０６に出力する。ここで実行される演
算は第２＠で示した演算が、オペレーション・モードに
応じて行なわれる。

第１７図は、本発明の実施例を示した第１図のハードウ
ェア構成を用いて、オペレーション・モードＯ〜３の描
画処理を実行した例である。第１７図（ｃ）　〜（ｆ）
は、第１７図（ｂ）に示す。

描画実行前の画像メモリに対して、同図（ａ）に示す図
形′の描画処理を、それぞれのオペレーショｆ　　　　
　　ン・モードごとに実行した例である。第１７図（Ｃ
）は、オペレーション・モードＯで置き換えの画素デー
タ演算を実行した結果を示している。

つまり、描画領域の図形情報が、描画図形データに置き
換えられているのを表わしている。同様に、同図（ｄ）
は、オペレーション・モード２でＡＮＤ演算を、（ｅ）
はオペレーション・モード１でＯＲ演算を、（ｆ）はオ
ペレーション・モード３でＥＯＲ演算を実行した結果を
示している。

第１８図は、本発明の実施例を示した第１図のハードウ
ェア構成を用いて、オペレーション・モード０および４
〜７の描画処理を実行した結果を表わしている。この図
は、描画実行前の画像データが全てデータの値ＭＯ”で
表わされる黒の領域に対して順次、描画カラー・データ
ｒｚ　３　Ｊ＃の値で表わされる青の四角形を描画し、
次に、描画カラー・データ“１′″の値で表わされる緑
の四角形、さらに、描画カラー・データの値“２”で表
わされる赤の四角形を描画する場合について示している
。第１８図Ｃａ’）は、第２図に示した、オペレーショ
ン・モード０で描画を実行した結果を示している。この
モードでは、最後に描画を実行した赤の四角形が最上面
に残る。第１８図（ｂ）は比較色データとしてカラー・
データ“０″の値で表わされる黒を設定し、第２図に示
すオペレーション・モード４で描画を実行した結果であ
る。この例は、比較色が背景の黒と同一データを指示し
、比較色と同一データにのみ描画を実行したものである
。ここで、描画するデータは、全て比較色と不一致であ
るため、１番目に描画を実行した青の四角形が最上面に
残る結果となる。同図（Ｑ）は比較色データとして、カ
ラー・データ“１″の値で表わさ九る緑を設定し、オペ
レーション・モード５で描画を実行した例である。この
モードは、比較色データと描画点データが等しくない場
合だけ描画を実行するモードであるから、第１の優の四
角形を描画する場合、第２の緑の四角形を描画を実行す
るときは、描画点の描画前の画素データは黒あるいは緑
であるので、そのまま描画を実行する。シ、かじ、第３
の赤の四角形を描画する場合には、比較色データの緑と
同一の画素データが存在するため緑の四角形以外の領域
にのみ、赤の四角形を描画する。同様に、第１８図（ｄ
）は、オペレーション・モード６でそれぞれの四角形描
画を行った結果を示している。このモードは、描画点に
描画する画素データの値が、描画前の描画点画素データ
の値よりも大きい場合にのみ描画を実行するモードであ
る。したがって、第１の描画カラー・データ″３”の青
の四角形は、描画点の描画前カラー・データが“０”で
あり、描画カラー・データの方が大きいので、描画を実
行する。第２の描画カラー・データ“１”の緑の四角形
を描画するときは、カラー・データ“１”の値よりもホ
さい領域に対してのみ描画を実行するので、黒の領域に
のみ描画を実行し、青の四角形領域には、描画を実行し
ない、第３の描画カラー・データ“２″′の赤の四角形
を描画する場合は、描画前の描画点画素データが“３″
′の青の領域には、描画をせずに、他の領域に対しての
み描画を実行する。

その結果、第１８図（ｄ）に示す図形が得られる。

同図Ｃｅ）は、同様にして、オペレーション・モード７
で描画を実行した結果である。このモードは、描画する
画素データが、描画前の描画点画素データよりも小さい
ときにのみ描画を実行するモードである。ここでは、描
画前の画素データの値が“０”で、描画するカラー・デ
ータは　ｕ　１　ｎ。

“２”、′３”と大きいため、描画は実行されず、この
ような結果となる。

以上、詳細に説明したように、本実施例によれば、次の
ような種々の効果が得られる０通常の描画（オペレーシ
ョン・モードＯ）では後から描画した方が優先されるの
に対し、オペレーション・モード１〜３では種々の混色
が行える。オペレーション・モード４では、特定の背景
色を指定することにより、初めに描いた図形を優先して
表示でき、通常描画の逆の効果が得られる。オペレーシ
ョン・モード５では、特定色を描画禁止にすることがで
きるため、重要な情報が消えないようにマスクすること
ができる。オペレーション・モード６．７では、あらか
じめ定められた優先順位に従′ｆ　　　　　　って描画
されるため、描画順序が異なっても同一の結果が得られ
る。この機能を用いれば、簡単に奥行きのある表現をさ
せることができ１図形の一部の情報を順次更新していく
ことで動画処理にも適用できる。

第１９図は本発明の別の実施例として、１画素の部分フ
ィールドに対してのみ比較を行うものである。同図（ａ
）は１画素データの構成を示し、画面に表示するための
表示画素データフィールドと画素表示制御フィールドか
ら成る６表示画素データ・フィールドは４ビツトで１６
色の表示画素情報を記憶する９画素表示制御フィールド
には各画素の属性情報として例えば奥行き方向の座標値
（２−座ＩＪＩ）を記憶する。

同図（ｂ）は、１画素の部分フィールドに対して画素比
較を行うためのマスク・データを生成するための装置構
成を示している。−海内のアドレスデコーダ２００２か
らの１画素領域を示すマスク・データ８０に対し、１画
素の部分フィールドを示す、フィールド−マスクΦデー
タ・レジスタ８゜のデータとのＡＮＤ演算を行い、カラ
ー比較器３３０４へ入力されるマスク・データを作成す
る。ここで生成されたマスク・データを基に第１５図で
説明したように、部分フィールドに対してのみ画素デー
タ比較を実行し１画素データ演算を制御する。

第２０図は、前記第１９図（ａ）に、示した１画素デー
タの構成を採り、第１９図（ｂ）に示す画素データ比較
を行い描画処理を制御することで、３次元の図形処理を
可能にするシステム構成を示している。すなわち、１画
素のデータを表示用データを格納する表示画素フィール
ドと２座標値を格納する画素表示制御フィールドの２つ
のフィールドの合成で表現し、このうちのＺ座標値を記
憶する画素表示制御フィールドのみを比較演算の対象と
し、２座標値が、より手前にある場合にだけ描画演算を
行わせる様に構成することで、Ｚバッファ・アルゴリズ
ムによる隠面処理を行うことができる。

このシステムにおいて、図形処理装置内で画素データの
部分フィールドに対して画素データ比較を行い、描画処
理を制御し１表示画素データを制御し１表示画素データ
を表示制御回路に入力し。

ＣＲＴに表示することで、３次元の図形処理を行う図形
表示システムを構成する。

以上、詳細に説明したように１本実施例によれば、１画
素データを表示画素フィールドと画素表示制御フィール
ドに分割し、該画素表示制御フィールドに対してのみ、
画素データ比較演算を行い、描画処理を制御することで
、隠面処理等の多彩な図形描画処理が可能になるという
効果がある。

第２１図は１本発明の応用例として、本発明に係る図形
処理装置を応用した表示システムの全体構成を示したも
ので、中央処理装置９０、主メモリ９１、図形処理装置
９２１表示制御装＠９３、画像メモリ９４．並列直列変
換器９５、表示装置９６、その他の周辺制御装置Ｅ９７
、から成る。ここで、図形処理装置９２及び画像メモリ
９４が本発明に係る部分である。

中央処理装置９０は、システム全体を制御するもので、
主メモリ上に記憶されたプログラムやデータに応じた制
御処理を行う、中央処理装置９０に接続されたバス９０
ａには、主メモリ９１、図形処理装置９２、表示制御装
置９３、その他の周辺制御装置９７が接続されている。

ここで、周辺制御装置９７としては、各種の入出力制御
装置や補助記憶の制御装置などがある。

画像メモリ９４は、表示装置９６の画面上の各画素に対
応する情報を記憶するものである。本発明に係る図形処
理装置９２は、バス９０ａを介して転送されるコマンド
を解釈し１画像メモリ９４上に各種の図形を発生する処
理を行う、また、表示制御装置！９３は、画像メモリ９
４上の情報を順次読み出して表示制御装置９６に表示す
るため、各種の同期信号発生や画像メモリ９４の読み出
し制御を行う。画像メモリ６４からは通常並列にデータ
読出しが行われるので、これを直列のビデオ信号に変換
するため並列直列変換器９５が用いられる。

本実施例では１画像メモリ９４上に図形情報をｆ　　　
　発よす□１、各種、）工ｆｆｌ！−Ｆｍ＃つア。った
結果が得られる。また、処理モードや色指定パラメータ
は、各画素情報の発生とは独立に制御できるため１色条
件の変更が容易である。このため、この応用例では１色
条件の変更に必要な中央処理装置９０の負担を大幅に軽
減できる。

〔発明の効果〕

以上のように、本発明によれば、色や階調データに応じ
た条件付きの描画を行えるという効果がある。

【図面の簡単な説明】

第１図は本発明による条件付描画方式に密接に関わる部
分を示すブロック図、第２図は画素データ演算モードで
あるオペレーションモードの説明図、第３図は本発明に
係る図形処理装置が適用される装置を示すブロック図、
第４図は本発明に係る図形処理装置の実施例を示すブロ
ック図、第５図は同実施例が適用される表示装置を示す
ブロック図、第６図乃至第８図は第４図の図形処理装置
の詳細を示すブロック図、第９図は同実施例で用いる表
示用データのビットレイアウトを示す説明図、第１０図
は同実施例で用いる画素アドレスのビットレイアウトを
示す説明図、第１１図は画像メモリと表示装置間の構成
を示すブロック図、第１２図は同実施例の描画演算動作
を説明するために示す説明図、第１３図は同実施例で用
いるマクロ命令の形式を示す説明図、第１４図は、４ビ
ット／画素モードにおけるビット・アドレスとマスク・
データの説明図、第１５図は、画素データ比較の説明図
、第１６＠は、画素データ演算の説明図、第１７図は本
実施例によるオペレーション・モード０〜３の説明図、
第１８図は、オペレーション・モード４〜７の説明図、
第１９図は部分フィールドとその比較についての説明図
、第２０図は、３次元図形処理システムの概略構成図、
第２１図は本発明の他の実施例を示す全体概略構成図で
ある。 ３３０３・・・カラー比較器、３３０５・・・論理演算
器、２１０・・・フラグレジスタ、８０・・・フィール
ドマスクデータレジスタ 代理人　弁理士　小川勝男“）’、１．：：：、’、、
：（、、。 ・ヒ 算　１　図 冨３図 乙０ 藁６０ ｚ０ 第８図 第ｔｏ図 ７７１　図 （こ） γ・す（ｃａｔ、ｔ） 第１’Ｉ　　霞 ＣＣ）　　　　　　　　　　（ｄ） ｃｅ　）　　　　　　　　　　＜ｆ　、）第７３　図 ロコ黒：Ｏｌ緑；１ 一赤；２　　巳＋：３ 第７ｑ　図 （ｃＬ） テ°−７靜し岬に一ルド ）ｈ、、’ｊ’−７ （ｂン

Claims (1)

1. 【特許請求の範囲】 １、順次、画素位置を算出し、所定の描画画素データを
   図形情報の記憶手段に反映することにより描画処理を行
   うものにおいて、前記図形情報の記憶手段からの読み出
   し画素データと所定の比較画素データの比較演算によつ
   て、前記描画処理を制御するようにしたことを特徴とす
   る図形処理方法。 ２、図形情報を記憶する第１の手段と、所定の描画画素
   データを記憶する第２の手段を有し、前記第１の手段か
   ら読み出したデータと該第２の手段から読み出したデー
   タとの間で演算を行う第３の手段を有し、該第３の手段
   の演算結果を前記第１の手段に書き込むことによつて描
   画処理を行うものにおいて、前記第１の手段からの読み
   出しデータと所定の比較画素データとの間の比較演算を
   行う第４の手段を設け、該第４の手段による比較演算に
   よつて、前記第３の手段での描画演算、または、前記第
   １の手段への書き込みを制御するようにしたことを特徴
   とする図形処理装置。 ３、特許請求の範囲第２項記載において、描画画素デー
   タを所定の比較画素データとして扱うべく、前記第４の
   手段では、前記第１の手段からの読み出しデータと、前
   記第２の手段との間の比較演算を行うようにしたことを
   特徴とする図形処理装置。 ４、特許請求の範囲第２項記載において、所定の比較画
   素データを記憶する第５の手段を設け、前記第４の手段
   では、前記第１の手段からの読出しデータと第５の手段
   の間での比較演算を行うようにしたことを特徴とする図
   形処理装置。 ５、特許請求の範囲第２項記載において、１画素データ
   の部分フィールドを指定する第６の手段を設け、該第６
   の手段で指定される部分フィールドに対してのみ、前記
   第４の手段での比較演算を行うようにしたことを特徴と
   する図形処理装置。