JPS61130993A - 図形処理方法及び装置 - Google Patents

図形処理方法及び装置

Info

Publication number
JPS61130993A
JPS61130993A JP59252704A JP25270484A JPS61130993A JP S61130993 A JPS61130993 A JP S61130993A JP 59252704 A JP59252704 A JP 59252704A JP 25270484 A JP25270484 A JP 25270484A JP S61130993 A JPS61130993 A JP S61130993A
Authority
JP
Japan
Prior art keywords
data
pixel data
pixel
color
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59252704A
Other languages
English (en)
Inventor
晃洋 桂
前島 英雄
久志 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd
Priority to JP59252704A priority Critical patent/JPS61130993A/ja
Publication of JPS61130993A publication Critical patent/JPS61130993A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は1図形データを作成する図形処理方法及び装置
に係り、特に、カラー表示1階調表示等に対する条件付
きの描画演算を可能にする図形処理方法及び装置に関す
る。
〔発明の背景〕    − 文字や図形をCRT等の画面上に表示するグラフィック
システムにおいて、カラーや多階調表示を行なうものが
多い、このようなシステムでは、色や階調データの異な
る複数枚の図形が重なる部分でどちらを表示するかを選
択する必要がある。
すなわち、この重なり部分での表示のし方で各図形の奥
行き関係が決まり1選択のし方が異なるとまったく異っ
た見え方になるためである。
これを可能にするもつとも簡便な従来法は、ソフトウェ
ア処理による図形の描画順序、を選択するものである。
すなわち、奥になるべき図形から順に描画し、最後に一
番手前の図形を描画するもので、重なった部分では後で
描画した手前の図形が描かれる。しかしながら、この方
法は、重なり部分での表示のし方を変えるにはその都度
ソフトウェアを変更して描画順序を変える必要があり手
間がかかる。また、描画順序が規定されるため、複雑な
図形に対するプログラムの記述が困難である。
さらに、背景画像はそのままで図形の一部だけを層数変
更していく動面処理への適用もむずかしい。
これに対し、図形の優先レベルを記憶しておき、CRT
への表示の際に色データを切り換えるようにした専用の
ハードウェアを有する方法が、特公昭58−36907
号公報に開示されている。しかしながら、この方法では
、限られた数の座標値の操作しかできないために1図形
が複雑になると対応でき、ないという問題がある。
一方43次元図形を表示、する高級のグラフィックシス
テムでは、上記の問題は陰線消去あるいは陰面消去の問
題として論じられており、例えば。
特公昭58−46026号公報に開示があるが、大規模
なハードウェアが必要であり実現が容易ではない。
以上のように、ソフトウェアによる手法は安価であるが
機能や性能が限定され、ハードウェアによ名手法は高性
能が得られるが高価である、という問題点がある。
(発明の目的〕 本発明の目的は、特に安価なシステムから高級システム
にまで適用できるLSIに内蔵することをねらい、比較
的簡単な構成で色や階調データに対する条件付きの描画
演算を高速処理する図形処理方法及び装置を提供するこ
とである。
〔発明の概要〕
前記目的を達成するための本発明の特徴は、単数、また
は複数ビットで表される画素データを他のデータと比較
する手段と1作成した画素データと外部から読み込んだ
画素データ間で演算を行う手段と、比較結果により画素
データ演算を制御し得る手段を設けたことにある。
〔発明の実施例〕
以下9図面に基づいて本発明の実施例を詳細に説明する
第1図は本発明の1実施例を、第2図は第1図の実施例
を含む図形処理装置の全体構成の概略を示す、第2図に
示す図形処理装置は、論理アドレス演算を行う論理アド
レス演算部21.物理アドレス演算を行う物理アドレス
演算部221画素データの演算処理を実行する画素デー
タ演算部23゜および上記3つの演算部を同時に制御す
る制御装置20から構成される。制御装置20は、中央
処理装置あるいは他の制御装置からの命令を受け。
その命令を解読し、図形データを作成、演算処理するた
めの各制御部の制御手順をあらかじめ記憶している。
第1図は、上記画素データ演算部23の詳細なハードウ
ェア構成を示したものであり1次の構成要素から成る。
ここで特に画素データ比較器110と画素データ演算制
御信号発生器19が本実施例に於いて重要な部分である
(1)画素データ比較器10 マスク・レジスタ群13からのマスク・データを基に、
リード・データ・バッファ・レジスタ14.およびカラ
ー・レジスタ群12からのそれぞれのデータから1画素
分のデータを切り出し、比較を行う。
(2)画素データ演算器11 マスク・レジスタ群13からのマスク・デ−夕を基に、
ハード・データ・バッファ・レジスタ14.およびカラ
ー・レジスタ群12からのそれぞれのデータ間で1画素
分のデータに対し、論理演算あるいは算術演算を行う6
(3)カラー・レジスタ群12 描画色データや比較色データ等の各種画情報を記憶する
レジスタ群である。
(4)マスク・レジスタ群13 画素モードに対応したマスク・データや、中央処理装置
あるいは他の制御装置から任意に設定できるマスク・デ
ータを記憶するレジ 。
スタ群である。
(5)リード・データ・バッファ・レジスタ14図形情
報を記憶するメモリから読み込んだデータを一時記憶す
るレジスタである。
(6)ライト・データ・バッファ・レジスタ15画素デ
ータ演算器11の演算結果を一時記憶し2図形情報を記
憶するメモリへ出力するレジスタである。
(7)比較色データ選択器16 カラー・レジスタ群12から画素データ比較器10へ出
力するレジスタの選択制御を行う。
(8)描画色データ選択器17 カラー・レジスタ群12から画素データ演算器11へ出
力するレジスタの選択制御を行う。
(9)マスク・データ発生器18 1画素に割り当てるビット数に応じ、その1画素分のデ
ータを切り出すためのマスク・データを発生し、マスク
・データ・レジスタ群13へ出力する。
(10)画素データ演算制御信号発生器19画素データ
比較器10からの比較結果と、      、)画素デ
ータの演算モ・−ドに応じて、画素データ演算部11を
制御する。
画素データ演算部23で実行される画素データの比較お
よび演算処理は、中央処理装置あるいは他の制御装置か
らの命令に従って行なわれる1画素データの比較、演算
を行う場合の一連の動作は、次に示す様に動作する。
図形−情報を記憶する外部メモリ(図示しない)から1
語のデータを読み込み、リード・データ・バッファ・レ
ジスタ14に記憶する。記憶した1語のデータには、単
数あるいは複数の画素データが存在する。このデータは
1画素データ比較器10へ送られる。この時、画素デー
タ比較器10へは、物理アドレス演算部22からの1語
中の■素位置を示すビット・アドレス情報と論理アドレ
ス演算部21からの1画素を表すビット数を示す情報か
らマスク・データ発生器18では、マスク・データを生
成する。このマスクデータは、マスク・データ・レジス
タ群13へ送り記憶する。また、比較色データ選択器1
6から制御信号に従って、カラー・レジスタ群12から
比較データが選択され、′画素データ比較器10へ送ら
れる0画素データ比較器10では、マスク・レジスタ群
13からマスク・データを基に、比較データ、およびリ
ード・バッファ・レジスタ14からのデータを比較する
。その比較結果は1画素データ演算制御信号発生器19
へ出力される0画素データ演算器11では、同様に、リ
ード・データ゛・バッファ・レジスタ・14.描画色レ
ジスタ選択器17によって選ばれたカラー・レジスタ群
12からのデータに対して、マスク・データ・選択11
18の制御に従って選択されたマスク・データ・レジス
タ群13からのマスク・データを基に、1画素データの
マスク・処理が行なわ九1画素データ・演算が行なわれ
る0画素データの演算は、画素データ演算制御信号発生
器19からの制御信号に従って行なわれる。この演算結
果は、ライト・データ・バッファ・レジスタ15に記憶
され、もとの図形情報が記憶されているメモリへ書き込
まれる。
第1図の実施例は、1画素のデータが複数ビットで表現
される場合(多色や多階II)にも効率よく処理し得る
機能を有しており、ビット・モードレジスタの設定に従
って5種類の異なる動作モードを選択できる。第3図に
は、各モードにおける表示用メモリの1語の構成を示す
(a)1ビット/画素モード 白黒画像のように1画素を1ビツトで表現する場合に用
いるモードで、表示用メモリの1語に連続する166画
素データを格納する。
(b)2ビット/画素モード 1画素を2ビツトで表現し、4色または4階調までの表
示に用いる0表示用メモリの1語には連続した8画素の
データを格納する。
(c)4ビット/画素モード 1画素を4ビツトで表現するもので、16色または16
6階調での表示に用いる0表示用メモリの1語には連続
した4画素のデータを格納する。
(d)8ビット/画素モード 1画素を8ビツトで表現し1表示用メモリの1語には、
連続した2画素のデータを格納する。
(e)16ビツト/画素モード IWflを16ビツトで表現するもので、表示用メモリ
の1語が1画素データに対応する。
第4図は、4ビット/画素モードの場合のマスク・デー
タ発生器18で生成されるマスク・データと物理アドレ
ス演算部22から出力されるビット・アドレスの関係を
示す、たとえば、画素データのビット4〜7に対し比較
、演算を行う場合、物理アドレス演算部23ではビット
アドレス4が発生する。この場合、マスク・データ発生
器18  ′で発生するマスク・データは1画素データ
の比較や演算を行うビットにのみ“1”がセットされ、
画素データの比較や演算を行なわないビットには“O#
がセットされる。すなわち、ビット・アドレスが′4”
の場合には、第4図(b)のマスク・データがマスク・
データ発生器18で生成され。
マスク・データ・レジスタ群13に記憶される。
第5図は1本発明の実施例による画素データの演算モー
ドを示したものである0画素データのオ      )
ペレーション・モード0〜3は、比較を行なわずに画素
データ演算を行うモード、オペレーション・モード4〜
7は1画素データの比較を行い、その結果によって画素
データ演算の実行を決定するモードである。以下、詳細
に説明する。
(1)オペレーション・モード0 描画色選択器17によって選択されたカラー・レジスタ
群12のカラー・データを、描画点の1画素のデータと
書き換える演算処理を画素データ演算器11で実行する
(2)オペレーション・モード1 前述、オペレーション・モード0と同様に、カラー・レ
ジスタ群12からのカラー・データとリード・データ・
バッファ・レジスタ14のデータの各々1画素分のデー
タ間で論理演算“OR”を画素データ演算器11で実行
する。
(3)オペレーション・モーデ2 オペレーション・モード1と同様に1画素デ −一夕に
論理演算“AND”を実行する。
(4)オペレーション・モード3 オペ1ノージヨン・モード1と同様に1画素データに論
理演算“EOR”を実行する。
(5)オペレーション・モード4 あらかじめ指定された特定色に対してのみ描画を許可す
るモードである。比較色選択器17によって選択された
カラー・レジスタ群12のカラー・データと、リード・
データ・バッファ・レジスタからの描画1画素データと
の比較を画素データ比較器10で行なう、この結果、カ
ラー・レジスタ群12からの比較画素データとリード・
データ・バッファレジスタ14からの描画点の1画素デ
ータが等しいとき、描画色選択@16で選択されたカラ
ー・レジスタ群12からのカラー・データと、リード・
データ・バッファ・レジスタ14からのデータで描画点
の1画素データに対し、置き換える演算処理を画素デー
タ演算器11で実行する。比較結果が等しくないときは
、画素データ演算は行なわない。
(6)オペレーション・モード5 特定色に対しては描画禁止とするモードで。
前述、オペレーション・モード4と同様に画素データ比
較器10で、1画素データの比較を行い、その結果が等
しくないとき、描画色選択器16で選択されたカラー・
レジスタ群12からのカラー・データとリード・データ
・バッファ・レジスタ14からのデー夕の描画点の1画
素を置き換える画素データ演算を画素データ演算器11
で実行する0画素データ比較器での比較結果が等しい場
合には、画素データ演算は行なわない。
(7)オペレーション・モード6 描画色選択器16で選択されたカラー・レジスタ群12
からの描画カラー・データとリード・データ・バッファ
・レジスタ14からのカラー・データのそれぞれ1画素
データについて画素データ比較器10で比較を行なう、
この比較結果、描画色データがリード・データ・バッフ
ァ・レジスタ14からの描画点データよりも大きな値で
ある場合に限り1画素データ演算器11でリード・デー
タ・バッファ・レジスタ14からの描画点1画素データ
をカラー・レジスタ群12からの描画色カラー・データ
の1画素データと置き換える演算を行う、比較結果が、
描画色データが描画実行前の描画点カラー・データより
も小さな値の場合には1画素データ演算を実行しない、
すなわちカラーデータの太きい方を優先して描画するこ
とになる。
(8)オペレーション・モード7 、前述、オペレーション・モード6と同様の比較演算を
画素データ比較器10で行う、この比較結果、カラー・
レジスタ群12からの描画カラー・データが、リード・
データ・バッファ・レジスタ14からの描画実行前のカ
ラー・デー゛りよりも小さい値の場合には、画素データ
演算器11によって、描画点1画素データを、カラー・
レジスタ群12からの描画カラー・データの1画素デー
タと書き換える演算を実行する。
比較結果が、前記の場合には1画素データ演算を実行し
ない、すなわち、カラーデータの小さい方を優先して描
画することになる。            1第6図
は、画素データ比較[110による画素データの比較を
、4ビット/画素モード、ビット・アドレス8を例に図
示したものである。
カラー・レジスタ群12からの比較色データ64、マス
ク・レジスタ群13からのマスク・データ65.リード
・データーバッファ・レジスタ14からのカラー・デー
タの3つのデータから比較データのマスク演算処理をマ
スク演算器60で行なう、マスク演算器60では、マス
ク・データ65を参照し1画素データ比較を行なう単数
°、あるいは複数ビットで表わされる1画素データを切
り出す処理を行う、この結果、比較色データ64は、比
較色1画素データ62.リード・データ・バッファ・レ
ジスタ14からの描画実行前のカラー・データは、描画
前の描画点1画素データ61のそれぞれ1画素データと
して生成される。比較器63は、比較色1画素データ6
2と描画点1画素データ61のデータの大小や一致、不
一致の比較を行いその結果を画素データ演算制御信号発
生器19に出力する。
第7図は、画素データ演算1111による画素データ演
算を、4ビット/画素モード、ビット・アドレス8の場
合を例に示したものである。
画素データ演算器11は、カラー・レジスタ群12から
の描画色データ71.マスク・レジスタ群13からのマ
スク・データ70.リード・データ・バッファ・レジス
タ14からのデータの3つのデータを用いて1画素デー
タ演算制御信号発生4119の制御に従って画素データ
演算を行う0画素データ演算は、マスク・データ70を
もとに、演算を必要としない、マスク・データのビット
が“0”であるビットに対しては、何の演算も実行せず
に、リード・データ・バッファ・レジスタ14の値をラ
イト・データ・バッファ・レジスタ15に出力する。マ
スク・データのビットが“1”のビットに対しては、カ
ラー・レジスタ群からの描画カラー−データ71の同じ
ビット位置の1画素データ“c nと、リード・データ
・バッファ・レジスタ14からのデータの同様の1画素
データ”u”との演算を行い、その結果の“y′をライ
ト・データ・バッファ・レジスタ15に出力する。
ここで実行される演算は第5図で示した演算が。
オペレーション・モードに応じて行なわ九る。
第8@は1本発明の実施例を示した第1図、第2図のハ
ードウェア構成を用いて、オペレーション・モードO〜
3の描画処理を実行した例である。
第8図(c)〜(f)は、第8図(b)に示す、描画実
行前の画像メモリに対して、同図(a)に示す図形の描
画処理を、それぞれのオペレーション・モードごとに実
行した例である。第8図(c)は、オペレーション・モ
ードOで置き換えの画素データ演算を実行した結果を示
している。つまり。
描画領域の図形情報が、描画図形データに置き換えられ
ているのを表わしている。同様に、同図(d)は、オペ
レーション・モード2でAND演算を、(e)はオペレ
ーション・モード1でOR演算を、(f)はオペレーシ
ョン・モード3でEOR演算を実行した結果を示してい
る。
第9図は、本発明の実施例を示した第1図、第2図のハ
ードウェア構成を用いて、オペレーション・モード0お
よび4〜7の描画処理を実行した結果を表わしている。
この図は、描画実行前の画像データが全てデータの値“
07で表わされる黒の領域に対して順次、描画カラー・
データパ3”の値で表わされる青の四角形を描画し1次
に、描画カラー・データ“1nの値で表わされる緑の四
角形、さらに、描画カラーデータの値“2”で表わされ
る赤の四角形を描画する場合について示して、いる、第
9図(a)は、第5図に示した、オペレーション・モー
ドOで描画を実行した結果を示している。このモードで
は、最後に描画を実行した赤の四角形が最上面に残る。
第9図(b)は比較色データとしてカラー・データ“O
nの値で表わされる黒を設定し、第5図に示すオペレー
ション・モード4で描画を実行した結果である。この例
は、比較色が背景の黒と同一データを指示し、比較色と
同一データにのみ描画を実行したものである。ここで、
描画するデータは、全て比較色と不一致であるため、1
番目、に描画を実行した青の四角形が最上面に残る結果
となる。同図(0)は      )比較色データとし
て、カラー・データ“1”の値で表わさ九る緑を設定し
、オペレーション・モード5で描画を実行した例である
。このモードは、、比較色データと描画点デー、夕が等
しくない場合だけ描画を実行するモードであるから、第
1の青の四角形を描画する場合、第2の緑の四角形を描
画を実行するときは、描画点の描画前の画素データは黒
ある−いは緑であるので1.そのまま描画を実行する。
しかし、第3の赤の四角形を描画する場合には、比較色
データの緑と同一の画素データが存在するため緑の四角
形以外の領域にのみ、赤の四角形を描画する。同様に、
第9図(d)は、オペレーション・モード6でそれぞれ
の四角形描画を行った結果を示している。このモードは
、描画点に描画する画素データの値が、描画前の描画点
画素データの値よりも大きい場合にのみ描画を実行する
モードである。したがって、第1の描画カラー・データ
“3”の青の四角形は、描画点の描画 −前カラー・デ
ータが“0”で卆り、描画カラー・データの方が大きい
ので、描画を実行する。第2の描画カラー・データ“1
”の緑の四角形を描画するときは、カラー・データ“1
”の値よりも小さい領域に対してのみ描画を実行するの
で、黒の領域にのみ描画を実行し、青の四角形領域には
、描画を実行しない、第3の描画カラー・データ142
 j#の赤の四角形を描画する場合は、描画前の描画点
画素データが“3nの青の領域には、描画をせずに、他
の領域に対してのみ描画を実行する。
その結果、第9図(d)に示す図形が得られる。
同図(e)は、同様にして、オペ、レーション・モード
7で描画を実行した結果である。このモードは、描画す
る画一データが、描画前の描画点画素データよりも小さ
いときにのみ描画を実行するモードである。ここでは、
描画前の画素データの値が“0”で、描画するカラー・
データは、′1”。
“2”  J(3nと大きいため、描画は実行されず。
この本うな結果となる。
以上、詳細に説明したように1本実施例によれば1次の
ような種々の効果が得ら九る0通常の描画(オペレーシ
ョン・モード0)では後から描画した方が優先されるの
に対し、オペレーション・モード1〜3では種々の混色
が行える。オペレーション・モード4では、特定の背景
色を指定することにより、初めに描いた図形を優先して
表示でき、通常描画の逆の効果が得られる。オペレーシ
ョン・モード5では、特定色を描画禁示にすることがで
きるため、重要な情報が消えないようにマスクすること
ができる。オペレーション・モード6.7では、あらか
じめ定められた優先順位に従って描画されるため、描画
順序が異なっても同一の結果が得られる。この機能を用
いれば、簡単に奥行きのある表現をさせることができ、
図形の一部の情報を順次更新していくことで動画処理に
も適用できる。
第10図は本発明の別の実施例として、1画素の部分フ
ィールドに対して゛のみ比較を行うものである。同図(
a)は1画素データの構成を示し、画面に表示するため
の表示画素データフィールドと画素表示制御フィールド
から成る1表示画素データフィールドは4ビツトで16
色の表示画素情報を記憶する0画素表示制御フィールド
には各画素の属性情報として例えば奥行き方向の座標値
(Z−座標)を記憶する。
同図(b)は、1画素の部分フィールドに対して画素比
較を行うためのマスク・データの生成するための装置構
成を示している。マスク・データ・発生器18へからの
1画素領域を示すマスク・データ101に対し、1画素
の部分フィールドを示す、フィールド・マスク・データ
・レン入夕。
100のデータとのAN、D演算を行い1画素データ比
較器1oへ入力されるマスク・データを作成する。ここ
で生成されたマスク・データを基に第6図で説明したよ
うに、部分フィールドに対してのみ画素データ比較を実
行し、画素データ演算を制御する。
第11図は、前記第10図(a)に示した1画データの
構成を採り、第10図(b)に示す画素データ比較を行
い描画処理を制御することで、3次元の図形処理を可能
にするシステム構成を示している。すなわち、1画素の
データを表示用デー      )りを格納する表示画
素フィールドとZ座標値を格納する画素表示制御フィー
ルドの2つのフィールドの合成で表現し、このうちの2
座標値を記憶する画素表示制御フィールドのみを比較演
算の対象とし、ZaS値が、より手前にある場合にだけ
描画演算を行わせる様に構成することで、Zバッファ・
アルゴリズムによる隠面処理を行うことができる。
このシステムにおいて、図形処理装置内で画素データの
部分フィールドに対して画素データ比°較を行い、描画
処理を制御し、表示画素データを制御し、表示画素デー
タを表示制御回路に入力し。
CRTに表示することで、3次元の図形処理を行う図形
表示システムを構成する。
以上、詳細に説明したように、本実施例によれば、1画
素データを表示画素フィールドと画素表示制御フィール
ドに分割し、該画素表示制御フィールドに対してのみ、
画素データ比較演算を行い。
描画処理を制御することで、隠面処理等の多彩な図形描
画処理が可能になるという効果がある。
第12図は、本発明の応用例として、不発明番こ係る図
形処理装置を応用した表示システムの全体構成を示した
もので、中央処理装置100.主メモリ101、図形処
理装置102、表示制御装置103、画像メモリ104
、並列直列変換器105、表示装置106、その他の周
辺制御装置107、から成る。ここで1図形処理装置1
02及び画像メモリ104が本発明に係る部分である。
中央処理装置11100は、システム全体を制御するも
ので、主メモリ上に記憶されたプログラムやデータに応
じた制御処理を行う。中央処理装置100に接続された
バス100aには、主メモリ101、図形処理装置10
22表示制御装!103、その他の周辺制御袋[107
が接続されている。  ・ここで1周辺制御装置107
としては、各種の入出力制御装置や補助記憶の制御装置
などがある。
画像メモリ104は、表示装置106の画面上の各画素
に対応する情報を記憶するものである。
本発明に係る図形処理装置102は、バス100aを介
して転送さ九るコマンドを解釈し、画像メモリ104上
に各種の図形を発生する処理を行う。
また、表示制御袋[1103は1画像メモリ104上の
情報を順次読み出して表示制御装置106に表示するた
め、各種の同期信号発生や画像メモリ104の読み出し
制御を行う。画像メモリ104からは通常並列にデータ
読出しが行われるので、これを直列のビデオ信号に変換
するため並列直列変換器105が用いh九る。
本実施例では1両像メモリ104上に図形情報を発生す
る際に、各種の処理モードに従って異った結果が得られ
る。また、処理モードや色指定パラメータは、各画素情
報の発生とは独立に制御できるため、色条性の変更が容
易である。このため、この応用例では、色条性の変更に
必要な中央処理装置100の負担を大幅に軽減できる。
〔発明の効果〕
以上のように1本発明によれば1色や階調データに応じ
た条件付きの描画を行えるという効果がある。
【図面の簡単な説明】
第1図は1本発明のハードウェア構成を示す図、第2図
は1本発明のハードウェア構成の概略を示す図、第3図
は、ビット/W素モードの説明図、第4図は、4ビット
/画素モードにおけるビット・アドレスとマスク・デー
タの説明図、第5図は。 画素データ演算モードであるオペレーション・モードの
説明図、第6図は1画素データ比較の説明図、第7図は
1画素データ演算の説明図、第8図は1、本実施例によ
るオペレーションモード0〜3の説明図、第9図は、オ
ペレーション・モード4〜7の説明図、第10図は部分
フィールドとその比較についての説明図、第11図は、
3次元図形処理システムの概略構成図、第12図は本発
明の他の実施例を示す全体概略構成図である。 10・・・画素データ比較器、11・・・画素データ演
算器、19・・・画素データ演算制御信号発生器、10
0・・・フィールド・マスク・データ・レジスタ。 第 3図 トi t                  1)i
t第 5 回 第7 図 1−子(C,tL) 第SI2] (Cジ                  <d)■ (c)                      
(子)%qFiJ (l!12) ロコ黒・0  [1棟・1 ■ホ:2  車前、ろ 第 10  図 テ゛−タ   少j売rV、7+−ルF。 (bジ 第11  図 100  第 12図

Claims (1)

  1. 【特許請求の範囲】 1、順次、画素位置を算出し、所定の描画画素データを
    図形情報の記憶手段に反映することにより描画処理を行
    うものにおいて、前記図形情報の記憶手段からの読み出
    し画素データと所定の比較画素データの比較演算によつ
    て、前記描画処理を制御するようにしたことを特徴とす
    る図形処理方法。 2、図形情報を記憶する第1の手段と、所定の描画画素
    データを記憶する第2の手段を有し、前記第1の手段か
    ら読み出したデータと該第2の手段から用み出したデー
    タとの間で演算を行う第3の手段を有し、該第3の手段
    の演算結果を前記第1の手段に書き込むことによつて描
    画処理を行うものにおいて、前記第1の手段からの読み
    出しデータと所定の比較画素データとの間の比較演算を
    行う第4の手段を設け、該第4の手段による比較演算に
    よつて、前記第3の手段での描画演算、または、前記第
    1の手段への書き込みを制御するようにしたことを特徴
    とする図形処理装置。 3、特許請求の範囲第2項記載において、描画画素デー
    タを所定の比較画素データとして扱うべく、前記第4の
    手段では、前記第1の手段からの読み出しデータと、前
    記第2の手段との間の比較演算を行うようにしたことを
    特徴とする図形処理装置。 4、特許請求の範囲第2項記載において、所定の比較画
    素データを記憶する第5の手段を設け、前記第4の手段
    では、前記第1の手段からの読出しデータと第5の手段
    の間での比較演算を行うようにしたことを特徴とする図
    形処理装置。 5、特許請求の範囲第2項記載において、1画素データ
    の部分フィールドを指定する第6の手段を設け、該第6
    の手段で指定される部分フィールドに対してのみ、前記
    第4の手段での比較演算を行うようにしたことを特徴と
    する図形処理装置。
JP59252704A 1984-11-29 1984-11-29 図形処理方法及び装置 Pending JPS61130993A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59252704A JPS61130993A (ja) 1984-11-29 1984-11-29 図形処理方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59252704A JPS61130993A (ja) 1984-11-29 1984-11-29 図形処理方法及び装置

Publications (1)

Publication Number Publication Date
JPS61130993A true JPS61130993A (ja) 1986-06-18

Family

ID=17241086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59252704A Pending JPS61130993A (ja) 1984-11-29 1984-11-29 図形処理方法及び装置

Country Status (1)

Country Link
JP (1) JPS61130993A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03122492U (ja) * 1990-03-26 1991-12-13
JPH0736426A (ja) * 1993-06-29 1995-02-07 Nec Corp ビデオオーバレイ方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03122492U (ja) * 1990-03-26 1991-12-13
JPH0736426A (ja) * 1993-06-29 1995-02-07 Nec Corp ビデオオーバレイ方法
JP2943565B2 (ja) * 1993-06-29 1999-08-30 日本電気株式会社 ビデオオーバレイ方法

Similar Documents

Publication Publication Date Title
JP2817060B2 (ja) 画像表示装置およびその方法
JP3286331B2 (ja) ブロックテクスチャコンプレックスクリップマスクプロセッサ
US6181353B1 (en) On-screen display device using horizontal scan line memories
JPS61159686A (ja) 画像表示装置
JPS6230298A (ja) 画像処理装置
US4748442A (en) Visual displaying
JPS59231591A (ja) 画像表示装置
JPS61130993A (ja) 図形処理方法及び装置
EP0486194A2 (en) Memory system
JP2845384B2 (ja) 画像処理装置
JPS61130991A (ja) 図形処理方法及び装置
JPH06223199A (ja) 画像合成装置
JPS63108381A (ja) ラスタ演算回路
JPS648335B2 (ja)
JPS6169094A (ja) 図形処理方法及び装置
JP2656753B2 (ja) 画像データ処理装置及びそれを用いたシステム
JP2836617B2 (ja) レンダリングプロセッサ
JP2887122B2 (ja) 画像データ処理装置及びそれを用いたシステム
JP2656754B2 (ja) 画像データ処理装置及びそれを用いたシステム
JP2619087B2 (ja) ビットマップディスプレイ制御装置
JPH08314429A (ja) 半透明色画像生成装置
JPS61180290A (ja) 図形表示装置
JPS60209786A (ja) カラ−デイスプレイ装置
JPS62102288A (ja) ビツトマツプデイスプレイ装置
JPS6156392A (ja) 画像メモリ書込読出制御装置