JPS6156392A - 画像メモリ書込読出制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は画像メモリ書込読出制御装置に関し、特に、
ＣＲＴディスプレイ装置において、直線発生器（ＤＤＡ
）からの画像データをフレームメモリに転送して書込お
よび読出すような画像メモリ書込読出側′ａ装置に関す
る。

従来の技術 第６図は従来のラスクスキャン型グラフィックディスプ
レイ装置の概略ブロック図であり、第７図は第６図に示
したＤＤＡ７によってデータをフレームメモリ８に塗り
つぶす動作を〃１明づるための図である。

まず、第６図および第７図を参照して、従来のラスクス
キャン型グラフィックディスプレイ装置の概略ならびに
フレームメモリへの画像データの書込および読出につい
て説明する。第６図において、ホストコンピュータ１か
ら伝送ラインおよびホス１〜インターフエイス２を介し
てデータが図形データ管理部３に与えられる。図形デー
タ管理部３はホストコンピュータ１からのデータを受け
て、そのデータを図形として表示可能なように配列し、
それを図示しないセグメントバッファに記憶する。

データ解析部４はセグメントバッフ？の内容を取出して
情報を解析し、始点座標と終点座標とに基づいて、ベク
トル演算処理する。そして、座標変換クリップ部５は、
図形の拡大、縮小１回転や平行移動などを行なう場合に
、必要なマトリクスとそのデータの乗算を行なう。また
、ＣＲＴディスプレイ画面上の図形の一部を枠で囲った
とき、その枠からはみ出た図形をクリップする。

ＯＤＡ制御塗りつぶし部６は図形を塗りつぶす場合に、
各ベクトルの頂点の座標から内側のラインに分解した線
分を発生し、それによって塗りつぶしデータを求める。

ＤＤＡ７は直線を発生する直線発生器であって、ｒ）Ｄ
Ａ制御塗りつぶし部６からのデータに基づいて、り（１
点と終点とを結ぶベクトルにおける途中の座標を演算し
、その溜筒結果をフレームメモリ８に層間して直線とす
る。フレームメモリ８はＤＤＡ７で発生された直線上の
各ドツトを保存するものである。フレームメモリ８に保
存されたデータはビデオコントロール部９に与えられ、
Ｏ／Ａ変換器によってアナログ信号に変換されかつカラ
ー変換テーブル［こ基づいて、ビデオ信号に変換されて
カラーモニタ１０に与えられる。それによって、カラー
モニタ１０には、ホストコンピュータ１から出力された
データに基づく図形が表示される。

発明が解決しようとする問題点 ところで、ＯＤＡ制御塗りつぶし部６からのデータに基
づいて、図形を塗りつぶす場合に、ＤＤＡ７がフレーム
メモリ８に画像データを展開する８、、ヶ７．ヵアよう
１、ア、７、ｙ　７　Ｆ　ｋ：　１　　　　□！ドツト
ずつ４ドツトを展開した後、フレームメモリ８に転送す
る。この場合、フレームメモリ８の１メモリナイクルご
とに４ドツトずつ塗りつぶすことになる。一般に、フレ
ームメモリ８のメモリサイクルは、ＤＤＡ７の速度に比
べて遅い。このため、ＤＯ△７は［）ＤＡバッフＦ３１
．３２に交互にデータをＲ開し、ＤＤＡバッファ３１．
３２ごとに、フレームメモリ８にデータを展開すること
により、前述の速度差を緩和している。しかし、さらに
高速に図形を塗りつぶすならば、ＤＤＡ７の速度を速め
るために複数ドツトごとにＤＤＡ７のデータを展開する
という方法が考えられるが、いくらＤＤＡバッファ３１
．３２に速くデータを書込んだとしても、フレームメモ
リ已にデータを展開している間は、ＤＤＡ７は次のデー
タの出力を行なうことができず、その時間だけ待たされ
ることになる。このため、フレームメモリ８にデータを
展開するのに長時間を要するという欠点があった。

問題点を解決するための手段 それゆえに、この発明の主たる目的は、ＤＤ△の待ち時
間を少なくＬＡＧで、高速でフレームメモリに塗りつぶ
し画像データを展開できるような画像メモリ書込読出制
御装置を提供することである。

この発明は画像データを予め定めるドツト数ごとにその
アドレス信号とともに出力する直線発生器と、直線発生
器から順次出力される画像データとそのアドレス信号を
一時記憶する複数の一時記憶手段と、複数の一時記憶手
段のそれぞれに対応して設けられるブロックメモリとか
ら構成される。

作用 この発明で（ユ、直線発生器は予め定めるドツト数ごと
に画像データとそのアドレス信号を順次各一時記憶手段
に記憶させ、各ブロックメモリはそれぞれ対応する一時
記憶手段に記憶されたアドレス信号によって指定される
記憶領域に、対応する画像データを所定のメモリサイク
ルで記憶する。

したがって、直線発生器が次の画像データを出力すると
ぎには、それぞれのブロックメモリは画数データの書込
を終了しているため、直線光’４Ｅ器は各ブロックメモ
リが画像データのｕ１込を終了するまで待つ必要がなく
なり、待ち時間をなくすことができる。

実施例 以下に、図面に示ず実施例とともにこの発明についてよ
り詳細に説明する。

第１図はこの発明の一実施例の概略ブロック図である。

まず、第１図を参照して、この発明の一実施例の構成に
ついて説明する。第１図において、フレームメモリは４
つのＡブロックメモリ２１ないしＤブロックメモリ２４
にブロック化される。

そして、各ブロックメモリ２１ないし２４のそれぞれに
対応して、アドレス・データラッチ２５ないし２８が設
けられる。これらのアドレス・データラッチ２５ないし
２８はアドレスバス２９ｊ５よびデータバス３０を介し
てＤＤＡバッファ３１゜３２に接続される。ＤＤ△バッ
ファ３１．３２は、前述の第３図に示したＤＤＡ７に含
まれ、ＤＤ△塗りつぶし部６から出力される儲りつぶし
データ７　　　　とそのアドレス信号を記憶する。２つ
のＤＤ△バッファ３１，３２を設けているのは、ＯＤＡ
塗りつぶし部６からのデータを一方に書込むと同時に他
方に書込んだデータを読出して鳥）宋迅埋するだめであ
る。アドレスバス２９（穏よ、ＲＯＭ３８が接続される
。このＩ”＜０Ｍ３Ｂはへブロックメモリ２１ないしＤ
ブロックメモリ２４のいずれかを指定するものである。

４つのメモリブロック２１ないし２４に１駅込まれた画
像データは、アドレス制御口″ｊＲ３５および読み書き
制御回路３６によって読出される。このために、ブロッ
クメモリ２１ないし２４はアドレスバス３３とデータバ
ス３４とによってアドレス制御回路３５に接続されると
ともに、読み書き制御回路３６は制御ライン３７を介し
てブ［１ツクメモリ２１ないし２４に接続される。

第２図および第３図はこの発明の一実施例の動作を説明
するための図であり、第４図（ニアドレス信号の構成を
示す図である。第５図は塗りつぶしの他の例を示す図で
ある。

ヶ９、ヶ１゜いい□４ヨ。、工１．。え　　　（明の一
実施例の動作について説明する。まず、任意の直線ベク
トルを発生する動作について説明する。ＤＤＡバッファ
３１および３２は、画像データとともにアドレス信号を
出力する。アドレス信号は第４図（ａ）、（ｂ）に示ず
ように、Ａブロックメモリ２１ないしＤブロックメモリ
２４の所定のアドレスを指定するために、Ｘ座標データ
とＹ座標データとを含む。Ｘ座標データには、△ブロッ
クメモリ２１ないしＤブロックメモリ２４のうちのＸ方
向のブロックを指定するためのブロック指定ビットと、
各ブロック内の４×４の記憶領域のうちＸ方向を指定す
るためのブロック内指定ビットとを含む。同様にして、
Ｙ座標データもＹ方向のブロックを指定するためのブロ
ック指定ビットと、そのブロック内の４×４の記憶領域
のうちＹ方向を指定するためのブロック内指定ビットと
を含む。

より具体的に説明すると、第２図に示すような画像デー
タを△ブロックメモリ２１ないしＤブロックメモリ２４
に書込む場合には、まず、ＤＤＡバッフ１３１はＡブロ
ックメモリ２１を指定しかつ第２図に示すアドレスＡ１
内に４つのドツトを白込むためのアドレス信号およびそ
の４つのドツトを示す画像データを出力する。ＲＯＭ３
８はＯＤＡバッファ３１から出力されたアドレス信号に
基づいて、△ブロックメモリ２１およびアドレス・デー
タラッチ２５を選択する。すると、アドレス・データラ
ッチ２５はＤＤＡバッファ３１から出力された画像デー
タとアドレス信号とを一時記憶する。このとき、ＤＤ△
バッファ３１から画像データおよびアドレス信号を出力
するのに要する時間は、たとえば６０　ｎ５ｅｃである
。

続いて、ＤＤＡバッファ３２は第２図に示すアドレスＤ
２に画像データを広込むために、その画像データとアド
レス信号とを出力する。ＲＯＭ３８はＣｌ０Ａバツフア
３２から出力されたアドレス信号に基づいて、今度はＤ
ブロックメモリ２４を指定する。

一方、アドレス・データラッチ２５ｔよアドレスＡ１に
書込むための画像データおよびアドレス信号を一時記憶
したことに基づいて、Δブロックメモリ２１内のアドレ
ス△１を指定し、画像データを書込む。この場合、４×
４の画像データを占込むのに２４０ｎｓｅｃのメモリナ
イクルを要する。また、ＤＤＡ７はアドレスＤ２に占込
むための４ドツトの画像データをＤＤ△バッファ３２に
出力し終えるには、１ドツ１−を出力するために６０ｎ
ＳｅＣ要するため、４ドツトの画像データをずべて出力
するためには、２４０ｎｓｅｃ要する。したがって、Ｄ
ＤＡ７がアドレスＤ２の画像データをＤＤ△バッファ３
２に出力し終えたときには、Ａブロックメモリ２１はア
ドレスＡ１に４ドツトの画像データの占込みを必ず終了
していることになる。

ＤＤＡバッファ３２がアドレスＤ２の画像データを出力
した俊、ＤＤＡバッファ３１はアドレス△２の画像デー
タを出力する。すると、ＲＯＭ３８は再び△ブロックメ
モリ２１を指定し、これに対応するアドレス・データラ
ッチ２５は画像データとアドレスＡ２のアドレス信号を
一時記憶する。

そして、そのアドレス信号に基づいて、アドレスＡ２に
１ドツトの画像データを書込む。

上）ホのごとく、たとえばＡブロックメモリ２１に画（
９データを書込んだ（狡、他の１３ブロツクメモリ２２
ないしＤブロックメモリ２４のいずれかに４ドツトの画
像データを書込み、その後再びＡブロックメモリ２１に
画像データを占込むようにしたので、ＤＤＡバッファ３
１および３２は、△ブロックメモリ２１ないしＤブロッ
クメモリ２４のそれぞれのアドレスに画像データの書き
終わりを待つことなく、ＤＤ△の速度で画像データを出
力することができる。

次に、ＤＤＡ制ｕＩｌ塗りつぶし部６により展開された
図形の塗りつぶしについて説明する。ＤＤＡバッファ３
１は第３図（１））に示リアドレスＡ１の１６ドツトす
べてのデータとそのアドレス信号とをアドレス・データ
ラッチ２５に出力する。ＤＤ△バッファ３１からデータ
とアドレス信号がアドレス・データラッチ２５に出力さ
れるまでに要する時間はたとえば６　Ｑ　ｎ５ｅｃであ
る。続いて、ＯＤＡバッファ３２はアドレスＢ１の１６
ドツトす　　　　！べて・のデータとそのアドレス信号
とをアドレス・データラッチ２６に出力する。このとき
、ＤＤ△バッファ３１には前述の第６図に示したＤＤＡ
７から第３図（ｂ）に示すアドレスＣ１の１６ドツトサ
ベでのデータおよびアドレス信号が書込まれる。これに
要する時間もたとえば６０ｎｓｅｃである。

そして、ＤＤＡバッファ３１はアドレスＣ１の１６ドツ
トずぺてのデータおよびアドレス信号をアドレス・デー
タラッチ２７に出力する。このとき、ＤＤ△バッファ３
２には、ＤＤＡ７から出力されたアドレスＤ１の１６ド
ツトすべてのデータおよびアドレス信号が書込まれる。

これに要する時間もたとえば５　Ｑ　ｎ５ｅｃである。

このようにして、ＤＤＡバッファ３１および３２から出
力されたアドレスＡ１ないしＤｌのデータおよびアドレ
ス信号がそれぞれアドレスデータラッチ２５ないし２８
に一時記憶される。なお、ＤＤＡバッファ３１および３
２が各アドレス△１ないしＤｌのデータおよびアドレス
信号を出力するのに要する時間はそれぞれ６０ｎｓｅｃ
である。

アドレスデータラッチ２５は一時記憶したデータとアド
レス信号とに基づいて、Ａブロックメモリ２１の所定の
アドレスを指定すると同時にデータを書込む。アドレス
Ａ１で示される画（免データは４ドツト×４ドツトで構
成されており、このアドレスＡ１で示されるＡブロック
メモリ２１にデータを書込むには２４０　ｎ５ｅｃのメ
そリサイクルを要する。したがって、ＤＤＡバッファ３
２からアドレスＤ１のデータおよびアドレス信号が出力
されたときには、Ａブロックメモリ２１のアドレス△１
へのデータの書込が終了していることになる。

アドレスＤ１のデータおよびアドレス信号を出力した後
、アドレスＡ２のデータがＤＤＡバッファ３１から出力
されるか、このときには、Ａブロックメモリ２１のアド
レスＡ１へのデータの展開を終了しているため、ＤＤＡ
７は次のアドレスへ２のデータを出力するのに待たされ
ることはなく、待ち時間をなくすることかできる。

同様にして、Ｕ）　Ｄ　Ａバッファ３２からＢブロック
メモリ２２のアドレスＢ１のデータを出力した後、２４
０ｎｓｅｃ後には、Ｂブロックメモリ２２はアドレスＢ
１へのデータの展開を終了しているため、ＤＤＡバッフ
？　３２　ｆ、Ｊ侍たされることなく、直ちにＢブロッ
クメモリ２２のアドレスＢ２へのデータを出力できる。

以下、同様にして、Ｃブロックメモリ２３のアドレスＣ
２，Ｃブロックメモリ２４のアドレスＤ２．△ブロック
メモリ２１のアドレスＡ３の順にＤＤＡバッファ３１，
３２からデータが出力され、各ブロックメモリに展開さ
れる。

上述のごとく、フレームメモリをブロック化したＡブロ
ックメモリ２１ないしＣブロックメモリ２４に、４×４
のドラ１−ごとに塗りつぶし画像データとアドレス１３
号とをアドレス・データラッチ２５ないし２８に一時記
憶し、各ブロックメモリ２１ないし２４の所定のアドレ
スにデータを展開することによって、ＤＤＡ６はＡブロ
ックメモリ２１ないしＣブロックメモリ２４のメモリサ
イクルに影響されることなく、待ち時間をなくして塗り
つぶし画像データを展開できる。すなわち、ブロックメ
モリのメモリサイクルがＤＤＡ速度速度ロブロックメモ
リよりも小さければ、ＤＤＡ６は侍ら時間をなくして塗
りつぶし画像データを各ブロックメモリに展開できる。

上述の説明は、たとえば４×４のＤＤ△バッファ３１．
３２に対して、１６ドツト全部を１度にＡブロックメモ
リ２１ないしＣブロックメモリ２４へｍ込む場合につい
て説明したが、必ずしもその必要はなく、たとえば第５
図に示すようなドツト４；、；戒で塗りつぶしを行なっ
てもよい。ずなわら、第５図に示すように、８ドツトず
つあるいは４ドツトずつ塗りつぶずようにしてもよい。

発明の効果 以上のように、この発明によれば、複数のプロッタメモ
リと、各ブロックメモリに対応して一時記憶手段を設け
、直線発生器から画像データを予め定めるドラ１〜数ご
とに順次そのアドレス信号とともに出力して一時記憶手
段に記憶させ、各プロ″″”°“９ｔ８−″″Ｍｉ２　
’ｊａ　ｆ”　ｍ°゛”１−０　　１アドレス信号によ
って指定される記憶領域に、対応する画像データを所定
のメモリサイクルで記憶するようにしたので、直線発生
器が次の画像データを出力したときには、それぞれのブ
ロックメモリはデータの書込を終了しているため、ＯＤ
Ａの持ら時間をなくして、画像データを各ブロックメモ
リに展開できる。したがって、ＤＤＡは高速で画像デー
タをブロックメモリに展開することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロック図である。 第２図および第３図はこの発明の一実施例の動作を説明
するための図である。第４図は、アドレス信号を説明す
るための図である。第５図は、図形塗りつぶしの他の例
を示す図である。第６図は従来のラスクスキャン型グラ
フィックディスプレイ装置の概略ブロック図である。第
７図は第６図に示したＤＤＡによってデータをフレーム
メモリに塗りつぶり動作を説明するための図である。 図にｒＪ３いて、６はＤＤＡ判ｌＩＩ塗りつぶし部、７
はＤＤＡ、２１ないし２４はブロックメモリ、２５ない
し２８はアドレス・データラッチ、２９゜３３はアドレ
スバス、３０．３４はデータバス、３１．３２はＤＯ△
バッファ、３５はアドレス制御回路、３６は読み［Ｉ！
制御回路、３８はＲＯＭを示す。 り）２図 （ｂ） ハ≦　　　　ロｌ　　　　　１．、ｌ　　　　　Ｌｌｌ
　　　　　ハｌ　　　　ｂｌ第４　図 ７′ロγグ内よ晶赴 ＠７図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 第１の方向および前記第１の方向に直交する第２の方向
   にそれぞれドットで表示可能な領域に画像を表示するた
   めに、画像メモリに画像データを書込および読出制御す
   る画像メモリ書込読出制御装置であって、 前記画像データを予め定めるドット数ごとにそのアドレ
   ス信号とともに出力する直線発生器、前記直線発生器か
   ら順次出力される画像データとそのアドレス信号とを一
   時記憶する複数の一時記憶手段、および 前記複数の一時記憶手段に対応して設けられ、前記表示
   可能な領域に対応する記憶領域を複数に分割したとき、
   それぞれが分割された記憶領域を含むブロックメモリを
   備え、 前記直線発生器は、前記画像データとそのアドレス信号
   とを前記予め定めるドット数ごとに順次繰返し前記複数
   の一時記憶手段に記憶させ、前記各ブロックメモリはそ
   れぞれ対応する一時記憶手段に記憶されたアドレス信号
   によって指定される記憶領域に、対応する画像データを
   記憶するようにした、画像メモリ書込読出制御装置。