JPS58203489A

JPS58203489A - 表示装置

Info

Publication number: JPS58203489A
Application number: JP57085976A
Authority: JP
Inventors: 香園　一郎
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1982-05-21
Filing date: 1982-05-21
Publication date: 1983-11-26
Also published as: JPH0345835B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明に画像処理装置において表示用機器に画像用デー
タの表示を行なう表示装置に関する。

ラスク走査型陰極線ブラウン管（以下ＣＲＴという）を
表示用機器に使用してリフレッシュメモリに格納された
画像情報を表示する機能が画像処理装置の重要な機能の
一つとして要求されている。

従来の表示装置ではす７レツシ二メモリに格納すれてい
る情報の種類によって二通りの表示方法が考えられてい
る。第１の方法はリフレッシュメモリに格納されている
情報がＣＲＴに供給されるデータに直接的に対応してい
るものである場合の表示方法であり、第２の方法はリフ
レッシュメモリに格納されている情報がＣＲＴに供給さ
れる固定データの格納されているメモリのアドレスの一
部である場合の表示方法である。第２の方法は、主に文
字表示等に適用されるもので本発明も主にこの方法を用
いた表示装置に関するものである。従来の表示装置にお
ける動作を図面を用いて説明する。第１図は前記第２の
方法によって表示を行なう、アドレス発生回路と映像用
データが格納されているリフレッシュメモリ（以下映像
メモリという）とその周辺回路からなる表示装置のブロ
ック図である。映像メモリ１には表示すべき文字のコー
ドと属性情報が１組となって１つのアドレス内に格納さ
れている。表示開始する前にあらかじめ中央処理装置（
以下ＣＰＵという）から映像メモリの表示開始アドレス
がシステムデータバス７を経由してアドレス発生回路３
のティスゲレイアドレスレジスタ（以下ＤＡＩ）という
）に設定される。

また映像メモリに格納されたコードで示される文字は一
般にＣＲＴ上縦方向に複数の走査線で構成さり、る為１
文字の何うンイ目のデータ表示かを示すライン情報も同
時にラインカウンタ４に設定される。アドレス発生回路
からＩＪＡＤがアドレスバス６に出力され、映像メモリ
に与えられる。映像メモリから読み出さｈたデータ、、
（文字コード及び属性情報）の内文字コードにアドレス
情報として文字発生用メモリ２にライン情報と共に与え
られる。文字コードとライン情報を基にして文字発生用
メモリから表示用文字データをアクセスする。

文字発生用メモリから出力されたデータはロードクロッ
ク１０によって並列−直列変換シフトレジスタ１２にロ
ードされ、シフトクロック１１によって映像直列信号１
３となシ、属性情報によって。

色１反転等の情報を付加された後、ＣＲ’ｌｌＣ供給さ
れる。アドレス発生回路ではＩ）ＡＤ＋１→１）ＡＤ（
ＩＪＡＤレジスタの内容を＋１してＤＡＩ）レジスタに
設定する）のアドレス演算を行ない上記動作を繰り返す
。ここで１）ＡＩ）レジスタのアドレスによってＣＲＴ
上水平方向に表示すべき文字列（Ｎ個とする）のへ番目
の文字データをアクセスし表示するとＬＩＡＬ）レジス
タの値は表示開始アドレスに再び設定されＣＲＴ上水平
方向に表示すべき文字列の１番目の文字データを再びア
クセスし同時にラインカウンタの値は＋１され同文字列
の次のラインの表示を開恕する。このようにして水平方
向文字列の指定され□たライン数の表示が終了するとラ
インカウンタの内容はリセットされ１）Ａｌ）レジスタ
の値も水平方向に表示すべき次の文字列の１番目の文字
データをアクセスすべく内容に変化するというようにし
て表示を行なう。第１図のブロック構成を持つ表示装置
では映像メモリに与える水平方向表示に対するアドレス
の演算は１）Ａｌ）＋１（ｌｔｌ−増分とするインクリ
メント）あるいはディクリメントが主流であり、水平方
向表示に関してに映像メモリの連続したアドレスの内容
しか表示できなかった。しかし画像処理の床用が広がｇ
、ＣＲＴ上に英字、数字からグラフィック図形。

漢字に至るまで表示する今日では、ＣＩ（、Ｔ画面上？
左、右に分割してそれぞれ異なった映像メモリの領域の
内容を表示できる等の高級な表示方法が要求される。前
記従来の表示装置ｅ用いてこの要求を満たす方法として
０分割して表示させたい領域の内容を前記連続したアド
レスでもアクセスできるように相当するアドレス空間Ｖ
ｃｔき込んめば。

あたかも分割して表示させた如くなるが、広範囲な映像
メモリの内容を書き換えるのに費やす時間だけを考えて
みても実際的ではない。

本発明の目的は実用的で簡単な構成で実現でき５− る表示装置を提供することにある。

本発明では簡単な演算を行なうアドレス演算回路（例え
ば加算回路）とこの演算回路でアドレス発生回路から出
力された１）ＡＩＪと演算を行なうべきもう一方のデー
タがロードされるインクリメントデータレジスタとを設
け、またインクリメントデータ（ＩＤとする〕そのもの
あるいはＩＩ）をインクリメントデータレジスタから出
力させるか否かの制御情報を映像メモリ内のデータに持
たせておき、アドレス演算回路でインクリメントデータ
レジスタの出力とＩＪＡＩ）との演算を行ない、その出
力を表示アドレスとして映像メモリに与えることによっ
て、アドレス発生回路より出力される水平方向表示には
連続したアドレスを途中から＋ＩＪＪし、水平方向表示
の途中からＤＡＤ＋１１）のアドレス上の映像メモリの
内容が表示できるようにしたものである。これによりＣ
ＲＴ画面上左１右に分割して表示させる如くな高級な表
示ができる。

本発明の表示装置は少なくとも画像用データが格納さ力
ている映像メモリとこの映像メモリに格６− 納された画像データを順次読み出すべくアドレスを発生
するアドレス発生回路とアドレス演算回路とこのアドレ
ス演算回路の入力となるデータが格納されているレジス
タとを有し、ラスク走査により映像メモリの内容を表示
する表示装置であって。

前記レジスタの出力とアドレス発生回路の出力を入力と
して前記アドレス演算回路で演算し、その出力を表示ア
ドレスとして映像メモリに与え、また前記レジスタの出
力制御を映像メモリに格納されたデータの一部を基に行
なうことを特徴とする。

本発明の実施例を図面に基いて詳細Ｖｃａ明する。

第２図は本発明の一実施例全示すブロック図でリフレッ
シュメモリ２１は映像メモリとして使用される。ここで
映像メモリに格納されているデータの構成は第４図に示
されるものであり９文字コード以外の領域にインクリメ
ントデータを出力するか否かを制御する為にインクリメ
ントデータレジスタ３４に与えられるインクリメントデ
ータ出力制御信号３６となるインクリメントデータ出力
制御ビット全設けである。映像メモリにデータを書き込
む描画ザイクルにおいてｉｌ：、描画アドレスがアドレ
スバス２６全経由して、映像メモリに与えられ、同時に
読み出し信号２８が活性化され。

映１象メモリのデータがデータバス２５ＶＣ出力され画
像情報音処理する装置に取り込まれる。データが処理さ
れた後、書き込み信号２９が活性化され映像メモリに処
理されたデータが格納される。この際、分割全行なおう
とする境界に位置するデータのインクリメントデータ出
力制御ビットの内容を１とする。表示ザイクルにおいて
はアドレス信号がアドレスバスに出力され映像メモリに
与えられる。映像メモリから玩み出さｈたデータの内文
字コードは文字発生用メモリ２２にアドレスとしてライ
ン情報と共に与え１文字発生用メモリから表示用文字デ
ータ全アクセスする。文字発生用メモリから出力さｈた
データはロードクロック３０によって並列−直列変換シ
フトレジスタ３２に口′＼ −ドされシフトクロック３１によって直列ｌｌ！ｌ！：
像信号３３となる０文字コード以外のデータの内属性情
報は映像信号と合わざってＣＲＴに供給される。

一方、インクリメントデータ出力制御ビットの内容はイ
ンクリメントデータ出力制御信号となりインクリメント
データレジスタに与えられる。インクリメントデータ出
力制御ビットが１の時、つまりインクリメントデータ出
力制御信号が活性化されると１表示を開始する前にあら
かじめシステムデータバス２７を経由して設定されてい
たインクリメントデータ（ＩＤ）が出力される。アドレ
ス発生回路２３で（グＤＡＩ）＋１→ＤＡＩ）（１）Ａ
Ｄレジスタの内容を＋１してＬ）Ａｌ）レジスタに設定
する）のアドレス演算を行なう。アドレス発生回路より
出力さｈたＬ）Ａｌ）はアドレス演舞回路３５に取ジ込
まｈて、ＩＩ）と共に演算され結果が表示アドレスとし
てアドレスバスに出力され映像メモリに与えらｈる。こ
のようにしてインクリメントデータ出力制御ビットの内
容が１である文字ｋｆｆ示した以降の表示アドレスは第
６図に示さ力るようＫｌ）ＡＩＪ＋Ｉｉ）となり不連続
なアドレス上の映像メモリの内容をアクセスすることが
でき、　　Ｃ’ＲＴ画面を左・右に分割した如く表示す
ることが可能９− である。ＩＤを変化させ力ば更に異なったアドレス上の
領域の内容全表示させることができる。また分割境界を
変える場合には新しく境界とする映像メモリの内容全イ
ンクリメント・データ出力制御ビットｆｔ１とするべく
、書き換えてやる必要があるが、境界より右の部の内容
を全て書き換えて表示させるよりＵるかに高速で容易に
実現できる。

また１つのアドレスに割り当てられるデータ長をある程
度大きく取れる場合には第３図にブロック図で示す実施
例も可能である。この場合、映像メモリのデータにＩＤ
を第５図に示す様な型で持たせておき次の表示アドレス
演算には、このＩＩ）を利用するという方法であジ、Ｃ
ＰＵからあらかじめＩＤｆインクリメントデータレジス
タにロードしておく必要がなく１手間が省ける。また第
７図にはインクリメントデータ出力制御ビットが１のと
きＩＤ全出力し、インクリメントデータ出力ｆｌｉｌｊ
御ビットがＯｖｃなるとＩＤを出力しないという制御方
法における表示アドレスの推移が示されているＯ南１６
図、１１”ｌ呵１・Ｄ／’１［）’け東乎七歯裏イ、ｔ
ＪＷ’ｅ　”Ｔ　ｉ’レス１示”−１０−

【図面の簡単な説明】

第１図は表示装置の従来例を示すブロック図、第２図、
第３図は本発明の実施例における表示装置のブロック図
、第４図は第２図の実施例における映像メモリ内の１つ
のデータの区分図、第５図は第３図の実施例における映
像メモリ内の１つのデータの区分図、第６図、第７図は
本発明の実施例における表示アドレスの推移を示す図で
ある。１．２１．４１・・・映像メモリ、２．２２．４２・・
・文字発生用メモ’）＊　　３．２３．４３・・・アド
レス発生回路、４，２４，４４・・・ラインカウンタ、
５．２５．４５・・・データ・バス、６％　　２６．４
６・・・アドレス・バス、７．２７，４７・・・システ
ムデータバス、８．２８．４８・・・読み出し信号、９
．２９．４９・・・書き込み信号、１０，３０．５０・
・・ロードクロック、１１％　　３１，５１・・・シフ
トクロック。１２％　３２．５２・・・並列−直列変換シフトレジス
１１１□１り、１３．３３．５３・・・映像直列信号、１４，３７
．５７・・・文字修飾用情報、３４．５４・・・インク
リメントデータレジスタ、３５．５５・・・７）”Ｌ’
ス演演目回路３６・・・インクリメントデータ出力制御
信号。５６・・・インクリメントデータ線。／Ｚ第　１　図２第２図

Claims

【特許請求の範囲】

画像用データが格納されている映像メモリと前記映像メ
モリに格納されたデータを順次読み出すべく、アドレス
を発生するアドレス発生回路とアドレス演算回路と前記
アドレス演算回路の入力となるデータが格納されるレジ
スタとを有し、ラスク走査により前記映像メモリに格納
されたデータ全表示する表示装置であって、前記レジス
タの出力と前記アドレス発生回路の出力を前記アドレス
演算回路の入力とし前記アドレス演算回路で演算を実行
し、前記アドレス演算回路の出力を映像メモリに与え、
かつ前記レジスタの出力制御を前記映像メモリに格納さ
れたデータの一部より行なうことを特徴とする表示装置
。