JP2817848B2 - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JP2817848B2 JP2817848B2 JP63196162A JP19616288A JP2817848B2 JP 2817848 B2 JP2817848 B2 JP 2817848B2 JP 63196162 A JP63196162 A JP 63196162A JP 19616288 A JP19616288 A JP 19616288A JP 2817848 B2 JP2817848 B2 JP 2817848B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- display
- data
- bit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はドツトマトリツクスでパターンを表示する表
示装置用のビツトマツプメモリに、文字等のパターンデ
ータを高速に書き込むことができる表示制御装置に関す
るものである。
示装置用のビツトマツプメモリに、文字等のパターンデ
ータを高速に書き込むことができる表示制御装置に関す
るものである。
［従来の技術］ 従来、ワードプロセツサあるいは電子タイプライタ等
において、表示される文字のパターン構成は、例えば縦
10ドツト横８ドツトの様な固定されたドツトサイズにな
つていた。このため、従来のワードプロセツサ等のデイ
スプレイに表示された文書情報は、文字ピツチが一定で
あるため、その文字列の配列状態によつて各文字の前後
スペース幅が異なり見苦しくなる。そして、例え横幅の
小さい文字が表示されたときでもその文字ピツチ等が一
定であるため、デイスプレイ上に表示される文字数は、
横幅の大きい文字の場合と同じになるため、表示される
文字数も限定されるという不都合があつた。
において、表示される文字のパターン構成は、例えば縦
10ドツト横８ドツトの様な固定されたドツトサイズにな
つていた。このため、従来のワードプロセツサ等のデイ
スプレイに表示された文書情報は、文字ピツチが一定で
あるため、その文字列の配列状態によつて各文字の前後
スペース幅が異なり見苦しくなる。そして、例え横幅の
小さい文字が表示されたときでもその文字ピツチ等が一
定であるため、デイスプレイ上に表示される文字数は、
横幅の大きい文字の場合と同じになるため、表示される
文字数も限定されるという不都合があつた。
また、ドツトマトリツクス型の表示装置に対応した表
示メモリ（ビツトマツプメモリ）では、メモリアドレス
の配置は通常第10図の様になつている。ここで、表示さ
れる文字データの間隔が８ビツト単位でなく、例えば第
11図に示すように文字幅に対応してプロポーシヨナルに
表示される場合について考える。まず文字“i"のパター
ンデータを書き込み、次に文字“n"のパターンデータを
書き込む際は、文字“n"のパターンデータを５回右にシ
フトし、ｎ番地のデータとシフトされたデータの右側の
３ビツトとの論理和を取つて再度ｎ番地に書き込む。そ
して、（ｎ＋１）番地には、シフトしたデータの残りの
５ビツトを書き込むという複雑な処理を行わなければな
らなかつた。
示メモリ（ビツトマツプメモリ）では、メモリアドレス
の配置は通常第10図の様になつている。ここで、表示さ
れる文字データの間隔が８ビツト単位でなく、例えば第
11図に示すように文字幅に対応してプロポーシヨナルに
表示される場合について考える。まず文字“i"のパター
ンデータを書き込み、次に文字“n"のパターンデータを
書き込む際は、文字“n"のパターンデータを５回右にシ
フトし、ｎ番地のデータとシフトされたデータの右側の
３ビツトとの論理和を取つて再度ｎ番地に書き込む。そ
して、（ｎ＋１）番地には、シフトしたデータの残りの
５ビツトを書き込むという複雑な処理を行わなければな
らなかつた。
この処理を解り易く示したのが第12図である。201は
フオントメモリから読出した文字“i"の第11図で示した
パターンデータ部分210に対応している。このパターン
データは表示メモリのｎ番地に格納される。202はフオ
ントメモリより読出された第11図に示した文字“n"のパ
ターンデータ部分211に対応するパターンデータであ
る。203はパターン202を５回右方向にローテイトしたデ
ータで、このパターンデータ203の右側３ビツトとｎ番
地のデータとの論理和が取られ、再びｎ番地に格納され
る。これを示したのが205と206である。（ｎ＋１）番地
には、207で示すようにパターンデータ203の左５ビツト
が格納される。
フオントメモリから読出した文字“i"の第11図で示した
パターンデータ部分210に対応している。このパターン
データは表示メモリのｎ番地に格納される。202はフオ
ントメモリより読出された第11図に示した文字“n"のパ
ターンデータ部分211に対応するパターンデータであ
る。203はパターン202を５回右方向にローテイトしたデ
ータで、このパターンデータ203の右側３ビツトとｎ番
地のデータとの論理和が取られ、再びｎ番地に格納され
る。これを示したのが205と206である。（ｎ＋１）番地
には、207で示すようにパターンデータ203の左５ビツト
が格納される。
［発明が解決しようとする課題］ このように従来は、例えば文字データ等をプロポーシ
ヨナルに表示する場合は、表示メモリに書き込む際の処
理量が多くなつてしまい、高速に画面の書き換え等を行
うことができなかつた。
ヨナルに表示する場合は、表示メモリに書き込む際の処
理量が多くなつてしまい、高速に画面の書き換え等を行
うことができなかつた。
本発明は上記従来例に鑑みてなされたもので、文字デ
ータに対応する文字パターンのビットシフトを複数のマ
ルチプレクサを用いることによって行うことにより、フ
ォーマット情報に応じた文字パターンを高速にビットマ
ップメモリに展開して表示する表示制御装置を提供する
ことを目的とする。
ータに対応する文字パターンのビットシフトを複数のマ
ルチプレクサを用いることによって行うことにより、フ
ォーマット情報に応じた文字パターンを高速にビットマ
ップメモリに展開して表示する表示制御装置を提供する
ことを目的とする。
［課題を解決するための手段］ 上記目的を達成するために本発明の表示制御装置は以
下のような構成を備える。即ち、 文字データと前記文字データを表示するためのフォー
マット情報とを入力する入力手段と、 前記入力手段により入力される文字データ及びフォー
マット情報に基づいて、前記文字データに対応する複数
のビットにより構成される文字パターンを記憶するため
のビットマップメモリにおける前記文字パターンの格納
アドレスと、前記格納アドレスに前記文字パターンを格
納するためのビット位置に応じたシフト量とを算出する
算出手段と、 前記文字データに応じて対応する文字パターンをフォ
ントメモリより読み出す読み出し手段と、 前記読み出し手段により読み出された前記文字パター
ンの前記格納アドレスに該当するビットを複数のマルチ
プレクサに入力し、前記算出手段により算出された前記
シフト量に応じて前記複数のマルチプレクサによりビッ
トを選択して出力するビットシフト手段と、 前記ビットシフト手段より出力された前記ビットを前
記算出手段により算出された前記ビットマップメモリの
前記格納アドレスに書き込む書き込み手段と、 前記ビットマップメモリに格納された文字パターンを
表示画面上に表示する表示制御手段とを有することを特
徴とする。
下のような構成を備える。即ち、 文字データと前記文字データを表示するためのフォー
マット情報とを入力する入力手段と、 前記入力手段により入力される文字データ及びフォー
マット情報に基づいて、前記文字データに対応する複数
のビットにより構成される文字パターンを記憶するため
のビットマップメモリにおける前記文字パターンの格納
アドレスと、前記格納アドレスに前記文字パターンを格
納するためのビット位置に応じたシフト量とを算出する
算出手段と、 前記文字データに応じて対応する文字パターンをフォ
ントメモリより読み出す読み出し手段と、 前記読み出し手段により読み出された前記文字パター
ンの前記格納アドレスに該当するビットを複数のマルチ
プレクサに入力し、前記算出手段により算出された前記
シフト量に応じて前記複数のマルチプレクサによりビッ
トを選択して出力するビットシフト手段と、 前記ビットシフト手段より出力された前記ビットを前
記算出手段により算出された前記ビットマップメモリの
前記格納アドレスに書き込む書き込み手段と、 前記ビットマップメモリに格納された文字パターンを
表示画面上に表示する表示制御手段とを有することを特
徴とする。
［作用］ 以上の構成により、文字データとその文字データを表
示するためのフォーマット情報とを入力し、その入力さ
れる文字データ及びフォーマット情報に基づいて、文字
データに対応する複数のビットにより構成される文字パ
ターンを記憶するためのビットマップメモリにおける文
字パターンの格納アドレスと、その格納アドレスに文字
パターンを格納するためのビット位置に応じたシフト量
とを算出し、その文字データに応じてフォントメモリよ
り読み出された文字パターンの格納アドレスに該当する
ビットを複数のマルチプレクサに入力し、算出されたシ
フト量に応じて複数のマルチプレクサによりビットを選
択して出力し、その出力されたビットを、算出されたビ
ットマップメモリの格納アドレスに書き込む書き込ンで
表示画面上に表示する。
示するためのフォーマット情報とを入力し、その入力さ
れる文字データ及びフォーマット情報に基づいて、文字
データに対応する複数のビットにより構成される文字パ
ターンを記憶するためのビットマップメモリにおける文
字パターンの格納アドレスと、その格納アドレスに文字
パターンを格納するためのビット位置に応じたシフト量
とを算出し、その文字データに応じてフォントメモリよ
り読み出された文字パターンの格納アドレスに該当する
ビットを複数のマルチプレクサに入力し、算出されたシ
フト量に応じて複数のマルチプレクサによりビットを選
択して出力し、その出力されたビットを、算出されたビ
ットマップメモリの格納アドレスに書き込む書き込ンで
表示画面上に表示する。
［実施例］ 以下、添付図面を参照して本発明の好適な実施例を詳
細に説明する。
細に説明する。
［表示制御装置の説明（第１図、第２図）］ 第１図は実施例の表示制御部101を含む表示装置の概
略構成を示すブロツク図である。
略構成を示すブロツク図である。
図中、100はデイスプレイ103の表示開始位置や表示領
域、表示される文字データや文字ピツチ更には行ピツチ
等を表示制御部101に出力するマイクロプロセツサ等のM
PUで、MPUの制御プログラムや各種データを記憶してい
るROM、MPUのワークエリアとして使用されるRAM等を備
えている。101はこれらの情報を基に、表示メモリ102の
表示データをデイスプレイ103に表示する表示制御部で
ある。102はデイスプレイ103に表示されるデータをビツ
トマツプで記憶する表示メモリ、103はCRTや液晶等のデ
イスプレイである。
域、表示される文字データや文字ピツチ更には行ピツチ
等を表示制御部101に出力するマイクロプロセツサ等のM
PUで、MPUの制御プログラムや各種データを記憶してい
るROM、MPUのワークエリアとして使用されるRAM等を備
えている。101はこれらの情報を基に、表示メモリ102の
表示データをデイスプレイ103に表示する表示制御部で
ある。102はデイスプレイ103に表示されるデータをビツ
トマツプで記憶する表示メモリ、103はCRTや液晶等のデ
イスプレイである。
104はMPU100よりのデータバス、105はアドレスバスで
あり、106は表示メモリ102のアドレスデータバス、107
は表示メモリ102に格納される表示データを出力するデ
ータバスである。109はデイスプレイ103に表示する表示
データを出力するデータバス、108は制御信号線であ
る。110は文字等のコード情報に対応してパターンデー
タを格納しているフオントメモリである。
あり、106は表示メモリ102のアドレスデータバス、107
は表示メモリ102に格納される表示データを出力するデ
ータバスである。109はデイスプレイ103に表示する表示
データを出力するデータバス、108は制御信号線であ
る。110は文字等のコード情報に対応してパターンデー
タを格納しているフオントメモリである。
第２図はデイスプレイ103に文字列を表示する際の基
本情報を示す図である。
本情報を示す図である。
（XCR,YCR）は文字列の表示開始位置を表わす座標
値、BIRはフオントメモリに格納されている文字パター
ンデータの有効ビツト数を表わしている。FPRは文字間
隔を表わし、LSRは行間隔を表わしている。また、WDRは
デイスプレイ103に表示される表示の有効エリアの横幅
を表わし、HDRは表示有効エリアの縦方向の長さを示し
ている。ここで、文字間隔（FPR）や行間隔（LSR）及び
表示領域を示す横幅（WDR）や縦幅（HDR）はMPU100より
与えられるものである ［動作説明（第１図〜第４図）］ 第３図はMPU100より表示制御部101への表示指示処理
を示すフローチヤートである。
値、BIRはフオントメモリに格納されている文字パター
ンデータの有効ビツト数を表わしている。FPRは文字間
隔を表わし、LSRは行間隔を表わしている。また、WDRは
デイスプレイ103に表示される表示の有効エリアの横幅
を表わし、HDRは表示有効エリアの縦方向の長さを示し
ている。ここで、文字間隔（FPR）や行間隔（LSR）及び
表示領域を示す横幅（WDR）や縦幅（HDR）はMPU100より
与えられるものである ［動作説明（第１図〜第４図）］ 第３図はMPU100より表示制御部101への表示指示処理
を示すフローチヤートである。
ステツプS1でデイスプレイ103上での表示開始位置（X
0,Y0）を指示し、ステツプS2で表示有効エリアを出力す
る。ステツプS3で文字ピツチ（FPR）と行ピツチ（LSR）
を出力し、ステツプS4で表示する文字コードを出力す
る。こうしてステツプS4とステツプS5で、表示すべき量
の文字コードを出力する。
0,Y0）を指示し、ステツプS2で表示有効エリアを出力す
る。ステツプS3で文字ピツチ（FPR）と行ピツチ（LSR）
を出力し、ステツプS4で表示する文字コードを出力す
る。こうしてステツプS4とステツプS5で、表示すべき量
の文字コードを出力する。
第４図は第３図のフローチヤートで示されたMPU100よ
りの情報を基に、表示制御部101によるデイスプレイ103
への表示制御処理を示すフローチヤートである。
りの情報を基に、表示制御部101によるデイスプレイ103
への表示制御処理を示すフローチヤートである。
ステツプS10でMPU100より送られてきた有効表示エリ
アや文字間隔、行ピツチ等をレジスタに記憶し、ステツ
プS11で表示開始位置のＹ座標値（Y0）をレジスタのYCR
に、ステツプS12で表示開始位置のＸ座標値（X0）をレ
ジスタのXCRに格納する。ステツプS13ではデイスプレイ
103に表示する文字データを入力し、その文字データを
基に有効文字幅（BIR）を求める。この有効文字幅は、
例えばフオントメモリ110に文字コードに対応して格納
されていても良い。そして、このBIRに文字ピツチ（FP
R）を加算した値にXCRの値を加えることによりＸ座標値
を求める。即ち、XCR＝XCR＋BIR＋FPRの計算を実行して
XCRに格納する。ステツプS14で、XCRの値が有効エリア
からはみ出さないか（XCR≦WDR）をみる。
アや文字間隔、行ピツチ等をレジスタに記憶し、ステツ
プS11で表示開始位置のＹ座標値（Y0）をレジスタのYCR
に、ステツプS12で表示開始位置のＸ座標値（X0）をレ
ジスタのXCRに格納する。ステツプS13ではデイスプレイ
103に表示する文字データを入力し、その文字データを
基に有効文字幅（BIR）を求める。この有効文字幅は、
例えばフオントメモリ110に文字コードに対応して格納
されていても良い。そして、このBIRに文字ピツチ（FP
R）を加算した値にXCRの値を加えることによりＸ座標値
を求める。即ち、XCR＝XCR＋BIR＋FPRの計算を実行して
XCRに格納する。ステツプS14で、XCRの値が有効エリア
からはみ出さないか（XCR≦WDR）をみる。
ステツプS14でＸ座標（XCR）が有効エリア内かどうか
を調べ、エリア内でなければステツプS15に進み、YCRに
行ピツチ（LSR）を加えてＹ座標値（YCR）を更新し、ス
テツプS16でYCRの値が有効エリア内にあるかどうかをみ
る。Ｙ座標値が有効エリア内にあればステツプS17に進
むが、有効エリア内になければこれ以上表示ができない
ものとして表示処理を終了する。
を調べ、エリア内でなければステツプS15に進み、YCRに
行ピツチ（LSR）を加えてＹ座標値（YCR）を更新し、ス
テツプS16でYCRの値が有効エリア内にあるかどうかをみ
る。Ｙ座標値が有効エリア内にあればステツプS17に進
むが、有効エリア内になければこれ以上表示ができない
ものとして表示処理を終了する。
ステツプS17ではＸ座標値（XCR）とＹ座標値（YCR）
とを基に表示メモリ102のパターンデータを格納するア
ドレスを算出する。ステツプS18で必要に応じてパター
ンデータのシフト等を実行して表示メモリ102に格納す
る。
とを基に表示メモリ102のパターンデータを格納するア
ドレスを算出する。ステツプS18で必要に応じてパター
ンデータのシフト等を実行して表示メモリ102に格納す
る。
［表示メモリのアドレス及びデータのシフト量の求め方
の説明（第４図〜第６図）］ 第５図は第４図のＸ、Ｙ座標算出及びステツプS17の
処理をハードウエアで行うときの回路構成を示すブロツ
ク図である。
の説明（第４図〜第６図）］ 第５図は第４図のＸ、Ｙ座標算出及びステツプS17の
処理をハードウエアで行うときの回路構成を示すブロツ
ク図である。
50、51はそれぞれ初期座標（X0,Y0）を一時記憶する
ラツチ回路、54、55は共に最初はＢ入力を選択し、２回
目以降はＡ入力を選択するセレクタ、52、53はそれぞれ
現時点のＸ座標値（XCR）、Ｙ座標値（YCR）を格納する
ラツチ回路である。57は次の文字の座標位置を計算する
加算器で、XCRにBIRとFPRを加算し、その結果をセレク
タ54に出力している。同様に、56はYCRのＹ座標値と行
ピツチLSRとを加算する加算器で、この加算器56の出力
は第４図のステツプS15に相当する処理のときのみセレ
クタ55を通してラツチ回路53に格納される。
ラツチ回路、54、55は共に最初はＢ入力を選択し、２回
目以降はＡ入力を選択するセレクタ、52、53はそれぞれ
現時点のＸ座標値（XCR）、Ｙ座標値（YCR）を格納する
ラツチ回路である。57は次の文字の座標位置を計算する
加算器で、XCRにBIRとFPRを加算し、その結果をセレク
タ54に出力している。同様に、56はYCRのＹ座標値と行
ピツチLSRとを加算する加算器で、この加算器56の出力
は第４図のステツプS15に相当する処理のときのみセレ
クタ55を通してラツチ回路53に格納される。
58はＸ座標値とＹ座標値を入力して、表示メモリ102
の格納アドレスを算出するアドレス変換器である。59は
アドレス変換器58から出力される表示メモリのアドレス
データ、60は表示データのシフト数を示すシフトビツト
である。61は文字パターンの有効表示幅を示すデータ
で、このBIRは各文字毎に更新される。
の格納アドレスを算出するアドレス変換器である。59は
アドレス変換器58から出力される表示メモリのアドレス
データ、60は表示データのシフト数を示すシフトビツト
である。61は文字パターンの有効表示幅を示すデータ
で、このBIRは各文字毎に更新される。
このアドレスデータ59とシフトビツト60の構成を第6A
図に示す。
図に示す。
ここでＹ座標65は、YCRの値をそのまま２進数で示し
たもので、Ｘ座標66はXCRの値をそのまま２進数で示し
たものである。いま、Ｘ座標はバイト単位でアドレスさ
れるものとしているため、Ｘ座標を“8"で割つた値が表
示データをシフトしなければならない値である。従つ
て、表示メモリ102の格納アドレス59はＸ座標値の“A0
〜A4"とＹ座標値の“A5〜A12"より、第6A図で示された
ように得られ、Ｘ座標の下３ビツトがシフトビツト60と
なる。
たもので、Ｘ座標66はXCRの値をそのまま２進数で示し
たものである。いま、Ｘ座標はバイト単位でアドレスさ
れるものとしているため、Ｘ座標を“8"で割つた値が表
示データをシフトしなければならない値である。従つ
て、表示メモリ102の格納アドレス59はＸ座標値の“A0
〜A4"とＹ座標値の“A5〜A12"より、第6A図で示された
ように得られ、Ｘ座標の下３ビツトがシフトビツト60と
なる。
第6B図はシフトビツトと文字データのシフト数及び書
き込みマスクビツトの位置を示したものである。
き込みマスクビツトの位置を示したものである。
以上の様にして複雑な座標演算をハードウエアで行う
ことにより、表示メモリ102の格納アドレスや、格納す
るデータのシフト量を求める処理時間を大幅に短縮する
ことができる。
ことにより、表示メモリ102の格納アドレスや、格納す
るデータのシフト量を求める処理時間を大幅に短縮する
ことができる。
第７図は文字「Ｋ」のパターンデータを表示メモリに
３ビツト右にシフトした状態で書き込む場合を示してい
る。
３ビツト右にシフトした状態で書き込む場合を示してい
る。
ここでは、XCRでアドレスされた表示されるＸ座標値
（X1）は70で示された点を指している。71は表示メモリ
102の１バイトを示しているため、この座標値（X1）を
８で割つた余り“3"が表示データのシフト量となる。
（X1）は70で示された点を指している。71は表示メモリ
102の１バイトを示しているため、この座標値（X1）を
８で割つた余り“3"が表示データのシフト量となる。
なお、ソフト処理で71で示されたアドレスに文字
「Ｋ」のシフトしたパターンデータを格納するときは、
一旦表示メモリ102のアドレス71のデータを読出してか
ら、シフトされた文字データとの論理和を取つた後に元
のアドレスに書き込まなければならない。
「Ｋ」のシフトしたパターンデータを格納するときは、
一旦表示メモリ102のアドレス71のデータを読出してか
ら、シフトされた文字データとの論理和を取つた後に元
のアドレスに書き込まなければならない。
しかし、この実施例では表示メモリ102にデユアルポ
ートメモリを用い、ライトパービツト機能（ビツト単位
に書込みや読出しを行う機能）により、表示メモリ102
の任意のビツトをマスクして書き込むことができる。つ
まり、一度表示メモリ102の内容を読み出す必要がな
く、シフト操作された文字データの必要なビツトだけを
書き込むことができる。
ートメモリを用い、ライトパービツト機能（ビツト単位
に書込みや読出しを行う機能）により、表示メモリ102
の任意のビツトをマスクして書き込むことができる。つ
まり、一度表示メモリ102の内容を読み出す必要がな
く、シフト操作された文字データの必要なビツトだけを
書き込むことができる。
［表示メモリへのデータ書込み及び読出しの説明（第１
図、第８図、第９図）］ 第８図は第４図のステツプS18に相当するMPU100から
表示メモリ102への表示データの書き込みを行う場合の
回路で、シフトビツト60によりデータシフトとメモリへ
の書込みを高速に行うことができる。
図、第８図、第９図）］ 第８図は第４図のステツプS18に相当するMPU100から
表示メモリ102への表示データの書き込みを行う場合の
回路で、シフトビツト60によりデータシフトとメモリへ
の書込みを高速に行うことができる。
80は表示制御部101よりのデータバスに接続され、MPU
よりの書込み信号81（WRDT）により表示データをラツチ
するラツチ回路である。82〜89はマルチプレクサで、３
ビツトのシフトビツト60を入力し、対応するビツトデー
タを出力している。従つて、いまシフトビツト60が“3"
のときは、各マルチプレクサは入力端子３に入力された
データを選択して出力するため、表示メモリ102に出力
される表示データは、VD0〜VD7は“D3,D4,D5,D6,D7,D0,
D1,D2"となり、データバスD0〜D7が３ビツト右方向にロ
ーテイトされた値になる。
よりの書込み信号81（WRDT）により表示データをラツチ
するラツチ回路である。82〜89はマルチプレクサで、３
ビツトのシフトビツト60を入力し、対応するビツトデー
タを出力している。従つて、いまシフトビツト60が“3"
のときは、各マルチプレクサは入力端子３に入力された
データを選択して出力するため、表示メモリ102に出力
される表示データは、VD0〜VD7は“D3,D4,D5,D6,D7,D0,
D1,D2"となり、データバスD0〜D7が３ビツト右方向にロ
ーテイトされた値になる。
又、第９図は表示メモリ102からデータを読み出す回
路を示すブロツク図で、第８図の同様に８ビツトのマル
チプレクサ82〜89をシフトビツト60で切り換えることに
より、高速にデータシフトを行つて読出すことができ
る。
路を示すブロツク図で、第８図の同様に８ビツトのマル
チプレクサ82〜89をシフトビツト60で切り換えることに
より、高速にデータシフトを行つて読出すことができ
る。
ここでラツチ回路91と92は２つの連続したメモリをラ
ツチするラツチ回路であり、文字パターンデータが表示
メモリ102の２つの番地にまたがつている可能性がある
ため、１回の読出し時に、表示メモリを２回読出す必要
がある。
ツチするラツチ回路であり、文字パターンデータが表示
メモリ102の２つの番地にまたがつている可能性がある
ため、１回の読出し時に、表示メモリを２回読出す必要
がある。
いま、シフトビツト60の値が“3"の場合を第6B図を参
照して説明する。
照して説明する。
マルチプレクサ82〜89は第８図のマルチプレクサと同
じ信号で示したように、シフトビツト60が“3"のときは
入力端子３を選択して出力する。RDDT1は表示メモリ102
のｎ番地のデータを読出してラツチ回路91にラツチする
ラツチ信号、RDDT2は表示メモリ102の（Ｎ＋１）番地の
データを読出してラツチ回路92にラツチするラツチ信号
である。これら、ラツチ信号93、94は、表示メモリ102
のアドレスデータ59の出力に同期して、MPUの制御の基
に出力される。
じ信号で示したように、シフトビツト60が“3"のときは
入力端子３を選択して出力する。RDDT1は表示メモリ102
のｎ番地のデータを読出してラツチ回路91にラツチする
ラツチ信号、RDDT2は表示メモリ102の（Ｎ＋１）番地の
データを読出してラツチ回路92にラツチするラツチ信号
である。これら、ラツチ信号93、94は、表示メモリ102
のアドレスデータ59の出力に同期して、MPUの制御の基
に出力される。
従つて、D0〜D2には表示メモリ102の（ｎ＋１）番地
の“VD5〜VD7"が出力され、D3〜D7にはｎ番地の“VD0〜
VD4"が出力される。これは第6B図における、シフトビツ
トが“3"のときのデータ95に相当している。
の“VD5〜VD7"が出力され、D3〜D7にはｎ番地の“VD0〜
VD4"が出力される。これは第6B図における、シフトビツ
トが“3"のときのデータ95に相当している。
以上の説明したように、座標位置を基に表示メモリの
アドレスを算出して表示データを書込むことにより、文
字データの文字ピツチが一定でない場合にも簡単に格納
アドレスを算出できる。
アドレスを算出して表示データを書込むことにより、文
字データの文字ピツチが一定でない場合にも簡単に格納
アドレスを算出できる。
またこの実施例によれば、文書データを表示する際
に、表示開始位置や文字ピツチ、行ピツチ等のフオーマ
ツトデータを設定することによつて、文字コードに対応
したフオントデータを読出して書き込むだけで、順次表
示メモリに格納することができる。
に、表示開始位置や文字ピツチ、行ピツチ等のフオーマ
ツトデータを設定することによつて、文字コードに対応
したフオントデータを読出して書き込むだけで、順次表
示メモリに格納することができる。
また、表示メモリにデユアルポートメモリを用いるこ
とにより、表示メモリのリードモデイフアイが不要にな
ると共に、表示データの書込み及び読出し時におけるシ
フト操作をマルチプレクサを用いて実行できるため、高
速に処理することができる。
とにより、表示メモリのリードモデイフアイが不要にな
ると共に、表示データの書込み及び読出し時におけるシ
フト操作をマルチプレクサを用いて実行できるため、高
速に処理することができる。
尚、この実施例では表示画面が単一の場合で説明した
がこれに限定されるものでなく、設定データを各画面毎
に行うようにすることにより、１つの表示画面に複数の
表示画面を表示する、いわゆるウインドウ表示が行え
る。例えば、初期座標位置をウインドウ画面の左上部位
置に、有効表示エリアをウインドウ画面の表示エリアサ
イズとし、次の表示ウインドウの初期座標位置を設定し
ていくことにより、順次画面を重ねて表示していくこと
ができる。
がこれに限定されるものでなく、設定データを各画面毎
に行うようにすることにより、１つの表示画面に複数の
表示画面を表示する、いわゆるウインドウ表示が行え
る。例えば、初期座標位置をウインドウ画面の左上部位
置に、有効表示エリアをウインドウ画面の表示エリアサ
イズとし、次の表示ウインドウの初期座標位置を設定し
ていくことにより、順次画面を重ねて表示していくこと
ができる。
［発明の効果］ 以上説明したように本発明によれば、文字データに対
応する文字パターンのビットシフトを複数のマルチプレ
クサを用いることによって行うことにより、フォーマッ
ト情報に応じた文字パターンを高速にビットマップメモ
リに展開して表示できるという効果がある。
応する文字パターンのビットシフトを複数のマルチプレ
クサを用いることによって行うことにより、フォーマッ
ト情報に応じた文字パターンを高速にビットマップメモ
リに展開して表示できるという効果がある。
第１図は実施例の表示制御部と制御部、デイスプレイ及
び表示メモリとの接続を示す図、 第２図は表示フオーマツトデータ例を示す図、 第３図は制御部における表示指示処理動作を示すフロー
チヤート、 第４図は実施例の表示制御部における表示処理を示すフ
ローチヤート、 第５図は表示座標値及び表示メモリのアドレスを算出す
る回路ブロツク図、 第6A図はＸ、Ｙ座標値と表示メモリのアドレス及びシフ
トビツトとの関係を示す図、 第6B図は表示メモリの表示データとシフトビツトとの関
係を示す図、 第７図は書込みマスクを用いた文字「Ｋ」のパターンデ
ータの書き込み例を示す図、 第８図は表示メモリへのデータ書き込み時のビツトシフ
ト回路例を示す図、 第９図は表示メモリよりのデータ読み出し時のビツトシ
フト回路例を示す図、 第10図は表示メモリのデータ及びアドレス構成を示す
図、 第11図はプロポーシヨナル表示時における表示データ例
を示す図、そして 第12図は従来の表示データの作成処理を説明するための
図である。 図中、50〜53……ラツチ回路、54、55……セレクタ、5
6、57……加算器、58……アドレス変換器、59……アド
レスデータ、60……シフトビツト、80、91、92……ラツ
チ回路、82〜89……マルチプレクサ、100……MPU、101
……表示制御部、102……表示メモリ、103……デイスプ
レイ、110……フオントメモリである。
び表示メモリとの接続を示す図、 第２図は表示フオーマツトデータ例を示す図、 第３図は制御部における表示指示処理動作を示すフロー
チヤート、 第４図は実施例の表示制御部における表示処理を示すフ
ローチヤート、 第５図は表示座標値及び表示メモリのアドレスを算出す
る回路ブロツク図、 第6A図はＸ、Ｙ座標値と表示メモリのアドレス及びシフ
トビツトとの関係を示す図、 第6B図は表示メモリの表示データとシフトビツトとの関
係を示す図、 第７図は書込みマスクを用いた文字「Ｋ」のパターンデ
ータの書き込み例を示す図、 第８図は表示メモリへのデータ書き込み時のビツトシフ
ト回路例を示す図、 第９図は表示メモリよりのデータ読み出し時のビツトシ
フト回路例を示す図、 第10図は表示メモリのデータ及びアドレス構成を示す
図、 第11図はプロポーシヨナル表示時における表示データ例
を示す図、そして 第12図は従来の表示データの作成処理を説明するための
図である。 図中、50〜53……ラツチ回路、54、55……セレクタ、5
6、57……加算器、58……アドレス変換器、59……アド
レスデータ、60……シフトビツト、80、91、92……ラツ
チ回路、82〜89……マルチプレクサ、100……MPU、101
……表示制御部、102……表示メモリ、103……デイスプ
レイ、110……フオントメモリである。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) B41J 2/485 B41J 5/30 B41J 21/00 G06F 3/153 310 G09G 5/36 530
Claims (2)
- 【請求項１】文字データと前記文字データを表示するた
めのフォーマット情報とを入力する入力手段と、 前記入力手段により入力される文字データ及びフォーマ
ット情報に基づいて、前記文字データに対応する複数の
ビットにより構成される文字パターンを記憶するための
ビットマップメモリにおける前記文字パターンの格納ア
ドレスと、前記格納アドレスに前記文字パターンを格納
するためのビット位置に応じたシフト量とを算出する算
出手段と、 前記文字データに応じて対応する文字パターンをフォン
トメモリより読み出す読み出し手段と、 前記読み出し手段により読み出された前記文字パターン
の前記格納アドレスに該当するビットを複数のマルチプ
レクサに入力し、前記算出手段により算出された前記シ
フト量に応じて前記複数のマルチプレクサによりビット
を選択して出力するビットシフト手段と、 前記ビットシフト手段より出力された前記ビットを前記
算出手段により算出された前記ビットマップメモリの前
記格納アドレスに書き込む書き込み手段と、 前記ビットマップメモリに格納された文字パターンを表
示画面上に表示する表示制御手段と、 を有することを特徴とする表示制御装置。 - 【請求項２】前記算出手段は、前記入力手段により入力
される文字データの文字幅に基づいて、前記文字データ
に対応する文字パターンの格納アドレスに対するシフト
量を算出することを特徴とする請求項１に記載の表示制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196162A JP2817848B2 (ja) | 1988-08-08 | 1988-08-08 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196162A JP2817848B2 (ja) | 1988-08-08 | 1988-08-08 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0247074A JPH0247074A (ja) | 1990-02-16 |
| JP2817848B2 true JP2817848B2 (ja) | 1998-10-30 |
Family
ID=16353240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63196162A Expired - Lifetime JP2817848B2 (ja) | 1988-08-08 | 1988-08-08 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817848B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125485A (ja) * | 1982-12-29 | 1984-07-19 | Ricoh Co Ltd | プリンタ装置のペ−ジ・メモリ |
| JPS59181387A (ja) * | 1983-03-31 | 1984-10-15 | 株式会社リコー | 図形発生装置 |
| JPS60244995A (ja) * | 1984-05-21 | 1985-12-04 | 富士通株式会社 | シフト回路 |
| JPS6313551A (ja) * | 1986-07-04 | 1988-01-20 | Hitachi Ltd | プリンタの受信制御装置 |
-
1988
- 1988-08-08 JP JP63196162A patent/JP2817848B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0247074A (ja) | 1990-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4622546A (en) | Apparatus and method for displaying characters in a bit mapped graphics system | |
| JPH0126072B2 (ja) | ||
| JPS61159686A (ja) | 画像表示装置 | |
| JP2797435B2 (ja) | 表示コントローラ | |
| JPH0640259B2 (ja) | デ−タ処理装置 | |
| JP2817848B2 (ja) | 表示制御装置 | |
| US4868553A (en) | Raster operation device | |
| JP3313527B2 (ja) | グラフィックスコントローラおよびピクセルデータ転送システム | |
| JPS6330633B2 (ja) | ||
| GB2110857A (en) | Dot matrix display | |
| JP2846357B2 (ja) | フォントメモリ装置 | |
| JP3085299B2 (ja) | 情報処理システム | |
| JPH0345835B2 (ja) | ||
| JP3074378B2 (ja) | 表示制御方法及び装置 | |
| JP2787487B2 (ja) | コンピュータシステムに表示され且つ操作される線分の位置を決定する回路 | |
| JPS59177594A (ja) | デイスプレイ・メモリ制御方式 | |
| JP2587415B2 (ja) | メモリバンクの選択が可変なデ−タ処理システム | |
| JPH08115072A (ja) | ドット表示装置 | |
| JPS60176092A (ja) | 表示装置 | |
| JPH0546152A (ja) | 文字パターン拡大方法及び装置 | |
| JPS61283968A (ja) | 画像デ−タ処理装置 | |
| JPS60260988A (ja) | グラフイツク表示装置 | |
| JPH0346823B2 (ja) | ||
| JPS63221386A (ja) | Ｃｒｔ表示方式 | |
| JPH0764537A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |