JPS59125485A

JPS59125485A - プリンタ装置のペ−ジ・メモリ

Info

Publication number: JPS59125485A
Application number: JP57234339A
Authority: JP
Inventors: Yoshio Maniwa; 芳夫馬庭
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1982-12-29
Filing date: 1982-12-29
Publication date: 1984-07-19
Also published as: DE3347482A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、プリンタ装置のページ・メモリに関し、特に
ラスタ・スキャン型ブヮッタを使用したページ・プリン
タの印刷制御装置における高速動作が可能なページ・メ
モリに関するものである。

従来技術上位装置からプリンタに転送されてくる印字文字コード
とフォーマット制御コードは、印刷制御装置のプロセッ
サに受は取られ、そのフォーマット制御コードにもとづ
いて文字コードがページ・メモリ上に格納される。次に
、ＤＭＡ制御回路が、プリンタの主走査クロックおよび
副走査りｐツクによりページ・メモリから文字コードを
読み出し、そのコードをアドレスとしてパターン・メモ
リをアクセスする。

この場合、従来のページ・メモリの制御方法は、レーザ
・プリンタの印刷制御装置において、ページ・メモリを
複数個のバンクに分割し、ページ・メモリの全面を消去
する際には、プロセッサ（ＣＰＴＪ）により各バンクを
指定して、１バンクずつ“０”データを書き込んでいる
。いま、プロセッサには６ビツトのものを使用し、ペー
ジ・メモリの１バンクを４８にバイトとして、１ページ
を３バンクで構成した場合、ページ・メモリの内容を消
去するための時間は、４８　Ｘ　１０３Ｘ　］、０−５Ｘ　３キ１．４４（秒
〕となり、かなりの時間を要している。

いま、ページ・プリンタの印刷速度を１２ＰＰＭとする
と、１ページ当りの印刷時間は５秒となり、２ペ一ジ分
のページ・メモリヲ吏用している場合、従来のページ・
メモリの消去方法を用いると、約５．５秒の時間がかか
り、この時間だけでは外部袋＠（ホスト・マシン）から
データを転送する時間しかないため、時間が不十分であ
る。

目　　　　　的本発明の目的は、このような従来の欠点を改善するため
、複数個のバンクに書かれた内容を１度に消失して、消
去時間を短縮し、外部袋Ｗｔからデ−タを転送する有効
時間を大きくして、プリンタの印刷速度を向上させるこ
とが可能なプリンタ装置のページ・メモリを提供するこ
とにある。

構　　　成以下、本発明の構成を、実施例により説明する０第１図
は、本発明が適用されるプリンタ制御装置の全体ブロッ
ク図である。

外部装置（ホスト・マシン）２とは、プリンタ制御装置
１の外部接続インタフェース部１］−と物理的に結合さ
れている。外部装置２はプリンタ制御装置１に対して文
字コード（例えば、米国ＡｓＣＴｌコードまたはＪＩＳ
コード）および制御コードを伝送するので、プリンタ制
御装置ｌは制御フードにもとづき、印字すべき文字コー
ドをプリンタ制御装置１内に記憶されたパターン情報に
変換して、プロッタ（レーザ・プロッタ）３にイメージ
情報として送出し、印字を行う。プリンタ制８　装置１
１は、ＣＰＵ　（ワーク・メモリ１３、プログラム・メ
モリ１４を含む）１２と、文字コードに対応するイメー
ジ・パ゛ターンを記憶する７オント・メモリ２０と、プ
リンタの１画面記憶分に対応するページ・メモリ　（ペ
ージ・）（ツ７ア・メモリ）１７等を有しており、ＣＰ
Ｕ１２は制御コードにもとづき文字コードをページ・メ
モリ１７に編集して記憶させる。１ペ一ジ分の格納が終
了し−た時点で、ページ・メモリ１７は、データ／アド
レス・マルチブレクラ゛１６を介してＣＰＵ１２の制御
を離れ、Ｊ）　Ｍ　Ａ　（］）ｉｒｅｃｔ　Ｍｅｍｏｒ
ｙ　Ａｃａｅｓｅ　）の制御下に移る。ＤＭＡ制御部１
８は、プロッタ３の主走査クロック（ＤＡＴＡ　ＣＬＯ
ＣＫ）および副走査り四ツク（ＬＩＮＥ　５ＹＮＣ）で
ページ・メモリ１７のアドレスを発生させ、ページ・メ
モリ１．７から読み出されたデータ（文字セし−りｌ・
、フォント指定等）とＤ　Ｍ　Ａ制御部１８から発生さ
れたフォント・メモリ・アト１／スとによってフォント
・メモリ２０をアクセスし、文字コードに対応するドツ
ト・イメージ・パターン・データを得る。イメージ・パ
ターン・データは、シフト・レジスタ１９によりパラレ
ル／シリアル変換されて、シリアル画（ｇ号となり、主
走査クロックに同期してプロッタ３に送出され、ページ
単位で印刷される。

なお、プロッタ接続インタフェース部１５は、プロッタ
３のエラー情報、祇サイズ情報を送ったり、起動停止を
制御する役目を持つ。また、１主走査の有効時間は、プ
ロッタ３から入力されるＬＩＮＥ　ＧＡＴＥ信号、１ペ
ージの有効時間は同じくＦ　Ｒ，Ａ　？ｖｆ　Ｅ　　Ｇ
Ａ　Ｔ　Ｆ：信号で定められる。ＤＭＡ制御＆（Ｓ　］
、　８　、ページ・メモリ１７、フォント・メモリ２０
およびパラレル、′シリアル変換部１Ω七ｔ１文字発生
部分２１に含まれる。。

なお、ページ・、パモリ１７番、１．１ペ一ジ分に限定
する必要はへ＜、複数ページ（例えば、２ペ一ジ分）ま
）つてもよく、一方を外部装置２からの入力に使用し、
（ｌル方６′：ブロソタ５−・の出力に使用して、交互
にこれらを用いることにより印刷速度を向上させること
ができる。また、■）ＭＡにより、１ペ一ジ分のデータ
を所定の回数（プリント枚数）出力した後、ページ・メ
モリ１７をずぺて消去して、次のデータの入力に備える
。

笑２図は、第］し１に示すフォント・メモリの構成を示
す図であＺ）。

いま、プロッタ３の画素密度を３００Ｘ３００ドツト／
インチとして説明する。一般に使用されている英文の文
字サイズは１／ｌ　Ｏ〃文字、ｌ／１２“　文字Ｘ１／
１５“文字（「“」はインチ）および各文字により文字
幅の異なるプロポーショナル・スペース文字（Ｐ、　＆
、文字）があるっ各文字サイズにおけるドツト・マトリ
クスのサイズを仮に次のように定める、１／１０’文字　→　３０ドツト×４８ドツト１／１２
“文字　→　２５ドツト×４８ドツト１／１５“文字　
→　２０ドツトＸ４８　　ドツトＰ、　Ｓ、文字　→　
４０Ｘ４８，３５Ｘ４−８，３０Ｘ４８゜２５　Ｘ　４
８　、２０　Ｘ　４８　、１５　Ｘ　４８（ドツト）の
６種第２図（ａ）には、４０×４８ドツトの文字マトリクス
の例１Ｍ」を示しており、各文字幅の最小公倍数である
５ドツかを１ユニツトと定義する。１ユニツトは５ドツ
トであり、プロッタ３のドツト密度が３００ドツト／イ
ンチであるため、１ユニツトは実寸法では、５／３００
−１／６０’となる。１文字の最大マトリクスを４０Ｘ
４８ドツトとし、これより小さい幅の文字は左詰めにし
て、マトリクスを構成する。文字の高さ方向は４８ドツ
トで構成され、８ドツトを１ブロツクと定怜して、全体
を６ブロツクで構成する。そして１，１ユニツト、１ブ
ロツク　（５Ｘ８ドツト）を小マトリクスと呼ぶことに
する。

文字を印字する際に、縦方向（Ｐｏｒｔｒａｉ、ｔ　３
に出力するか、横方向（１ａｎｄｓｃａｐｅ　）に出力
するかで、マトリクスの読み出し方向が異なり、その状
態をフォント・メモリ２０の走査方向として、第２図（
Ｃ）に示す（上が縦方向、下が横方向）。

いま、７オント・メモリ２ｏに８ビツト（１バイト）単
位でアクセスできるＲＯＭを使用するものとする。第２
１ｆｆｌ（ｂ）に示すように　１ユニツト・１ブロツク
　（５×８ドツト）を、５個のＲＯ？ｖｆに分割格納し
、５個のＲ，ＯＭを同時にアクセスして、１ユニツト・
］、ブブロクの小マトリクスの全データ（４０ビツト）
を］１度で読み出し、小７トリクス内で縦方向／横方向
の！１４要ビットを選択する。

すなわち、１ユニツト・］ブブロクは５個のｒｊＯＭ（
チップ１〜５）の各々バイト（ＢＩＴ７〜Ｏ）に該当す
る。したがって、１文字は４８バイト（実質６４バイト
）×５チップー２４０バイト（実質３２０バイト）とな
る。不要ピントは、未使用とする。

したがって、印刷時に、縦方向（ｐｏｒｔｒａｌ、ｔ　
）の場合には、ユニット方向に５ドツトずつ読み出し、
横方向（工、ａｎｄｓｃａｐｏ　）の当合には、ブロッ
ク方向に８ドツトずつ読み出して出力する。使用する１
（０、Ｒ４を、６４にビットＸ　５　ｉｆ＆とすると、
全体に格納できる文字数は１２δ文字となる。

第３図は、本発明の実施例を示すページ・メモリの構成
図である。

第３因において、１７はページ・メモＩＪ、２１はアド
レス・セレクタ１．２２はデータ・セレクタ、２３はバ
ンク・セレクト・レジスタである。

ページ・メモリ１７の構成は、例えば３パンク構成とし
、ｌバンクの容量は４８　Ｋバイトとする。

ＣＰＵ１２は、１バイトずつリード／ライトするので、
外部装置２から転送されたデータは、バンク、セレクト
・レジスタ２３にアクセスするバンクを指定して実施す
る。プリンタ制御装置１は、外部装置２から転送される
文字コードをページ・メモリ１７内に書き込んでいき、
１ペ一ジ分のデータの格納が終了した時点で、アドレス
・セレクタ２１によりＤＭＡアドレス・バスに切り換え
てＤＭ　Ａ　動作でページ・メモリ１７内のデータを読
み出す。１ペ一ジ分の印刷が終了すると、ページ・メモ
リ１７は再びＣＰＵ１２の制御下に戻り、使用ずみのデ
ータを消去するため、バンク・セレクト・レジスタ２３
のＢＡＬＬ　　を指定することにより、第１．第２．第
３バンクを同時にアクセス可能にして、“０”データを
書き込みページ・メモリ１７の全面消去を行う。消去後
は、次に印刷すべき７オントからの文字コードを書き込
む。

アドレス・セレクタ２１は、ＤＭＡ時のアドレス・バス
とＣＰＵ１２のアドレス・バスを２者択一するもので、
ＤＭＡ要求線で切り換えられる。

データ・セレクタ２２は、各バンクの入出力データと、
ＣＰＵ１２のデータ・バスを接続するもので、セレクト
信号をバンク・セレクタ２３から与えることにより、両
者が結合され、ＤＩ信号（ＲＥＡＤ　　５ＴＲＯＢＥ）
によりメモリ１７からＣＰＵ１２にデータを出力し、ま
たＤＩ信号がない場合には、ＣＰＵ１２からメモリ１７
をアクセスする前に、あらかじめ指定しておくものであ
る。一般には、ＣＰＵ１２のＩ１０機能を使用してセッ
トする。第３図では、第１バンクの場合には、バンク・
セレクタ２３のＢ１を、第２バンクの場合には、Ｂ２を
、第３バンクの場合にはＢ３を、さらに全バンク同時の
場合にはＢＡＩ、Ｉ、　　を、それぞれセットする。バ
ンク・セレクタ２３の各Ｂ１〜Ｂ３レジスタは、１３Ａ
ＬＬ　　レジスタと論理和がとられており、各々第１〜
第３バンクを選択するようになっている。

このように５１本発明では、複数個のバンクに同時に“
０”データを書き込み、１度にページ・メモリ１７を消
去して消去時間を短縮し、外部装置２がデータを転送す
る有効時間を大きくして、プリンタ３の印刷速度を向上
させる。

いま、外部装置２からのデータ転送周期が一定である場
合、データ転送可能な時間が大きい程、間接的にプリン
タ３の印刷速度を上げることになる。つまり、プリンタ
３の印刷速度はプリンタ３の機械的な速度ではなく、デ
・−夕転送速度とデータ転送有効時間により決定される
。例えば、１ページが３バンクあるとすれば、メモリ消
失時間はＡの時間（０，４８秒）ですむ。

なお、本発明は、ラスタ・スキャン型ＣＲＴディスプレ
イ装置にも適用可能であり、またラスタ・スキャン型で
必要とされるビット・マツプ・メモリにも適用でき、い
ずれも短時間でページ・メモリ全面を消去する場合に有
効である。

３００Ｘ３００ドツト／インチの解像度で、Ａ４ザイズ
（２１０Ｘ　２９３　ｍｍ　）のビット・マツプ・メモ
リは、約１Ｍバイトとなり、１バイトの消去時間を１０
μｆ３ｅａとすると、約１０秒となって、プリンタのプ
リント速度を十分に生かせないことになる。

第４図は、第３図に示すページ・メモリの１バンクの構
成図である。

ＣＰＵ１２は、外部装Ｍ２から送られてくる文字コード
を制御コードに基づき、ページ・メモリ１７に格納編集
するがｐｏｒｔｒａｉｔ時とＬａｎｄｓｃａｐｅ時では
、格納方法が異なり、その様子を図示してアル。ページ
・メモリ１７は、フォント・メモリ２０と対応する様゛
に１ユニット幅（−１／６０インチ）を１スペ一ス単位
として制御する。

ｐｏｒｔｒａｉｔ　　時には文字方向が主走査方向とな
り、５１２スペ一ス分約８．５インチ（１／６０“×５
１２中８、５”　）行方向が副走査方向となり９６行（
１／６１／ラインフイードで１６インチ）の印字が可能
で最大印字領域を成す。

Ｉ、ａｎｄａｃａｐｅ時には、文字方向が副走査方向と
なり、７６８スペ一ス分約１２，８インチ（：ｔ／６０
〃ｘ７６８−１２．８）、行方向が主走査方向となり、
６４行（１７６″　ラインフィードで１０．６インチ）
の印字が可能で最大印字領域を成す。

１行１スペース分がページ・メモリのアクセス単位とな
り、２６ビツト（１リードとする）構成される。よって
全体では５１２　Ｘ　９６　（−７６８Ｘ　６句−４９
，１５２ワードがページ・メモリのアドレス空間となる
。

第５図（＆）は、ページ・メモリの１ワードのビット構
成図である。１ワードのピッ）Ｗ成は、図示する如く、
印字文字のセレクト（内部コード１２８文字）、文字７
　オントの指定（４フオント）、出カニニットの指定（
δユニツ））、ｆｆｉね文字のセレクト（内部コード１
２８文字）、重ね文字の７オント指定（４フオント）及
びラインフィードの制御情報（ＦＬＵ、ＰＬＤ、１／８
’ＣＦ）　、アンダーラインの制？Ｍｌ　（ＵＬ、ＤＵ
Ｌ）で構成される。

１ワードの構成ビットは、不必要な機能であれば省くこ
とができる。例えば、アンダーライン機能が不要であれ
ば全体は２４ビツトで１ワードとすればよい。

ページ・メモリのアドレス空間は、第５図（ｂ）に示す
ように４８にワードであるので、１６ビツトでアドレス
制御が成される。Ｐｏｒｔｒａｉｔ　　時は、文字方向
に順次読み出されていくので、下位のビットがスペース
アドレス（５１２スペ一ス分）、上位７ビツトが行アド
レス（９６行分）となり、Ｌａｎｄｓａａｐｅ時は行方
向に順次読み出されるので、下位６ビツトが行アドレス
（６４行分）上位１０ビツトがスペースアドレス（７６
８スペース）となる。

第６図に、ページ・メモリへの文字コードの格納例を示
す。ｐｏｒｔｒａｉｔ、４．ａｎｄｓｃａｐｅ　共格納
するアドレス位置が異なるだけで編集方法は同様である
。

図に示す文字は全て５ユニツト（２５ドツト）で構成さ
れる文字であるが、ユニット幅が異なってもスペース幅
が広がるだけで同様に考えることができ、ワードプロセ
ンサー等で重要となる行未揃、プキホ゛−ショナル文字
印字等が１／６０インチ（ユニット単位）の分解能で制
御できる。第６図の第ｍ行は、°“ＡＢＣＤＥ”の文字
が格納されており、“Ｂ″は１／２行上方へ（スーパー
スクリプト）、“ＤＩ＋はｌ／２　行下方へ（サブスク
リプト）ずらして印字する様に編集される。スーパース
クリプトの場合は、現行位置より１行分前の行の同一ス
ペース位置に文字コードと“ＰＬＵ″゛制御フラグをセ
ットし、現行には文字コードと“’ＰＬＤ”制御フラグ
がセントされる。また１１３１ｔ”Ｄ”にはアンダーラ
インを停うので、”ＵＬ”制御フラグをセットし、Ｃ″
にはダブルアンダーラインを伴うので゛ＤＵＬ’制御フ
ラグをセットする。改行間隔（ラインフィード）には一
般的にＶＢ”ラインフィード、　１／６“・ラインフィ
ード、１／４“ラインフィード及びその整数倍で実施さ
れる。ｍ行の場合は１／６“ラインフィードの例である
。第ｍ＋２行の“ＦＧＨｌ、Ｔ”は１／６“ラインフィ
ードの例で各文字の８字（Ｆｏ、　Ｆｌ、　Ｆ２゜Ｆ、
、Ｆ４）は文字フォントパターンのユニット番号であり
、この場合は５ユニツトで１文字が構成されることにな
る。第ｍ＋４行は、１／４〃ラインフイードの場合の例
であり、第ｍ＋２行に対して１１／Ｐ。

行（１，５行）ずれることになるので、“ＰＬＵ”。

“ＰＬＤ”の制御フラグで実施することが可能である。

ｍ　＋５　、　ｍ　＋６　、　ｍ　＋　７　、　ｍ　＋
　’８行は１／８〃ラインフイードの場合の例であり、
１打金体に“ＬＦ”の制御フラグがセントされる。よっ
て改行間隔は行単位で変更することが可能である。

第７図は、文字発生部（ＤＭＡ制御部）のブロック図で
ある。ページ単位で印刷する際の同期信号はプロッター
側からの出力である°“ＤＡＴＡ　ＣＬＯＣＫ”、“Ｌ
ＩＮＥ　　５ＹＮＣ”であり、各々は１主走査内のシリ
アルドツトデータの同期と、１フレーム（ページ）５内
の主走査ライン同期である。この他に“ＬＩＮＥ　　Ｇ
ＡＴＥ”、“ＦＲＡＭＥ　　ＧＡＴＥ”があり、前者は
１主走査の有効時間（ドツト数）で後者は１７レーム（
ページ）の有効時間（ライン数）を示すものである。全
てのＤＭＡ動作（文字発生）は、この４つの信号で制御
され、“ＤＡＴＡ　ＣＬＯＣＫ″に同期してシリアルド
ツトデータが文字発生部２１から出力される。尚、タイ
ミング制御回路２４では、“ＬＩＮＥ　　ＲＥＳＥＴ−
“ＦＲＡＭＥ　　ＲＥＳＥＴ”信号が生成され、前者は
、”ＬＩＮＥ　　５ＹＮＣ”と等価であり、ｌ主走査線
毎にドツトカウンタをクリアー（初期状態）にする状態
゛を有し、後者は“ＦＲＡＭＥＧＡＴＥ”　の前縁で生
成され、ラインカウンタをクリアー（初期状態）とする
機能を有する。またタイミング制御回路では、Ｐｏｒｔ
ｒａｉｔ／Ｌａｎｄｓｃａｐｅ時には各々、ＤＡＴＡ　
　ＣＬＯＣＫ”と’ＬＩＮＥ　５ＹＮＣ″。

“ＬＩＮＥ　　ＧＡＴＥ″と“ＦＲＡＭＥ　　ＧＡＴＥ
″、”ＬＩＮＥＲＥＳＥＴ”と“ＦＲＡＭＥ　　ＲＥＳ
ＥＴ’”の信号が入れ替わる。ＤＭＡカウンタ１８はペ
ージ・メモリ１７．７オント・メモリ２０のアドレスを
発生させるもので、スペース方向（文字方向）のカウン
タ４０と行方向のカウンタ４１がある。ｐｏｒｔｒａｉ
ｔ　時には、スペース方向カウンタ４０は、”ＤＡＴＡ
　ＣＬＯＣＫ”“ＬＩＮＥ　　ＧＡＴＥ’″、”ＬＩＮ
Ｅ　　ＲＥＳＥＴ”で制御され、主走査方向のカウンタ
ーとなり、行方向カウンタ４１はＬＩＮＥ　　５ＹＮＣ
”、“ＦＲＡＭＥ　　ＧＡＴＥ″。

“ＦＲＡＭＥ　ＲＥＳＥＴ”で制御され、副走査方向の
カウンターとなる。Ｌａｎａｓｃａｐθ詩には、信号線
がそっくり入れ替り、スペース方向カウンタ４０は副走
査のカウンタとなり、行方向カウンタ４１け主走査方向
のカウンタとなる。

スペース方向カウンタ４０からは、ページ・メモリ１７
のスペース・アドレスと７オント・メモリ２０のＣＨＩ
Ｐセレクト信号が生成され、行方向カウンタ４１からは
、ページ・メモリ１７の行アドレスと、７オント・メモ
リ２０のＢＩＴセレクト信号及びプ四ツクセレクト信号
が生成される。

スペース・アドレスと行アドレスは、ページ・メモリ・
アドレス・セレクタ２１で第５図のページ・メモリ・ア
ドレス構成で示す如＜　、ｐｏｒｔｒａｉｔ／、Ｌａｎ
ｄｓｏａｐｅ時に切換えられる。ＣＨＩＰセレクト信号
とＢＩＴセレクト信号は第２図に示す１ユニツト・１ブ
ロツクの小マトリクス内で、ＢＩＴｍの５ドツトずつか
ＣＨＩＰ毎の８ドツトずつかを選択するための信号で、
ｐｏｒｔｒａｉｔ　　の場合は、５ドツトずつ１．Ｉ、
ａｎｄｓａａｐｅの場合は８ドツトずつを選択する。ペ
ージ・メモリ１７がら読み出されたデータは、文字セレ
クト信号、重ね文字セレクト信号、ユニットセレクト信
号、文字７オント指定信号、重ね文字フォント指定信号
が、７オント・メモリ２０のアドレスとして与えられ、
行制御信号（ＦＬＵ、ＰＬＤ、１／イＬＦ）は、行方向
アドレス制御部４１に与えられ、アンダーライン指定信
号（ＵＬ、ＤＵＬ）がアンダーライン合成回路５０に与
えられる。フォント・メモリ１７から読み出されたデー
タは、アンダーライン合成回路５ｏで、指定があればア
ンダーライントッドが指定位置に応じて付加される。ア
ンダーライン合成回路５０からの出力データはシフトレ
ジスタ１９に並列入力され、シフトレジスタロード信号
にてセットされてＤＡＴＡ　　ＣＬＯＣＫ″にて、シリ
アルデータに変換され、プロッターに出力される。シフ
トレジスタロード信号は、ＤＭＡカウンタ制御部１８で
生成され、ｐｏｒｔｒａｉｔ　時には５ドツト周期で、
Ｊ、ａ−ｎ＋ｉｓｃ＆ｐｅ時には８ドツト同期でシフト
レジスタに与えられる。

第８図に、ＤＭＡカウンタ制御部の詳細ブロック図を示
す。スペース方向アドレスカウンタ４０は、ドツト／ラ
インカウンタ（ｐｏｒｔｒａｉｔ　　Ｒはドツトカウン
タ、Ｌａｎａｓａａｐｅ時はラインカウンタとなる）３
８とスペースカウンタ３９から成り、５進カウンタであ
る。よって５クロツク毎にキャリーアウト信号（す１）
が生成され、これはスペースカウンタ３９を計数アップ
していくと共に、ｐｏｒｔｒａｉｔ　　時のシフトレジ
スタロード信号となる。

行方向アドレスカウンタ４１は、ライン／ドツトカウン
タ　（ｐｏｒｔｒａｉｔ　　時はラインカウンタ、Ｊ、
ａｎｄｓ　ｃ　ａ、ｐ　ｅ時はドツトカウンタ）２５と
、ブロックカウンタ２６が各々正副の２組あり、更に行
カウンタ３４から成る。ライン／ドツトカウンタ２５、
ライン／ドツトサブカウンタ２７は通常は８進カウンタ
（特別な場合として、Ｌａｎｄｓｃａｐθ時のＶ８“ラ
インフィード指定時の第Ｏブロックを読み出す時のみ６
進カウンタとなる）として機能し、８クロツク毎に各々
、キャリーアウト信号（す２）、キャリーアウト信号（
＋３）を生成し、各々ブロックカウンタ２６、ブロック
サブカウンタ２８を計数アップすると共に、Ｌａｎｄｓ
ｃａｐｅ時のシフトレジスタロード信号となる。（セレ
クタナ４にて、ＦＬＵ又はＰＬＤフラグがセットされて
いるときは、サブカウンタのキャリーアウト信号（す３
）がシフトレジスタロード信号となりセットされていな
い時は、キャリーアウト信号（す２）がシフトレジスタ
ロード信号となる）。ライン／ドツトカウンタ２５、ブ
ロックカウンタ２６の両者のカウント出力値はデユーダ
−に入力され、行方向制御タイミングを生成する。行方
向制御に必要なタイミングは、１行終了信号（ライン／
ドツトカウンタ及びブロックカウンタの再初期化信号）
、サブカウンタセット信号（ライン／ドツトサブカウン
タ及びブロックサブカウンタの再初期化信号）及びシフ
トレジスタロード信号禁止信号（ＰＬＵ要求時は、上方
半行の走査時、ＰＬＤ要求時は下方半行の走査時に、７
オント・メモリのパターンデータの出力を禁止する）の
３種である。この３種の行方向制御タイミング信号は、
Ｖ８″ラインフィード要求時と、１／６“ラインフィー
ド要求時で異なるのでセレクタ＋１で切換えられる。１
／δ“ラインフィードの場合のライン数又はドツト数は
３８ライン又はドツト　（３８／３００”　−１／７．
９”）で１行を成し、　ｌ／６“ラインフィードの場合
のライン数又はドツト数は５０ライン又はドツト　（５
０／３００”−１／６’）で１行を成す。

なお、第２図で説明した様に、７オント・メモリ２０の
１文字の高さ方向は４８ドツトでｆＪ成するので、１／
６“の場合は２ドット不足することになるが、ｐｏｒｔ
ｒａｉｔ　　の場合は第２図の未使用領域である第６ブ
ロツクを読み出すことになるが、ドツトデータが入って
いないので不都合はなし、Ｌａｎｄｓｃａｐｅの場合は
強制的に、ライン／ドツトカウンタを再初期化するので
キャリーアウト信号が生成されず不都合を生じない。た
だし、行方向に連続した図形をル成したい場合（例えば
縦罫線又は棒グラフパターン）は１／６“ラインフィー
ドを４８ドツトで構成し、４８／３００“−１／６．２
５“で近似的に実施することも可能であるが図示はして
いない。

以下、３種の行方向制御タイミング信号を場合分けして
説明する。

（１）　ｌ／８“ラインフィード要求時行終了信号は、
３８ライン／ドツト毎に、出力されライン／ドツトカウ
ンタ２５及びブロックカウンタ２６を再初期化する。ｐ
ｏｒｔｒａｉｔ　　の場合は両カウンタ共°“０′”す
かわちクリア状態となる。

ＬａｎｄＢｃａｐｅの場合は３８ドツトであるので、８
ドツ）（１バイト）ずつ４個出力し、残り６ドツトでキ
ャリーアウト信号が生成される様に、ライン／ドツトカ
ウンタ２５を′２”の状Ｊ順にプリセットする。サブカ
ウントセット信号は、半行ずらしたアドレスを発生する
ものであり、３８／２−１９ライン／ドツトずれた信号
で機能は行終了信号と同等である。シフトレジスタロー
ド禁止信号は、半行の間データ出力を禁止するもので、
ライン／ドツト番号０−１８の走査時間を示す信号であ
り、ロード信号禁止回路３７でＰ　Ｌ　Ｏ要求時は、ラ
イン／ドツト番号“°０〜１８”の間、Ｉ’ＬＤ要求時
はライン／ドツト番号“１９〜３８”の間シフトレジス
フロード信号が禁止され、空白印字となる。

■１／６“ラインフィード時行終了信号は５０ライン／ドツト毎に出力され、ライン
／ドツトカウンタ２５及びブロックカウンタ２０を再初
期化、即ち両カウンタ共“Ｏ”クリア状態とする。サブ
カウンタセット信号は半行ずれた値であるので、５０／
２−２５ライン／ドツトずれた信号で、機能は行終了信
号と同等である。シフトレジスタ禁止信号は、ライン／
ドツト番号“０〜２４″の走査時間を示す信号であり、
ｐ−ド信号禁止回路でＰ　Ｌ　Ｕ要求が成されているス
ペースアドレスではライン／ドツト番号“Ｏ〜２４“の
間、ＰＬＤの要求が成されているスペースアドレス位置
では、“２５〜４９″″の間シフトレジスタロード信号
が禁止され空白印字となる。

上記した様にライン／ビットサプカウンタ２７、ブロッ
クザブカウンタ２８はライン／ドラ！・カウンタ２５、
ブロックカウンタ２６に対して牛行分ずれた値であり、
ライン／ドツトカウンタ２５のカウント出力は７オント
・メモリ２００）　Ｂ　Ｉ　Ｔセレクト信号＜　ｐｏｒ
ｔｒａｉｔ時のみ使用）を、プレツタカウンタ２６はフ
ォント・メモリ２０のブロックセレクト信号を与えるも
のであり、“ＦＬＵ″。

”ＰＬＤ”信号のいずれかが要求されている場合はセレ
クタ中２１セレクタナ３で各々ライン／ドツトサブカウ
ンタ２゛ｒ１ブロツクサブカウンタ２８のカウント出力
に切換えられる。

ブロックセレクト信号は更に加算器３６に入力され、１
／８’ラインフイ一ド要求時（ＬＦ７ラグ）には、＋１
が加算されブロック番号を強制的に１ブロツク進める。

このことは第２図に示す文字のドツトマトリクスにおい
てブロック番号ＩＪ　ＯＩ＋を強制的に読み飛ばすこと
になる。すなわち、４８ドツトの文字の６ｆさにおいて
、上方の８ドツトを削って、４０ドツトとし且つ、下方
の２ドツトを削って３８ドツトとして文字マトリクスと
して印字する。よって、文字の高さ方向に全域に渡りデ
ザインした文字は部分的に欠けることになるので、１／
８″ラインフイードで印字する文字は、欠けない範囲で
デザインしたものに限られることになる。

第９図は、７オント・メモリの制御部のブロック図を示
す。本実施例では、４つの７オント・メモリ・バンクを
用意しており、各フォント・メモリ・バンクは、６４Ｋ
Ｂｔｔ　　（８ビツトパラレル出力）のＲＯＭを５個で
１７オントを与えるものとし、１フオント・メモリ・バ
ンク当り１２８文字を収納できるものとして説明する。

フォント・メモリとしてはどの様な形態のメモリでも同
じような構成で実現できることは可能である。

各フォント・メモリ・バンクには、１／１０’文字、１
／１２’　文字、１／１５“文字、Ｐ、　Ｓ、文字ノイ
ずれ（７）７オント・メモリ２ｏでも任意のバンクにセ
ットでキル。この制御回路は、同一のフォント・メモリ
で、縦方向（ｐｏｒｔｒａｉｔ）　、横方向（Ｌａｎｄ
ｓｃａｐｅ　）のいずれでもアクセスできることを前提
としており、且つ任意の２つのバンクにセットされてい
るフォント・メモリを同時に読み出し、出方されるデー
タをワイヤードＯＰｔで合成し、息ね印字が可能である
ことを前提としている。

セレクタ　（４’ｌ−す４）４３〜４６は、文字セレク
）　信号’、　爪ね文字セレクト信号のいずれが一方を
選択するもので、この選択信号は、デコーダナｌで文字
フォント指定信号によって指定される。

すなわち、デコーダ（す１）４３で指定される４個のう
ちのいずれか１つが文字セレクト信号として指定され、
他の３個は重ね文字セレクト信号が指定されることにな
へ。デコーダ（す２）４４は、重ね文字フォントの指定
を行なうもので、オーバーレイ指定が成されている場合
は４つのバンクのうちいずれが１つのバンクが重ね印字
フォントとして指定される。ただし、オーバーレイ指定
が成されていない場合を１、デコーダ４−２の出方はい
ずれも無効出力となり重ね印字番は実施されない。尚、
オーバーレイ指定信号はｐｏｒｔｒａｉｔ　／　Ｔ、ａ
ｎｄｓａａｐｅ指定信号と同しく、ト植示されていない
レジスタにてＤＭＡを開始する以前に予めＣＰＵによっ
てセットさねているものとする。

デコーダ（＋１）４３．デコーダ（す２）４４の出力は
１対１に対応してＯＢ１回路でｉζζ相和取られ１、各
７オント・バンクを有効にするイぼ号となる。各７オン
ト・バンクにセントされているフォ〉ｉ・・メモリ２０
は、実施例において５個のＣＨＩＰで何ｍＥされている
ので、５ＣＨＩＰ同時出カ的゛効と；びる様に前述の信
号が与えられる。よってオーバーレイ指定時には任意の
２つのバンクにセットされているフォント・メモリのデ
ータ（各ｃＨＩ　Ｐは８ビツトで５個同時にアクセスさ
れるので４０ビツトの出力）が出力１す路でグイヤード
ＯＲ接続されて合成された状態の出方を得る。オーバー
レイ指定が成されていない場合は、任意の１つのバンク
が指定され出力を得る。

フォント・メモリ・アドレス♂頁際する如く、］、バン
ク内アドレスとして下位３ビツトがユニット・セレクト
・アドレスとして、中位３ビツトがブロック・セレクト
・アドレスとして、土佐７ビツトが文字セレクトとして
割当てられている。

得られた４０ビツトのデータは、Ｐｏｒｔｒａｉｔ時、
ＢＩＴセレクト回路４９、Ｉ、ａｎｃｌｓｃａｐｅ　Ｉ
Ｉ４？ＣＩ−Ｉ　Ｉ　Ｐセレクト回路５ｏに与えられ両
者はＰｏｒｔｒａｉｔ　／Ｌａｎｄｓｃａｐｅ指定信号
でどちらが一方のみが機能する様に制御される。すなわ
ち、得られた４０ビツトは第２図に示すｌユニット・ｌ
ブロックの小マトリクス、の全データであり、ｐｏｒｔ
ｒａｉｔ　時はＢＩＴ７からＢＩＴｏｔでが８本の主走
査線に対応し、］−主走査線当り、５ピントを選択して
出力Ｔる。

Ｌａｒｏｌｓｏａｐｅ時は、ＣＨＩＰ５がら、ＣＨＴ　
Ｐ　１　！でが５本の主走登線に対応し１主定食線当り
８ピツトを選択して出力する。よって、最終的に得られ
るドツトデータは、Ｐｏｒｔｒａｊ、ｔ　ｉ出方）の場
合が５ビツト周期で、　、ｌ、ａｎｄ８ｃａｐｅ　（横
出力〕の場合が８ドツトの周期で出力されることとなる
。

第７図に示すアンダーライン合！５０’は、ＢＩＴ／Ｃ
ＨＩＰセレクト信号とブロックセレクト信号をデコード
し、アンダーラインの要求がある場合強制的に予め指定
した文字マトリクスの位置に線画を合成する。

効　　　果以上説明したように、本発明によれば、ＣＰＵのプログ
ラム動作では時間がかかるのに対して、八−ドウエアを
若干改良するのみで、１度にページ・メモリを消失する
ことができ、消去時間が短縮される。したがってミ外部
装置からデータを転送する有効時間を大きくすることに
より、プリンタの印ｉ速度を向上させることができる。

【図面の簡単な説明】

第１図は本発明が適用されるプリンタ制御装置のブロッ
ク図、第２図は第１図に示す７オント・メモリの構成図
０、第３図は本発明の実施例を示すページ・メモリ制御
回路の構成図、第４図は第３図のページ・メモリの１バ
ンクの構ｔｉＪ図、第５図はページ・メモリの１ワード
のビット構成図、第６図はページ・メモリへの文字コー
ドの格納例を示す図、第７図は第１図の文字発生部のブ
ロック図）第８図は第１図のＤＭＡカウンタ制御部のブ
ロック図、第９図は７オントメモリ制御部のプ・ロック
図でイうる。１ニプリンタ制御装置、２：外部装置、３：プリンタ、
１２　：　ＣＰＵ、１７　：ページ・メモリ、１８’Ｄ
ＭＡカウンタ制＃部、１９：パラレル／シリアル変換部
、２０ニー／オント・メモリ、２１ニアドレス・セレク
ト・レジスタ、２２：データ・セレクト・レジスタ、２
３：バンク・セレクト・レジスタ、４０ニスペース・ア
ドレス・カウンタ、４１：行方向アドレス・カウンタ。

Claims

【特許請求の範囲】

（１）　ｉ　ヘー　ジ分のデータを記憶す−るページ・
メモリを複数個のバンクで’Ｈ８６Ｌ／　、がっラスタ
・スキャンにＪ：り印刷するプリンタ装置において、上
記ページ・メモリに対しバンク単位でデータを書き込む
手段と、該ページ・メモリの全バンクに同時にデータを
書き込む手段とを有することを特徴とするプリンタ装置
のページ・メモリ。 ■前記容置き込み手段は、各バンクをそれぞれセレクト
するレジスタと、該レジスタ出力と論理和をとる全バン
ク・セレクト・レジスタからなる−ことを特徴とする特
許請求の範囲第１項記載のプリンタ装置のページ・メモ
リ。