JPS6051073A - マトリクスパタ−ンの処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ■技術分野 本発明は、文字、数字、記号等の図形を表わすドツトマ
トリクスパターンの情報をビット情報で表わしたキャラ
クタパターンデータ（キャラクタゼネレータのパターン
データ）、中間調表現ドツトマトリクスパターンの情報
をビット情報で表わした中間調パターンデータ（中間調
ゼネレータのパターンデータ）等の、マトリクスパター
ンデータの処理に関する。

■従来技術 従来のこの種のマトリクスパターンデータは、縦、横共
にバイト（通常８ビツト）の整数倍のビット数とされて
いる。この場合には、マトリクスパターンデータの、文
章面ある６は表示面における２次元ビット分布（ピクセ
ル分布）処理（たとえば１頁のビットマツプ作成）にお
いては、バイト単位でデータの読み、書き、転送等が行
なわ−れ、マトリクスパターンデータの処理速度が速い
。

しかし、たとえば中間調表現の階調を多くしたり解像度
を高くするためには、あるいはディスプレイやプリンタ
の処理解像度（ドツト／’ｍｓ）に整合させたり拡大、
縮少等の処理を容易にするためには、マトリクスパター
ンの縦および又は横の辺を、バイトの端数とする必要が
ある場合がある。この場合には、マトリクスパターンデ
ータの処理がビット処理、あるいはバイト処理とビット
処理の組合せ、となるので、処理速度がきわめて遅くな
る。

■目的 本発明は、少なくとも一辺がバイトの端数のドツト（ビ
ット）数でなるマトリクスパターンの読み。

書き、転送等々の処理速度を高くすることを目的とする
。

■構成 上記目的を達成するために本発明においては、ａＸｂド
ツトマトリクスパターンを表現するａ×ｂビットマトリ
クスパターンの、少なくともバイト処理が望まれる辺の
方向に、１パターンのビット数（たとえばａ）の最小整
数ｍ倍がバイトの最小整数ｎ倍となる１ｍ個のパターン
を連続として、ｍ個１組でバイト単位のパターンデータ
を作成する。

しかして、たとえばａビット配列をパターンの横方向と
すると１ｍパターンの同じ横列のデータを、Ｔｌバイト
に並べるが、同じ横列のデータをｍパターンから読出し
てｎバイトに並べる処理はビット処理となり、バイト単
位のパターンデータを、ｂ個の横列についてｍパターン
全体を連続としたバイ１−パターンの処理に時間がかか
る。

そこで本発明では更に、バイト単位のパターンデータは
、各パターンのデータそれぞれを、−辺のデータを連続
してｍ回書込んでｎバイトのバイト処理データとし、各
パターンのバイト処理データを論理処理して異なるｍ個
のパターンをならべたバイト単位のパターンデータを作
成するものとする。

これによれば、ｎバイトに１パターンの各辺のデータを
連続してｍ回書込むステップのみにビット処理が介在し
、後はすべてバイト処理となり、バイト単位のパターン
データを、バイト単位で読み、書き、転送等の処理をし
うるので、パターンデータの処理速度が向上する。

本発明の一実施例を、ａ＝ｂ＝４ドツトの中間調パター
ンの処理について第７ａ図〜第７ｄ図。

第８ａ図〜第８ｂ図および第９図を参照して説明する。

この例では、横列（ａ方向）についてバイト処理を施こ
すので、ａ＝４ビット、ｍ＝２（パターン数）、ｎ＝１
（バイト数）であり、第７ａ図に示すパターン１と第８
ａ図に示すパターン２とを連続した、第９図に示すバイ
ト単位のパターンデータを作成する。

まず、パターンｌのデータを横列ｎ＝１バイトのレジス
タに各辺連続２度書き（ｍ度書き）して第７ｂ図に示す
バイト単位の中間パターンを作成する。なお、この例で
は斜線部が画像黒（記録）を示す高レベル「１」のデー
タを示し、白部は画像なしく非記録）を示す低レベル「
０」のデータを示す。また、データ処理上は、第７ａ図
に示すパターン１のデータは第１０図のＡに示すシリア
ル（１次元）配列であり、中間パターンのデータは第１
０図のＣに示すシリアル配列となる。

パターン１は左側に位置すべき（第９図参照）であるの
で、パターンｌを残すべき部分にデータ残留を指示する
データ「１」を書込み、パターンｌを残さない部分にデ
ータ消去を指示するデータ［０」を書込んだ第７ｃ図に
示す如き、中間パターンと同じバイト単位の第１マスク
パターンを特定して、中間パターン（第７ｂ図）と第１
マスクパターン（第７ｃ図）のデータの論理積をとって
第７ｄ図に示すバイト処理第１パターンを作成する。第
１マスクパターンのデータ配列は第１Ｏ図のＤに示し、
バイト処理第１パターンのデータ配列は第１０図のＦに
示す。

以上でｌｍ＝２で２組で１つのバイト単位パターン（第
９回）を構成する第１パターン１のバイト処理を終了し
たことになる。

同様にして第２パターン２のバイト処理を第１パターン
１と同様に行なう。但し、第２パターン２は、右側に位
置させるので、マスクパターンは第８ｃ図に示すように
、パターン２を残すべき部分にデータ残留を指示するデ
ータ［１」を書込み、パターン２を残さない部分にデー
タ消去を指示するデータ「０」を書込んだ第２マスクパ
ターンとする。パターン２（第８ａ図）を−辺連続２度
書き（ｍ度書き）したバイト単位の中間パターン（第８
ｂ図）と第２マスクパターン（第８ｃ図）のデータの論
理積により、第８ｄ図に示すバイト処理第２パターンが
得られる。以上で、ｍ＝−２で２組で１つのバイト単位
パターン（第９図）を構成する第２パターン２のバイト
処理を終了したことになる。

そこで、今度はバイト処理第１パターン（第７ｄ図）と
バイト処理第２パターン（第８ｄ図）のデータの論理和
をとり、第９図に示すバイト単位の複合パターンを得る
。

以後は、第９図に示すバイト単位の複合パターンで、読
み、−書き、転送等の処理を行なう、バイト単位の複合
パターンのデータ配列を第１０図のＨに示す。

なお、上記説明では、第７ｄ図に示すバイト処理第１パ
ターンと第８ｄ図に示すバイト処理第２パターンを得て
から、それらの論理和処理をする形で説明したが、実際
には、第７ｄ図に示すバイト処理第１パターンを得ると
これをバッファメモリやページメモリに書込み１次に第
８ｄ図に示すバイト処理第２パターンを得て、バラアメ
モリやページメモリに書込んだバイト処理第１パターン
のデータと論理和をとって該バッファメモリやページメ
モリに書込む。このようにすると、各中間パターンをメ
モリするバッファメモリや各バイト処理第パターンをメ
モリするバッファメモリが１組で済み、しかも中間パタ
ーンをメモリするものと、バイト処理パターンをメモリ
するものを共用できる。また、第１マスクパターンおよ
び第２マスクパターンは、最小単位１バイトのものとし
てもよく、この場合には、第１マスクパターンはＦＯＨ
とし、第２マスクパターンはＯＦＨとする。

そして、これらのマスクパターンと中間パターン（４バ
イト）とは、１バイト単位で論理積をとり。

論理積をとった１バイトづつをバッファメモリ又はペー
ジメモリに書込む（左側のパターンの場合）。右側のパ
ターンに関しては、１バイト単位で論理積をとり、バッ
ファメモリ又はページメモリの対応位置１バイトと更に
論理和をとって該バッファメモリ又はページメモリに書
込む・ 以上に説明した４Ｘ４マトリクスパターンの処理を、他
のドツト数のマトリクスパターンの処理を含む一般化し
た形で表現すると第１１図に示す処理動作となる。すな
わち、処理開始時には、ノヘツファメモリなどのメモリ
に予め格納されたパターンデータあるいはパターン指定
コードで指定されるパターンであって、連続して表示又
は記録されるべきパターンの内、未処理のものの最先の
ものからｍ個を特定し、横列Ｎｏ、ｂを特定するｂカウ
ントレジスタにｉ＝１をセットし、該ｍ個のパターンで
構成するパターングループ内における各パターンの配置
位置Ｎｏ、ｍを特定するｍカウントレジスタにｊ＝１を
セットする。

次に、横１列分ｎバイト、縦す骨分のメモリ容量ｎＸｂ
バイトを有する中間パターンレジスタｊ（ｊはｍカウン
トレジスタの内容）に、未処理パターン１〜ｍの内の第
１パターン（たとえば第１０図のＡ）のデータの第ｉ横
列データを引き続いてｍ回書込む。ｉはｂカウントレジ
スタの内容である。そしてｉ＝ｂであるか否かを判定し
、否であると全横列の書込みを終えていないのでｂカウ
ントレジスタの内容を１カウントアップ（ｉ←ｉ＋１）
Ｌ、同様に第ｊパターンのデータをその第ｉ横列データ
を引き続いてｍ回書込む。

これを繰り返えし、ｉ＝ｂになると、つまり第ｊパター
ンの全横列のデータのｍ回の書込みを終えると、ｂカウ
ントレジスタにｂ＝１を更新セットする。この状態では
、中間パターンレジスタｊ（ｊ＝１〜ｍであり、ｍ個の
中間パターンレジスタの内の１個）にたとえば第１Ｏ図
のＣに示す如きのパターンデータが格納されていること
になる。

そこで、この中間パターンレジスタｊのデータと、第ｊ
マスクパターンレジスタ（ｊ＝１＝ｍでｍ個ある中の１
個であり、ｊの値、つまりパターングループ内における
各パターンの配置位置Ｎｏ、に対応付けられているもの
：たとえば第１０図のＤ）のデータの論理積をとり、論
理積を中間レジスタｊに更新メモリする。

そ【ノてｊの値がｍになっているか否かを判定し、否で
あると、つまりまだｍ個のパターン全部の論理積処理を
終了していないと１ｍカウントレジスタを１カウントア
ツプ（ｊ４−３＋１）Ｌ、、前述の１パターンについて
のｍ回の書込みと論理積処理を行なう。

ｊ＝ｍになると、横列ｎバイト、横列数すでｎ×ｂバイ
トのｍ個の中間パターンレジスタのそれぞれに１パタ一
ン分のデータが、該パターンの対応位置のみにメモリさ
れていることになる（第１Ｏ図のＦ（第７ｄ図、第８ｄ
図）。

そこで次に、中間パターンレジスタｌ−ｍのデータの論
理和をとって、元のパターンデータを格納しているバッ
ファメモリあるいは他のパップアメモリ又はページメモ
リに書込む、あるいは転送する。この書込みデータはた
とえば第１０図のＨ（第９図）となる。

なお実際には、１つのパターンについてマスクレジスタ
の内容と論理積をとると、それとバッファメモリ又はペ
ージメモリの内容と論理和をとって該バッファメモリ又
はページメモリに書込み、これを終えると中間パターン
レジスタに次のパターンについて一辺ｍ回連続書込みを
して、この中間パターンレジスタの内容とマスクレジス
タの内容との論理積を１バイトづつとって該中間パター
ンレジスタに更新メモリし１次に該中間パターンレジス
タの内容とバッファメモリ又はページメモリとの論理和
をとって該パップアメモリ又はページメモリに書込むと
いう処理を行なう。これにより、処理に使用するバッフ
ァメモリ（中間パターンレジスタ）を１個のみにする。

以上で、連続するパターン１−ｍを１グループとするバ
イト化複合処理を終えたことになる。次にまだ未処理パ
ターンデータがあると、同様に。

次の未処理ｍパターンにつき、同様な処理を行なう。

以上の処理により、４×４ドツトマトリクスパターンの
場合には、前述のように第９図に示すバイト単位の複合
マトリクスパターンが形成され、この複合マトリクスパ
ターンの作成も、元のパターンデータを２度書きしたバ
イト単位中間パターンデータを作成した後は、すべてバ
イト単位の処理であり、処理速度が速い。

たとえば６×８ドツトマトリクスパターンの場合では、
ａ＝６．ｂ＝８、ｍ＝４．ｎ＝３で上述の第１１図に示
す処理をして、横１列３バイト、縦８列で全２４バイト
の、４パターンを連続に組合せたバイト単位の複合−マ
トリクスパターンが形成される。

１２Ｘ１６ドツトマトリクスパターンの場合では。

ａ　＝１２　ｍ　ｂ　”　１６　ｐ　ｍ　＝２　ｙ　ｎ
　＝３で、上述の第１１図に示す処理をして、横１列３
バイト、縦１６列で全６バイトの、２パターンを連続に
組合せたバイト単位の複合マトリクスパターンが形成さ
れる。なお、縦方向には比較的に自由にパターンの分割
をしてもよいので、つまりデータ処理が格別にむつかし
くならないので、複合マトリクスパターンの横列数はバ
イト単位に必ずしもする必要はない。なお、横列数すが
バイトの端数であるパターンの処理において縦方向にも
バイト処理をした方が好ましい場合には、パターンデー
タを、９０°回転させて上述のバイ１一単位化処理を施
こして複合マトリクスパターンを得て、これを９０６回
転させる処理をすればよい。

以上の処理により、４Ｘ４ドツトマトリクスパターンの
場合には、前述のように第９図に示すバイト単位の複合
マトリクスパターンが形成され、この複合マトリクスパ
ターンの作成も１元のパターンデータを２度書きしたバ
イト単位中間パターンデータを作成した後は、すべてバ
イト単位の処理であり、処理速度が速い。

たとえば６×８ドツトマトリクスパターンの場合では、
ａ＝６．ｂ＝８、ｍ＝４．ｎ＝３で上述の第１１図に示
す処理をして、横１列３バイト、縦８列で全２４バイト
の、４パターンを連続に組合せたバイト単位の複合マト
リクスパターンが形成される。

１２Ｘ１６ドツトマトリクスパターンの場合では、ａ＝
１２．ｂ＝１６１ｍ＝２ｔ　ｎ＝３で、上述の第１１図
に示す処理をして、横１列３バイト、縦１６列で全６バ
イトの、２パターンを連続に組合せたバイト単位の複合
マトリクスパターンが形成される。なお、縦方向には比
較的に自由にパターンの分割をしてもよいので、つまり
データ処理が格別にむつかしくならないので、複合マト
リクスパターンの横列数はバイト単位に必ずしもする必
第１図に本発明を実施する１つの装置構成概略を示す。

第１図において、１００が本発明を一態様で実施する情
報記憶装置である。情報記憶装置１００は、ホスト２０
０から情報を受けて、装置１００のページメモリにビッ
ト＋１１１報を書込み、プロッタ３００に該ページメモ
リのビット情報を与える。

ホスト２００は、ワードプロセッサ、作図・作表装置、
コンピュータ、スキャナ、キーボード、データ蓄積装置
等々の、文字データ、座標データ。

ビット情報、濃度階調データ等々の画像情報を入力、処
理、蓄積等を行なうものである。

プロッタ３００はドツト記録しうる記録装置である。な
お、出力装置としてはプロッタの他に、ＣＲＴディスプ
レイであってもよく、また、コンピュータ、ワードプロ
セッサ、データ蓄積装置などの情報処理装置であっても
よい。

情報記憶装置１００は、大きくは、マイクロプロセッサ
（以下ＣＰＵと略称する）ボード１０゜ページメモリ２
０．パターンメモリ３０．インターフェイスポード４０
およびコモンバス５０で構成されている。電源オン直後
の初期化において。

ＲＯＭＩＩの制御プログラムがワークメモリＲＡＭ１２
に書き込まれる。

第２図に、ＣＰＵボード１０の電気要素の構成を示す。

ＣＰＵボード１０は、制御プログラムを格納したＲＯＭ
１１．ワークメモリとしてのＲＡＭ１２．マイクロプロ
セッサ（ＣＰＵ）１３゜クロックパルス発生器１４．制
御信号デコード回路１５．アドレスラッチ回路１６．デ
ータバスドライバ１７．データバッファ１８．パリティ
チェック回路１９．アドレスマルチプレクサ１１ａ、メ
モリリフレッシュ制御回路１２ａ、バスタイミングパル
ス発生器１３ａ、アドレスバスバッファ１４ａ、データ
バスバッファ１５ａ、リードライトコントロール１６ａ
２割込制御回路１７ａ、タイマ１８ａおよびコモンバス
５ｏを含む。

第３図にページメモリ２０の構成を示す。ページメモリ
２０は、６４　ＫＢｉｔのＤ−ＲＡＭ　１４４個を１０
２４　Ｋ　Ｂｙｔｅメモリアレイとしたメモリユニット
２１．アドレスマルチプレクサ２２．入出力バッファ２
３．リフレッシュ制御回路２４およびユニット選択回路
２５で構成されている。

第４図にパターンメモリ３０の構成を示す。パターンメ
モリ３０は、文字パターン（１文字縦４８ライン：４８
ドツト、横３　Ｂｙｔｅ＝　２４ドツト）ノヒット情報
と、濃度階調パターン（ｌパターン４×４ドツト）のビ
ット情報とを記憶するメモリアレイ３１を備える。文字
パターンは、日本語文字、アルファベット、数字、およ
びその他の所要の文字および記号を含み、濃度階調パタ
ーンはコントラスト、濃淡等の調子が異なる４グループ
。

各グループ３２パターン（３２階調）で計４×３２パタ
ーンを含む。パターンメモリ３ｏは、メモリアレイ３１
の他に、メモリアレイ３１にパターン情報を書込み、メ
モリアレイ３１よリパターン情報を読み出すための、メ
モリアドレスセレクタ３２．メモリパンクセレクタ３３
．タイミングパルス発生器３４およ“びバッファ３５を
備える。

Ｊ２は接続端子部を示す。

第５図にインターフェイスポード４０の構成を示す。イ
ンターフェイスポード４０は、ホスト２００とのインタ
ーフェイスであるセントロニクスインターフェイス４１
．プロッタ３００とのインターフェイスであるプロッタ
インターフェイス４２、その他の外部機器とシリアルで
データのやり取りをするシリアルインターフェイス４４
゜Ｄ　Ｍ　Ａ　（Ｄｉｒｅｃｔ、　Ｍｅｍｏｒｙ　Ａｃ
ｃｅｓｓ）コントローラ４３、バスインターフェイス４
５．入出力バッファメモリ４６　、　Ｒ５２３２Ｃ（シ
リアルインターフェイス）４７およびＲ５４２２４Ｂで
構成されている。

セントロインターフェイス４１は、パラレルインターフ
ェイスであり、ホスト２００よりのデータを受け入れる
。プロッタインターフェイス４２は出力インターフェイ
スであり、ページデータをプロッタに出力する。シリア
ルインターフェイス４４は双方向インターフェイスであ
り、データの送出および受け入れをする。バッファメモ
リ４６は、ワークメモリ、ビットメモリ（ページメモリ
）の一部として拡張用に使用可である。

次に、各要素の機能を更に詳細に説明する。

メモリユニット２１ メモリユニット２１は、アドレス区分上、４サブページ
に分けられ、更に、各サブページが４バンクに分けられ
ている。この様子を第６図に示す。

第６図のアドレスの数値表示はヘキサデシマルノーテー
ションである（通常はＨであられされる）。

ＤＭＡ転送を行なう場合は、ＤＭＡコントローラ４３が
ＣＰＵ　Ｎｏ、を持っているため、コントローラ４３の
、（、ＰＵ１３に対応するＩ１０エリアに、転送データ
のＰＡＧＥＮｏ、をＷＲＩＴＥ　Ｌ、、ＤＭＡコントロ
ーラ４３を制御する。

メモリユニット２１のメモリ消去のときには、ＰＡＧＥ
Ｎｏ、は任意とし、Ｉ１０エリアにＭＳＢビットＯＮデ
ータをＩＩＲＩＴＥ　Ｌ、８０００Ｈ−８ＦＦＦＦＨの
６４ＫＢｙｔｅにデータを書込む。６４Ｂｙｔｅ単位で
全メモリ同時に書込みができる。データ（消去で「０」
）を書込むと、第６図の矢印の方向に、６４Ｂｙｔ、ｅ
単位に同時に同一データが書き込まれる。したがって、
メモリ消去時間が極く短い。

インターフェイスポード４０ プロッタインターフェイス４２は、プロッタ３００から
のクロックに同期し、　ＤＭＡコントローラ４３の動作
に従ってメモリユニット３０のデータを転送する。ＤＭ
Ａコントローラ４３は、３００Ｂｙｔｅ単位のブロック
転送をし、３００Ｂｙ罰の転送が終る度にコモンバス５
０をＣＰｔｊ１３に返す。プロッタ３００へのコマンド
。

プロッタからのステータスは、ｃｐｕｔａによって読み
出される。

セントロニクスインターフェイス４１は、ＣＰＵ１１３
又はＤＭＡコントローラ４３とホスト２００の間のデー
タ転送を制御する。ＣＰＵ１３で直接データを読み込む
場合、ホスト２００からのストローブ信号で割込みを発
生し、ＣＰＵ１３のデータ読み込みによりアクルッジ信
号を発生する。ＤＭＡコントローラ４３でのデータ転送
では、　ＤＭＡコントローラ４３に、ストローブ信号を
受信する度にＤＭＡ要求を出す。データがメモリに格納
されるとアクルッジ信号を発生する。

シリアルインターフェイス４４は、ＤＭＡコントローラ
４３又はＣＰＵ１３でのデータのシリアル送受信を制御
する。ＤＭＡコントローラ４３を用いる場合、シリアル
インターフェイス４４は、送信バッファが空になった時
あるいは、受信バッファにデータが入力されときにＤＭ
Ａを要求する。ＣＰＵ１３で直接送受信データを扱う場
合には、割込みを発生しＣＰＵ１３にサービスの要求を
する。

バッファメモリ４６は、アドレスがＦＣＯＯＯ〜ＦＤＦ
ＦＦのメモリであり、ＣＰＵ１３およびＤＭＡコントロ
ーラ４３でアクセス可能である。ディップスイッチをオ
フにすることにより、メモリ４６はディスエーブルにな
る。

次にＤＭＡコントローラ４３のセット手順を説明すると
、まずコマンドレジスタを指定し、バンクＮｏ。

を指定し、ＤＭＡ転送アドレスを指定し、ＤＭＡ転送り
ｙｔｅ数を指定し、モードレジスタを指定し、マスクレ
ジスタをリセツ１−する。これによりＤＭＡが開始され
る。聞＾を終了するとマスクレジスタをセットする。

プロッタインターフェイス４２は、プロッタ３００のス
テータスを読んで、記録筒であればＤＭＡコントローラ
４３をセットし、コマンドを指定してセットする。コマ
ンドを指定したときに、割込によるデータ転送が開始さ
れ、全ラインのデータ転送を設定枚数相当回数全終了す
ると、ＤＭＡマスクレジスタをセラ１〜する。

セントロニクスインターフェイス４１は、ＤＭＡ転送の
とき、ＤＭＡコントローラ４３をセットし、その後割込
でデータの転送をして、終了するとＤＭＡマスクレジス
タをセットする。

シリアルインターフェイス４４は、ＤＭＡ転送のとき。

ＤＭＡコントローラ４３をセットし、シリアルモードを
セットし、シリアルコマンドをセラ１−する。これによ
り割込によるデータ転送が開始される。データの転送を
終了すると、ＤＭＡマスクレジスタをセットする。

ページメモリのビットマツプ、データ転送、コマンド形
式等々は次の通りである。

（１）基本形態 ａ、ページメモリのビットマツプサイズ縦３２９６ビツ
ト（ライン）Ｘ横２４００ビツト４１２Ｂｙｔｅ　Ｘ　
３００Ｂｙｔｅ ｂ、ビットマツプ書込方式 全面一括水平順次走査（外部クロック同期による） Ｃ，ビットマツプ読出し方式 全面一括水平方向順次走査（外部クロック同期による） ｄ、データ転送モード（受信） イ）文章（テキスト）モード ロ）中間調モード ハ）ビットイメージモード ｅ、中間調表現 ４種（４グループ）の階調 各グループは３２の濃度階調 １つの濃度パターンは４Ｘ４ドツト正方形マトリクス ｆ、ビットマツプ対応のプリント面積 縦２７９ｍｍ　Ｘ横２０３ｍｍ （２）ページメモリのビットマツプ ａ、水平方向４分割（４サブペ一ジ分割）ｌサブページ
８２４ライン（ビット）　Ｘ　２４００ピッ１−０各サ
ブページは４バンクで構成。

ｂ、アドレス指定方式 開始位置指定相対アドレス（開始位置は絶対アドレス）
。左上が座標原点。

開始アドレスは各モートイ）２口）、ハ）共通でＸ（水
平：横）方向をＢｙｔｅ　（８ｂｉｔ）単位。

ｙ　（垂直：縦）方向もＢｙｔｅ（８ｂｉｔ　：　８１
ｉｎｅ）単位。

ｂ、アドレス単位 水平方向　Ｂｙｔｅ単位（左から右へ）垂直方向　１ｉ
ｎｅ単位（上から下へ）Ｃ０終了アドレス指定 終了アドレスは、開始位置を基準とする相対アドレスで
あり、データのカウント数に相当する。

イ）のテキストモードでは、無指定。文字サイズ、文字
ピッチ、ＬＦ量（ライン送り量）および行数により定ま
る。

口）の中間調モードでは、水平方向は区数（Ｉ　Ｂｙｔ
ｅ単位）、垂直方向も区数（８１ｉｎｅ　：　ＩＢｙｔ
、ｅ）。

ハ）のビットイメージモードでは、水平方向Ｂｙｔｅ単
位、垂直方向は１ｉｎｅ（ビット）単位。

ｄ、有効データ ビットマツプメモリ（縦３２９６　ｘ横２４００ドツト
）内に書込める範囲。この範囲（書込可能領域）をはみ
出す分のデータ（ビット）は無効となる。

イ）のテキストモードの場合は、実在するアドレスの最
大を越えない範囲。

（３）データ転送 ａ、キャラクタデータ（文字コードデータ）の英字、数
字、カナはＪＩＳ　Ｃ−６２２０に準拠。８単位符号に
よる。漢字モードの場合は。

ＪＩＳ　Ｃ−６２２６準拠。

ｂ、中間調濃度データ Ｉ　Ｂｙｔｅ／区　；　Ｂｉｎａｒｙ　（０−３１）区
＝パターン＝４×４ビット なお、機能キャラクタコードが０〜３１の３２種であっ
て、Ｂｉｎａｒｙコードの０〜３１を専有し、しかも３
２〜１２７には英字、数字および記号が割り当てられて
いるので、これらとの混同を防ぐために、濃度階調Ｏ〜
３１を指定するデータは、実数値を示す値に１２８を加
えた値とし、その解読のときには、階調データの内容よ
り１２８を減算して実階調指示値をめる。

Ｃ，ビットイメージデータ １ビツト／ｐｅｌ　；　Ｂｙｔｅ単位 ＭＳＢ・・・しく左端画素）　ＬＳＢ・・・Ｒ（右端画
素）ｄ、数値データ Ｂｉｎａｒｙ　；　Ｂｙｔｅ単位 ｅ単位−タ転送順 ＭＳＤからＬＳＤへ（ＬからＲへ：左端ＩＢｙｔｅから
順次に右方のＢｙｔｅを転送）。

ｆ、制御コード ＪＩＳ　Ｃ−６２２０，８単位符号による機能キャラク
タコード及びＥＳＣコード併用による拡張制御コード。

ＥＳＣコード使用によるコマンドはＳＰで完結する。Ｓ
Ｐ　＝　５ｐａｃｅ。

情報記憶装置１００は、ホスト２００から、キャラクタ
コード、中間調階調コードあるいはビットイメージデー
タを受けとって、それらをバッファメモリに一時格納し
、それからキャラクタコードはキャラクタパターン（横
２４ドツト×縦４８ドツトパターン）に変換しあるいは
更に指示に従って倍角処理、半長処理等を施こし、中間
調階調コードは横４ドツトＸ縦４ドツ１−の中間調パタ
ーンに変換してから第１１図の処理（但し、ａ＝４゜１
）　＝　４　、　ｍ　＝　２　、　ｎ　＝　１　）で横
８ドツトＸ縦４ドツトのバイト単位パターンに変換し、
ビットイメージはそのままの形で、ページメモリに書込
む。

その後は、ホスト２００の指示に応じて、ページメモリ
のビットデータを出力装置３００あるいはホスト２００
に、そのままの形で、あるいは更に拡大、縮少処理を施
こして、バイト単位でＤＭＡ転送する。

前述のように、ページメモリの読み書きアドレス単位を
、水平方向（横方向）でＢｙｔｅ単位（左から右へ）と
し、垂直方向で１ｉｎｅ単位（上から下へ）として、開
始アドレスは各モートイ）９口）、ハ）共通でＸ（水平
：横）方向をＢｙｔｅ（８ｂｉｔ）単位とし、ｙ（垂直
：縦）方向もＢｙｔｅ（８ｂｉｔ、　：　８１ｉｎｅ）
単位としている。開始アドレス単位がこのようにバイト
単位であっても、パターンマトリクスの縦ビット数は必
らずしもバイト単位でなくてもよい。これは開始アドレ
スがページメモリの読み書き始点に過ぎないからである
。

しかし読み書きアドレス単位を横方向でバイト単位とし
ているので、前述の如き本発明のパターンデータのバイ
ト化処理が中間調パターンデータに関して必要であるの
で、この情報記憶装置１００では、ホスト２００より中
間調データを受けてこれをバッファメモリに格納した後
に、奇数番（第１番）の中間調データは、まずそれによ
って中間調パターンを特定して、その中間調パターン（
主走査方向ａ　＝４ビット、副走査方向ｂ＝４ビット）
の主走査方向各列のデータを、ｍ＝２回連続して４バイ
トの中間レジスタの各１バイト（ｎ＝１）に書込み、こ
の中間レジスタの各１バイトと、左側パターン（奇数番
パターン）に割り当てられているマスクパターン（第１
マスクパターン）の各１バイト（内容はＦＯＨ）との論
理積をとってページメモリに書込む。

偶数番（第２番）の中間調データは、まずそれによって
中間調パターンを特定して、その中間調パターンの主走
査方向各列のデータを、２回連続して４バイトの中間レ
ジスタの各１バイトに書込み、この中間レジスタの各１
バイトと、左側パターン（偶数番パターン）に割り当て
られているマスクパターン（第２マスクパターン）の各
１バイト（内容は０ＦＨ）との論理積をとって、更にペ
ージメモリにすでに書込まれているデータ（奇数番パタ
ーンの書込みデータ）と論理和をとってページメモリに
更新メモリする。

なお、マトリクスパターンがたとえば主走査方向６ビツ
ト、副走査方向６ビツトの場合には、１バイトを８ビツ
トとして、 ａ＝６．ｂ＝６．ｍ＝４．ｎ＝３ であるので、中間調データに並び順に第１番、第２番、
第３番、第４番、第１番、・・、第４番。

第１番・・・と番号を付けると仮定すると、マスクパタ
ーンの内容は次の通りになる。

第１マスクパターン： 第１バイト　第２バイト　第３バイト ＦＣ，ＨＯＯＨＯＯＨ 第２マスクパターン： 第１バイト　第２バイト　第３バイト ０３ＨＦＯＨＯＯＨ 第３マスクパターン： 第１バイト　第２バイト　第３バイト ０’ＯＨＯＦＨＣＯＨ 第４マスクパターン： 第１バイト　第２バイト　第３バイト ００ＨＯＯＨ３ＦＨ 第１番の中間調データは、まずそれによって中間調パタ
ーンを特定して、その中間調パターン（主走査方向ａ　
＝　６ビツト、副走査方向ｂ＝６ビ・ト）の主走査方向
第一列ａ＝６ビツトのデータを、ｍ＝４回連続して３バ
イトの中間レジスタに書込み、この中間レジスタの各１
バイトと、第１マスクパターンの各１バイトのデータと
の論理和をとってページメモリに書込む。同様にこれを
ｂ＝６で第六列まで実行する。

第２番の中間調データル第４番の中間調データも上記第
１番の中間調データの処理とほぼ同じであるが、論理積
を第２〜第４マスクパターンのデー′りととる点、およ
び、ページメモリに書込むときに、ページメモリのデー
タと論理和をとってから書込む点が異なる。

以上のようにページメモリへのバイト単位の読み書きが
可能となり、ページメモリへの読み書きに関連するデー
タ処理、ならびに、ホスト２００や出力装置３００への
ページメモリデータの転送等がきわめて効率的になり、
処理速度が、４Ｘ４ドツトマトリクスデータを１単位で
処理する場合（つまりビット単位での処理）よりも、格
段に速くなる。

■効果 以上の通り本発明によれば、バイトの端数でなるドツト
数を一辺とするマトリクスパターンデータを、少ない回
数のビット単位処理で、バイト単位の中間パターンデー
タに形成して、その後はバイト単位で処理しバイト単位
の複合パターンデータを得るので、マトリクスパターン
データの処理速度が大幅に上昇する。

なお本発明は、中間調パターンのデータ処理のみならず
、バイトの端数のドツト数を一辺に有するキャラクタパ
ターンなど、その他のマトリクスパターンのデータ処理
に同様に実施しうる。

【図面の簡単な説明】

第１図は、本発明を一態様で実施する情報記憶装置１０
０とホスト２００および出力装置３００との関係を示す
ブロック図であり、 第２図は第１図に示すｑＰＵボードｌｏの構成を示すブ
ロック図、 第３図は第１図に示すページメモリ２０の構成を示すブ
ロック図、 第４図は第１図に示すパターンＲＯＭの構成を示すブロ
ック図、 第５図は第１図に示すインターフェイスポード４０の構
成を示すブロック図である。 第６図はページメモリ２０のメモリ区分を示す説明図で
ある。 第７ａ図および第８ａ図はそれぞれマトリクスパターン
の一例を示す平面図。 第７ｂ図および第８ｂ図は該マトリクスパターンを横に
２度書きした中間パターンを示す平面図、第７ｃ図およ
び第８ｃ図は中間パターンを処理するマスクパターンを
示す平面図、 第７ｄ図および第８ｄ図はマスクパターンを用いて中間
パターンを処理したバイト処理パターンを示す平面図、 第９図は、２つのバイト処理パターンを重ね合せて得た
バイト処理複合パターンを、示す平面図である。 第１０図は、メモリ手段における７１〜リクスパターン
データの分布を示す平面図である。 第１１図は、本発明の一実施例のデータ処理動作を示す
フローチャートである。 １００：情報記憶装置　１１　：　ＲＯＭ１２　：　Ｒ
ＡＭ　１３　：　ＣｐＨ ３１：パターンメモリ 特許出願人株式会社リコー 代理人弁理士杉　信　興 第１図 コモンノでス ｊＵＵ　Ｚ（Ｊ（Ｊ 第６図 ４〕で／７

Claims (4)

【特許請求の範囲】
1. （１）ａＸｂドツトマトリクスパターンを表現するａＸ
   ｂビットのパターンデータの、少なくとも一辺の配列ビ
   ット数ａに関して、ａＸｍ＝：ｎバイト、ｍ、ｎは共に
   最小の整数、とすると、 前記−辺に沿う方向にｍ個のマトリクスパターンを割り
   当て得るｎバイトに、１つのマトリクスパターンのデー
   タをそれ自身の配列位置に格納し他は格納しないバイト
   処理パターンを作成し、並べるべきｍ個のマトリクスパ
   ターンそれぞれのバイト処理パターンを論理的側こ重ね
   合せて、ｍ個のマトリクスパターンが連続したバイト単
   位のパターンを形成する、マトリクスパターンの処理方
   法。
2. （２）バイト処理パターンは、 処理対象のマトリクスパターンのデータを前記−辺に沿
   う方向に、−辺のデータを連続してｍ回書込んだ、ｎバ
   イトの中間パターンを作成して、該ｎバイトにおいて該
   処理対象の１マトリクスパターンが位置すべき位置のみ
   データを生かし他は消去するデータを格納したｎバイト
   のマスクパターンのデータに基づいて該中間パターンの
   データを論理処理して得る、前記特許請求の範囲第（１
   ）項記載のマトリクスパターンの処理方法。
3. （３）中間パターンの論理処理は、 中間パターンのデータとマスクパターンのデータの論理
   積処理である前記特許請求の範囲第（２）項記載のマト
   リクスパターンの処理方法。
4. （４）ｍ個のマトリクスパターンそれぞれのバイト処理
   パターンの論理的な重ね合せは、 論理和処理である前記特許請求の範囲第（１）項、第（
   ２）項又は第（３）項記載のマトリクスパターンの処理
   方法。