JPS6313551A - プリンタの受信制御装置 - Google Patents
プリンタの受信制御装置Info
- Publication number
- JPS6313551A JPS6313551A JP61156018A JP15601886A JPS6313551A JP S6313551 A JPS6313551 A JP S6313551A JP 61156018 A JP61156018 A JP 61156018A JP 15601886 A JP15601886 A JP 15601886A JP S6313551 A JPS6313551 A JP S6313551A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- printer
- reception
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 31
- 230000005540 biological transmission Effects 0.000 abstract description 13
- 230000009977 dual effect Effects 0.000 abstract description 10
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、プリンタの受信制御装置に係り、特゛に処理
装置等を用い℃各種機構を制御するプリン１′・りにお
いて、各機番の制御を妨げることな（効率・的に高速デ
ータ受信と印字を可能としたプリンタ・の受信制御装置
に関する。
装置等を用い℃各種機構を制御するプリン１′・りにお
いて、各機番の制御を妨げることな（効率・的に高速デ
ータ受信と印字を可能としたプリンタ・の受信制御装置
に関する。
従来のプリンタ受信制御Ｉ装置は、特開昭６０−・・１
２４１４７号公報に記載されているように処理装装置等
を内蔵したプリンタでは文字叫のデータを、。
２４１４７号公報に記載されているように処理装装置等
を内蔵したプリンタでは文字叫のデータを、。
ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ ／ Ａｃｃｅｓ
ｓ ） コｙ ） ａ−ラ等を設けて、マイクロプロセ
ッサ婢の処理装。
ｓ ） コｙ ） ａ−ラ等を設けて、マイクロプロセ
ッサ婢の処理装。
置を介さずにプリンタに対して転送されるデータ″を、
プリンタ内のメモリ上へ直１＆誉ぎ込む、いわ。
プリンタ内のメモリ上へ直１＆誉ぎ込む、いわ。
ゆるＤＭ、Ａ転送方式で受信し、プリンタを制御する。
処理装置等がプリンタ内の各種制御（受信、デー゛夕転
送、印字等）を実行している稼動率に応じて”データを
メモリに直接転送するための時間間隔を１′″設定する
ことにより、印字を妨げることす＜、受。
送、印字等）を実行している稼動率に応じて”データを
メモリに直接転送するための時間間隔を１′″設定する
ことにより、印字を妨げることす＜、受。
信を行なえた。
アクセス中は、データ受信を許さない方式であるｌため
、データ送信ＩＩ Ｋて待たされる場合が多く、・また
、処理装置１１郷によって制御時間を細く切り分・けて
、データ受信と印字制御を交互にアクセスする方法でも
、データ送佃儒の侍６時間の短縮は計れるものの、デー
タ込４ｐｉ儒の処坤連直が速くなつ・ている今は、デー
タ送信側のアクセス効率については配慮がされておらす
、待ち時間の少ない高速データ転送に問題があった。
、データ送信ＩＩ Ｋて待たされる場合が多く、・また
、処理装置１１郷によって制御時間を細く切り分・けて
、データ受信と印字制御を交互にアクセスする方法でも
、データ送佃儒の侍６時間の短縮は計れるものの、デー
タ込４ｐｉ儒の処坤連直が速くなつ・ている今は、デー
タ送信側のアクセス効率については配慮がされておらす
、待ち時間の少ない高速データ転送に問題があった。
本発明の目的は、高速にデータを受信するとともに、印
字制御の時も、データ受信を可能とする□ことにある。
字制御の時も、データ受信を可能とする□ことにある。
上記目的は、プリンタ内のデータ受信制御装置と印字制
御装置との間に、デュアルポートメモリ（ＲＡＭ）と、
データ受信タイミング、印字制御部１ｆｌイミングの調
整および各制御をコントロールする゛インターフェイス
制御部を設け、リアル・タイム転。
御装置との間に、デュアルポートメモリ（ＲＡＭ）と、
データ受信タイミング、印字制御部１ｆｌイミングの調
整および各制御をコントロールする゛インターフェイス
制御部を設け、リアル・タイム転。
送を可能とすることにより達成される。
装置と印字制御装置との間に設けたデュアル・ボ。
−ト・メモリは、１アクセスの中に２つのメモリ・。
アクセス・すイクルン持つ構成とし、デュアルポ−ト・
メモリのメモリアクセス１サイクルで２つ゛のボートか
らのメモリアクセスが一度にできるこ２（１とを可能と
し、また、インターフェイス制御部は、プリンタ印字読
み出し、ポインタ（メモリアドレス）カ受信データ書き
込みポインタ（メモリアドレス）を追い越さない様に制
御し、２つのボートの送受信タイミングを司り、それに
よっ曵プリンタ受信制御装置は、受信データを受（Ａデ
ータ書き込みボ゛インタの指示１７）場ｆ！Ｉｔへ４Ａ
き込みながら、同時に印字読み出しポインタの指示１石
場所から読み出“すことができデータの転送効率を上げ
ることができる。
１、。
メモリのメモリアクセス１サイクルで２つ゛のボートか
らのメモリアクセスが一度にできるこ２（１とを可能と
し、また、インターフェイス制御部は、プリンタ印字読
み出し、ポインタ（メモリアドレス）カ受信データ書き
込みポインタ（メモリアドレス）を追い越さない様に制
御し、２つのボートの送受信タイミングを司り、それに
よっ曵プリンタ受信制御装置は、受信データを受（Ａデ
ータ書き込みボ゛インタの指示１７）場ｆ！Ｉｔへ４Ａ
き込みながら、同時に印字読み出しポインタの指示１石
場所から読み出“すことができデータの転送効率を上げ
ることができる。
１、。
以下、本発明の一実施例を第１図および第２図。
により説明する。
第１図において、１はデータＺ誓さ込むためのアドレス
・レジスタ、２はデュアル・ボート・７１″モリ、６は
データな絖み出すためのアドレスレジスタ、４はＤＭＡ
コントローラ、５は処理装置、６゛はアドレスコンパレ
ータ、７は印字制御ｓ５８は・印字装置である。
・レジスタ、２はデュアル・ボート・７１″モリ、６は
データな絖み出すためのアドレスレジスタ、４はＤＭＡ
コントローラ、５は処理装置、６゛はアドレスコンパレ
ータ、７は印字制御ｓ５８は・印字装置である。
データ送信側からデータを送信して印字する場′１・・
６ ・ 合、まず、ＤＭＡコントローラ４に送信要求信号を送り
割り込みがかかる。前記ＤＭＡコントローラ４は、デー
タ送信側へ送信０．にの信号ケ返し、データｗ：キ込み
アドレスレジスタ１に誉ぎ込み先頭アドレスをセットす
る。
６ ・ 合、まず、ＤＭＡコントローラ４に送信要求信号を送り
割り込みがかかる。前記ＤＭＡコントローラ４は、デー
タ送信側へ送信０．にの信号ケ返し、データｗ：キ込み
アドレスレジスタ１に誉ぎ込み先頭アドレスをセットす
る。
次に、データ送信側よりデータが送られてくる。
ＤＭＡコントローラ４は、データが書き込まれた最終ア
ドレスを記憶する、一方、プリンタ印字制御部７は、印
字装置８に対して起動信号を発すると共に、データを読
み出すためのアドレスレジスタ１０３に読み込み開始ア
ドレスをセットする。この時“アドレスコンパレータ６
が読み出しアドレスが書。
ドレスを記憶する、一方、プリンタ印字制御部７は、印
字装置８に対して起動信号を発すると共に、データを読
み出すためのアドレスレジスタ１０３に読み込み開始ア
ドレスをセットする。この時“アドレスコンパレータ６
が読み出しアドレスが書。
き込みアドレスを追越さないように比較し、等し。
くなった時点で処理装置５’Ｖ経由して印字制御部。
７に、割り込みを掛け、印字装置８に対［７停止信号１
５を発生させる。
５を発生させる。
この様に、デュアルポートメモリ２を介してり。
ＭＡコントローラ４による書き込み動作と印字側゛御部
７による読み田し動作が同時に行なわれてい゛る。この
ことを第２図を使っ℃説明すると受信側２゜御装置の処
理装置５から出されるメモリアクセス。
７による読み田し動作が同時に行なわれてい゛る。この
ことを第２図を使っ℃説明すると受信側２゜御装置の処
理装置５から出されるメモリアクセス。
クロック１サイクルに対し℃、デュアルポートメモリ２
内で、読み込みサイクルと誉ぎ込みサイク。
内で、読み込みサイクルと誉ぎ込みサイク。
ルの２つを持ち、それぞれ専用ボートで指定され。
た畳込アドレスレジスタ１および読出しアドレスレジス
タ６の値をそれぞれ読み出し、書き込みで゛ぎるように
なっており、デエ、アルポートメモリ２゛内では読み出
し、＊ぎ込み動作を繰り返している゛だけであるが、プ
リンタの受イバ制御装置としては゛１サイクルでメモリ
の飲み出し、書き込みができ１１″処理が簡素化される
。
タ６の値をそれぞれ読み出し、書き込みで゛ぎるように
なっており、デエ、アルポートメモリ２゛内では読み出
し、＊ぎ込み動作を繰り返している゛だけであるが、プ
リンタの受イバ制御装置としては゛１サイクルでメモリ
の飲み出し、書き込みができ１１″処理が簡素化される
。
本発明によれは下記の効果が得られる。 ゛（１
）データ送信の効率化・・・・・・データ送信側にてデ
。
）データ送信の効率化・・・・・・データ送信側にてデ
。
−タを送る際、待ちの状態に入ることが少な１・いので
データ伝送の効率が上がる。
データ伝送の効率が上がる。
（２）汎用性・・・・・・従来例のようにシステム固有
の送・信タイミング等の情報を記憶させる必要がな・い
ので、どのシステムにも使用でき汎用性が高まる。
の送・信タイミング等の情報を記憶させる必要がな・い
ので、どのシステムにも使用でき汎用性が高まる。
図はいずれも本発明の一実施例を示すもので、。
第１図はプリンタの受信制御装置の構成図、第２゜図は
プーアルボートメモリのタイミングチャート。 である。 １・・・アドレスレジスタ、 ２・・・デュアルポー
ト・メモリ、。 ６・・・アドレスレジスタ、 ４・・・ＤＭＡコント
ローラ、 。 ５・・・処理装置、 ｂ・・・アドレス
コンパレータ、。 ７・・・印字制御部、 ８・・・印字装置。 ＋０ ・ ７ ・ 第 １ 図
プーアルボートメモリのタイミングチャート。 である。 １・・・アドレスレジスタ、 ２・・・デュアルポー
ト・メモリ、。 ６・・・アドレスレジスタ、 ４・・・ＤＭＡコント
ローラ、 。 ５・・・処理装置、 ｂ・・・アドレス
コンパレータ、。 ７・・・印字制御部、 ８・・・印字装置。 ＋０ ・ ７ ・ 第 １ 図
Claims (1)
- １、コントローラを内蔵し、データを受信してメモリに
記憶させる受信制御装置と、メモリに記憶されたデータ
を読み出して印字制御を行なう印字制御装置との間に、
デュアルポート・メモリを設け、該メモリを介してデー
タの引き渡しをし、非同期で双方が同時に動作し得るよ
うにしたことを特徴とするプリンタの受信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156018A JPS6313551A (ja) | 1986-07-04 | 1986-07-04 | プリンタの受信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156018A JPS6313551A (ja) | 1986-07-04 | 1986-07-04 | プリンタの受信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6313551A true JPS6313551A (ja) | 1988-01-20 |
Family
ID=15618513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61156018A Pending JPS6313551A (ja) | 1986-07-04 | 1986-07-04 | プリンタの受信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313551A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163657A (ja) * | 1986-12-26 | 1988-07-07 | Yokogawa Electric Corp | Ｄｍａ転送システム |
| JPH0247074A (ja) * | 1988-08-08 | 1990-02-16 | Canon Inc | 表示制御装置 |
| JPH0324844A (ja) * | 1989-06-21 | 1991-02-01 | Fujitsu Ltd | パケット転送方式 |
| EP0411464A2 (en) * | 1989-07-31 | 1991-02-06 | Kabushiki Kaisha Toshiba | Flat panel display controller using dual-port memory |
| JP2001018476A (ja) * | 1999-07-07 | 2001-01-23 | Fujitsu Ltd | 連続媒体印刷装置 |
-
1986
- 1986-07-04 JP JP61156018A patent/JPS6313551A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163657A (ja) * | 1986-12-26 | 1988-07-07 | Yokogawa Electric Corp | Ｄｍａ転送システム |
| JPH0247074A (ja) * | 1988-08-08 | 1990-02-16 | Canon Inc | 表示制御装置 |
| JPH0324844A (ja) * | 1989-06-21 | 1991-02-01 | Fujitsu Ltd | パケット転送方式 |
| EP0411464A2 (en) * | 1989-07-31 | 1991-02-06 | Kabushiki Kaisha Toshiba | Flat panel display controller using dual-port memory |
| US5218274A (en) * | 1989-07-31 | 1993-06-08 | Kabushiki Kaisha Toshiba | Flat panel display controller using dual-port memory |
| JP2001018476A (ja) * | 1999-07-07 | 2001-01-23 | Fujitsu Ltd | 連続媒体印刷装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4831514A (en) | Method and device for connecting a 16-bit microprocessor to 8-bit modules | |
| US5195185A (en) | Dynamic bus arbitration with concurrent same bus granting every cycle | |
| US5426737A (en) | Direct memory access for data transfer within an I/O device | |
| JPS6313551A (ja) | プリンタの受信制御装置 | |
| KR0167169B1 (ko) | 데이타 송수신장치 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JPH04225458A (ja) | コンピュータ | |
| JP3098550B2 (ja) | バス制御方式 | |
| JPH09128030A (ja) | 数値制御装置の高速化方法 | |
| JP2625288B2 (ja) | バッファメモリアクセスシステム | |
| JPH0895899A (ja) | Ｄｍａ転送制御装置 | |
| JPH03119484A (ja) | 画像処理装置 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPS6341973A (ja) | マルチプロセツサシステム | |
| JPH02211571A (ja) | 情報処理装置 | |
| KR960014177B1 (ko) | 병렬데이터처리시스템의 데이터통신장치 | |
| JPH01108665A (ja) | Ｄｍａ転送制御方式 | |
| JPH0229357A (ja) | プリンタのインターフェース | |
| JPS6163461A (ja) | プリンタバツフア | |
| JPS63284659A (ja) | Ｄｍａ転送制御方法 | |
| JPH0573473A (ja) | 産業用コンピユータシステム | |
| JPS5999522A (ja) | 入出力制御方式 | |
| JPH0728744A (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPH05265923A (ja) | データ転送装置 | |
| JPH05120152A (ja) | 複数の共有メモリ管理装置 |