JPH0573473A - 産業用コンピユータシステム - Google Patents

Abstract

(57)【要約】 【目的】 メインプロセッサのメモリ空間に割り付けら
れる主メモリとデュアルポートメモリ間のデータ転送を
高速に行う産業用コンピュータシステムの提供。 【構成】 マイクロプロセッサ１からのＤＭＡ転送条件
の入力によりＤＭＡ起動信号を出力し、かつ、ＤＭＡ転
送前にデュアルポートメモリ先頭アドレスを予めローカ
ルメモリ６に出力しておくＤＭＡ制御手段３１と、前記
ＤＭＡ起動信号が入力されるとＤＭＡ要求信号をＤＭＡ
コントローラ２に出力し、かつ、ＤＭＡコントローラ２
から入力されたＤＭＡ許可信号によりコマンド選択信号
を出力する調停手段３２と、このコマンド選択信号によ
り、ＤＭＡ転送時にＤＭＡコントローラ２から出力され
るＩ／Ｏリード信号をデュアルポートメモリリード信号
に、またはＩ／Ｏライト信号をデュアルポートメモリラ
イト信号にそれぞれ変換するコマンド選択手段３３とを
備えた産業用コンピュータシステム。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、産業用コンピュータの
主メモリとシステムバスに接続されるデュアルポートメ
モリ間の高速データ転送機能を持った産業用コンピュー
タシステムに関する。

【０００２】

【従来の技術】最近の産業用コンピュータシステムは、
マイクロコンピュータ技術をベースとして、多機能、高
性能化および高速化が一段と進み、さらに機能の分散化
を図るために、機能単位にモジュール化し、各モジュー
ル内にマイクロプロセッサを搭載した機能分散型システ
ムが主流となっている。それは、例えば通信機能を実現
する為に、モジュール内に通信専用のマイクロプロセッ
サを搭載し、この通信専用のマイクロプロセッサが通信
に関する処理を行うので、メインプロセッサが他の処理
を行えるようになり、全体のスループットが高まるため
である。

【０００３】以下、機能分散化を図った従来のコンピュ
ータシステムに関し、メインプロセッサの接続側をＡ
系、専用プロセッサの接続側をＢ系と定め、図４および
図５を参照して説明する。

【０００４】図４は機能分散型システムの全体構成を示
す図である。このシステムは、プログラムによりＤＭＡ
転送条件を送出するマイクロプロセッサ（メインプロセ
ッサ）１と、このＤＭＡ転送条件に基づきＤＭＡ転送を
制御するＤＭＡコントローラ２と、データを記憶する主
メモリ３とがそれぞれ共通のシステムバス４に接続さ
れ、さらにシステムバス４にはデータ、アドレス並びに
コマンドの各バスバッファを介してデュアルポートメモ
リコントローラ５が接続されている。このデュアルポー
トメモリコントローラ５はローカルメモリ６およびアド
レスデコーダ７の他、さらにバス８を介して、メモリ
９、専用マイクロプロセッサ１０、Ｉ／Ｏ１１などが接
続されている。

【０００５】なお、以上の構成要素のうち、マイクロプ
ロセッサ１、ＤＭＡコントローラ２、主メモリ３および
システムバス４はＡ系に含まれ、バス８、メモリ９、専
用マイクロプロセッサ１０およびＩ／Ｏ １１はＢ系に
含まれるものとする。

【０００６】次に、図５はデュアルポートメモリコント
ローラ５の構成を示す図である。このデュアルポートメ
モリコントローラ５は、複数のプロセッサ１，１０のア
クセスを制御する調停回路１２のほか、Ａ系側データバ
ッファ１３、アドレスバッファ１４、コマンドバッファ
１５およびＢ系側データバッファ１６、アドレスバッフ
ァ１７、コマンドバッファ１８が設けられ、さらにロー
カルメモリ６側のデータ、アドレス、コマンドの各バス
１９、２０、２１が接続されている。

【０００７】この調停回路１２には、Ａ系またはＢ系に
接続されているプロセッサ１，１０が相手系のアクセス
状態を考慮せずにアクセスしても、相手系のプロセッサ
がバスをアクセスしていないときにデータの転送を行っ
たり、または、相手系のプロセッサを停止させてデータ
の転送を行う機能をもっている。

【０００８】ここで、調停回路１２およびローカルメモ
リ６はデュアルポートメモリを構成し、例えばメインプ
ロセッサ１と専用プロセッサ１０からアクセスすること
が可能なメモリとなる。このため、一般には、専用プロ
セッサである通信用プロセッサ、端末制御用プロセッサ
および表示制御用プロセッサを含んだそれぞれのモジュ
ール内に前記デュアルポートメモリを設け、専用プロセ
ッサが大量のデータについて固有の処理を行い、あるい
はデュアルポートメモリを介し、メインプロセッサと通
信用プロセッサ間で大量の送受信用データの受け渡しを
行うことにより、専用プロセッサによる機能分散化を図
っている。

【０００９】このときのデータはいずれも連続したアド
レスに配置されるデータであり、かつ、比較的大容量で
ある。これらのデータの多くは、先頭のアドレスが定ま
りデータサイズが分れば、有効なデータ範囲が決まるも
のである。

【００１０】従って、以上に述べたような機能分散型シ
ステムを実現するためのメインのマイクロプロセッサ１
およびモジュール内の専用プロセッサ１０は、それぞれ
デュアルポートメモリを介して処理要求内容、完了状態
を相互に通知し、またデータもデュアルポートメモリを
介して授受されている。

【００１１】ここで、メインのマイクロプロセッサ１が
デュアルポートメモリに対し、データの書き込みおよび
読出しを行う場合には、メモリリードサイクルまたはメ
モリライトサイクルを実行し、大量のデータ全てをソフ
トウェアで転送する。また、大量のデータを転送するに
際し、単純なデータ転送にも拘らず、速度の上限が定ま
ってしまい、メインのマイクロプロセッサ１の処理能力
を生かせない状態にある。

【００１２】

【発明が解決しようとする課題】従って、以上のような
産業用コンピュータシステムでは、メインプロセッサ側
からデュアルポートメモリをみたとき、そのデュアルポ
ートメモリはメインプロセッサのメモリ空間として割り
付けられているので、主メモリとデュアルポートメモリ
との間でデータのＤＭＡ転送を行うとき、データ転送ご
とにデュアルポートメモリに対して、メモリリードサイ
クルとメモリライトサイクルをそれぞれ実行する必要が
ある。従って、ソフトウェアによるリード、ライト動作
に比較して大幅な速度向上は望めない。このメモリリー
ドサイクル、メモリライトサイクルは、一般的には、 （１）該当メモリへのアドレスの設定 （２）リード／ライト コマンドの送出 （３）データの送出（プロセッサまたはメモリ） （４）データの書き込み、またはプロセッサによるデー
タの取り込み

【００１３】などの処理を行い、これら処理の終了後に
（１）から再度繰り返す。この一連の処理を高速に行う
ため、ライト動作では、ライトコマンド信号と書き込み
データとを同時に出力し、時間縮小、高速化を図ってい
るものもある。

【００１４】しかし、主メモリ３とデュアルポートメモ
リ間のデータ転送のように、転送方向に連続したデータ
をブロック単位ごとに転送する場合、ブロック単位ごと
にメモリリードを実行し、引き続きブロック単位ごとに
メモリライトを実行することから、高速ＤＭＡ転送は望
めなかった。

【００１５】本発明は上記実情を考慮してなされたもの
で、メインプロセッサのメモリ空間に割り付けられてい
る主メモリとデュアルポートメモリとの間で高速データ
転送を実現する産業用コンピュータシステムを提供する
ことを目的とする。

【００１６】

【課題を解決するための手段】本発明は上記課題を解決
するために、メインプロセッサ、ＤＭＡコントローラ、
主メモリおよびデュアルポートメモリコントローラがそ
れぞれシステムバスを介して接続され、かつ、このデュ
アルポートメモリコントローラには当該メモリコントロ
ーラの下で動作し、デュアルポートメモリとして機能す
るローカルメモリの他、ローカルバスを介してＩ／Ｏが
接続されている産業用コンピュータシステムにおいて、
前記デュアルポートメモリコントローラは、前記メイン
プロセッサから送られてくる前記主メモリとＩ／Ｏ間の
ＤＭＡ転送条件信号に基づいてＤＭＡ起動信号を出力
し、かつ、ＤＭＡ転送前にデュアルポートメモリ先頭ア
ドレスを前記ローカルメモリに送出するＤＭＡ制御手段
と、このＤＭＡ制御手段からのＤＭＡ起動信号を受けた
とき、デュアルポートメモリの非アクセス条件の下にＤ
ＭＡ要求信号を前記ＤＭＡコントローラに送出する一
方、このＤＭＡコントローラから送られてくるＤＭＡ許
可信号を受けてコマンド選択信号を出力する調停手段
と、この調停手段からコマンド選択信号を受けた後、前
記主メモリと前記Ｉ／Ｏ間のＤＭＡ転送時に前記ＤＭＡ
コントローラから主メモリリード信号とともに駆動状態
で送り出されるＩ／Ｏライト信号をデュアルポートメモ
リライト信号に変換し、また主メモリライト信号ととも
に駆動状態で送り出されるＩ／Ｏリード信号をデュアル
ポートメモリリード信号に変換するコマンド選択手段と
を備え、前記変換されたデュアルポートメモリライト信
号およびデュアルポートメモリリード信号を用いてＤＭ
Ａ転送データを前記デュアルポートメモリに対してライ
トおよびリード処理する構成である産業用コンピュータ
システム。

【００１７】

【作用】従って、本発明は以上のような手段を講じたこ
とにより、メインプロセッサからＤＭＡ転送条件がＤＭ
ＡコントローラとともにＤＭＡ制御手段に送出すると、
このＤＭＡ制御手段では調停手段を介してＤＭＡコント
ローラにＤＭＡ要求信号を送出する。この後、ＤＭＡコ
ントローラから送られてくるＤＭＡ許可信号を調停手段
で受け取ってコマンド選択信号をコマンド選択手段に送
出する。ここでコマンド選択手段は主メモリとＩ／Ｏ間
ＤＭＡ転送時にＤＭＡコントローラから主メモリリード
・ライト信号とともに送出されるＩ／Ｏライト・リード
信号をデュアルポートメモリライト・リード信号に変換
するので、主メモリとＩ／Ｏ間のＤＭＡ転送機能を用い
て当該主メモリとデュアルポートメモリ間のＤＭＡ転送
を行うことができ、しかもＤＭＡコントローラから駆動
状態で主メモリリード信号およびＩ／Ｏライト信号が送
出され、または駆動状態で主メモリライト信号およびＩ
／Ｏリード信号が送出されるので、主メモリとＩ／Ｏ間
すなわち主メモリとデュアルポートメモリ間で高速なＤ
ＭＡ転送を行うことができる。

【００１８】

【実施例】以下、本発明の実施例について詳細に述べる
が、はじめに本発明の原理について説明する。本原理
は、メインプロセッサとＤＭＡコントローラに対し、デ
ュアルポートメモリ制御手段から、ＤＭＡ要求を行い、
ＤＭＡコントローラに主メモリとＩ／Ｏ間とのＤＭＡ転
送動作をさせるとともに、Ｉ／Ｏに対し出力されるＩ／
ＯリードコマンドおよびＩ／Ｏライトコマンドを、デュ
アルポートメモリに対するメモリリードコマンドおよび
メモリライトコマンドにコマンドの変換を行い、また、
デュアルポートメモリに対するアドレスの更新はデュア
ルポートメモリ制御手段で行うようにしたものである。

【００１９】以下、上記のような原理を踏まえて実現し
た本発明の一実施例について図面を参照して詳細に説明
する。なお、本実施例は、すでに図４および図５で示し
たような機能分散型システムに適用した場合を想定し、
かつ、デュアルポートメモリコントローラ５に代えて、
図１に示すように新たにデュアルポートメモリ制御手段
３０を設けたことにある。なお、同図において図４およ
び図５と同一部分には同一符号を付してその説明を省略
し、ここでは異なる部分についてのみ述べる。

【００２０】図１は本発明の一実施例に係るデュアルポ
ートメモリ制御手段を示すブロック図である。このデュ
アルポートメモリ制御手段３０は、Ａ系各種バスからの
信号を一時記憶して、後述する調停手段３２からのＡ系
選択信号によりローカルメモリ６へ送信するＡ系バスバ
ッファ１３，１４，１５と、図示しないシステムバス４
に接続されたＡ系の各種バスからの転送情報を記憶して
後述する調停手段３２へＤＭＡ起動信号を出力し、か
つ、調停手段３２からＤＭＡ転送前に受信するアドレス
出力許可信号により前記転送情報をローカルメモリ６に
送信するＤＭＡ制御手段３１と、このＤＭＡ制御手段３
１からのＤＭＡ起動信号を受けたとき、デュアルポート
メモリの非アクセス条件の下にＤＭＡ要求信号を図示し
ないＤＭＡコントローラに送出する一方、このＤＭＡコ
ントローラから送られてくるＤＭＡ許可信号を受けてコ
マンド選択信号を出力し、さらにＤＭＡ転送前にＤＭＡ
制御手段３１にアドレス出力許可信号を出力する他、Ａ
系バスバッファにＡ系選択信号を送信し、またはＢ系バ
スバッファにＢ系選択信号を送信して系の選択を行う機
能をもつ調停手段３２と、この調停手段３２からのＡ系
コマンド選択信号を受けた後、前記Ａ系バスバッファ１
３，１４，１５内のＩ／Ｏライト信号をデュアルポート
メモリライト信号に、またはＩ／Ｏリード信号をデュア
ルポートメモリリード信号に変換してデュアルポートメ
モリへ送信するコマンド選択手段３３と、図示しない共
通のバス８に接続されたＢ系の各種バスおよびローカル
メモリ６からの信号を一時記憶して調停手段３２からの
Ｂ系選択信号により送信するＢ系バスバッファ１６，１
７，１８とで構成されている。

【００２１】次に、以上のように構成された本発明シス
テムの動作を説明する。まずメインのマイクロプロセッ
サ１は、メモリ転送すべき諸条件をＤＭＡコントローラ
２に対してプログラムする。次に、マイクロプロセッサ
１は、デュアルポートメモリの転送先頭アドレスおよび
転送データ数等のＤＭＡ転送条件をＤＭＡ制御手段３１
に書き込む。これらのＤＭＡ転送条件が書き込まれる場
所はＤＭＡ制御手段３１内にポートとして予め用意して
おく。ＤＭＡ制御手段３１内ポートに種々の情報が書き
込まれると、ＤＭＡ制御手段３１では調停手段３２に対
しＤＭＡ起動信号を出力する。この調停手段３２はＤＭ
Ａ起動信号が入力され、Ａ系、Ｂ系ともにデュアルポー
トメモリをアクセスしていない条件が成立するのを待
ち、メインのマイクロプロセッサ１側にあるＤＭＡコン
トローラ２に対してＤＭＡ要求信号を出力し、ＤＭＡ許
可信号を待つ。

【００２２】このとき、調停手段３２は、ＤＭＡ許可信
号を受けるとコマンド選択手段３３にコマンド選択信号
を出力するとともにＤＭＡ制御手段３１にアドレス出力
許可信号を出力する。

【００２３】コマンド選択手段３３は、コマンド選択信
号によって、メインのマイクロプロセッサ１側ＤＭＡコ
ントローラ２からＩ／Ｏリード信号またはＩ／Ｏライト
信号が出力される前に、予めこの出力されるＩ／Ｏリー
ド信号をデュアルポートメモリリード信号に、Ｉ／Ｏラ
イト信号をデュアルポートライト信号にそれぞれ変換す
る用意をしておく。

【００２４】ＤＭＡ制御手段３１は、前記アドレス出力
許可信号により、ＤＭＡ転送が行われる前に、ＤＭＡ制
御手段３１内ポートに書き込まれているデュアルポート
メモリ先頭アドレスを出力し、メモリアドレスバスを介
してデュアルポートメモリに与える。

【００２５】ＤＭＡ転送時には、コマンド選択手段３３
が、メインのマイクロプロセッサ１側のＤＭＡコントロ
ーラ２から出力されるＩ／Ｏリード信号をデュアルポー
トメモリリード信号に、または出力されるＩ／Ｏライト
信号をデュアルポートメモリライト信号にそれぞれ変換
して、メモリのアクセスが行われる。

【００２６】１回のアクセスが終了するとＤＭＡ制御手
段３１内のアドレス情報は、直ちにカウントアップされ
る。このカウントアップの信号は、システムに合わせて
決定すれば良く、例えばメモリアクセス完了信号等を用
いる。

【００２７】アドレスはカウントアップされると、次の
メモリアドレスを示すことができ、メインのマイクロプ
ロセッサ１側ＤＭＡコントローラ２も直ちに次のＤＭＡ
転送サイクルに入ることができる。

【００２８】次に、上述したＤＭＡ転送を、さらに高速
化することに関し、図２のブロック図および図３のタイ
ムチャートを参照しつつ説明する。図２は、メモリとＩ
／Ｏ間のＤＭＡ転送を実現するブロック図であり、本発
明は、このメモリとＩ／Ｏ間のＤＭＡ転送機能を利用し
て主メモリとデュアルポートメモリ間のデータ伝送を高
速に行うものである。同図において、マイクロプロセッ
サ１およびＤＭＡコントローラ２間では、バス使用許
可、バスホールド要求、アドレスバス、データバス、メ
モリリード信号、メモリライト信号、Ｉ／Ｏリード信号
およびＩ／Ｏライト信号の送受信を行う。このとき、さ
らにメモリ９が、アドレスバス、データバス、メモリリ
ード信号およびメモリライト信号の送受信に加わり、ま
た、Ｉ／Ｏ１１が、アドレスバス、データバス、Ｉ／Ｏ
リード信号およびＩ／Ｏライト信号の送受信に加わる。
このＩ／Ｏ １１は、ＤＭＡコントローラ２と、ＤＭＡ
要求およびＤＭＡ許可の送受信も行う。

【００２９】ここで、Ｉ／Ｏ １１と示すブロックを図
１の説明で述べたデュアルポートメモリ制御手段３０お
よびデュアルポートメモリとみなし、かつ、メモリ９と
示すブロックを主メモリ３とみなせばよい。

【００３０】図３はＤＭＡ転送時のタイミングチャート
である。同図において、ＤＭＡ転送時の信号状態をアド
レスバス（ａ）、メモリリード信号［ロウアクティブＭ
ＲＤ］（ｂ）、メモリライト信号［ロウアクティブＭＷ
Ｒ］（ｃ），Ｉ／Ｏリード信号［ロウアクティブＩＯ
Ｒ］（ｄ），Ｉ／Ｏライト信号［ロウアクティブＩＯ
Ｗ］（ｅ）、データバス（ｆ）およびデュアルポートメ
モリアドレス（ｇ）の７つの図面で表す。また、ＤＭＡ
転送時における１サイクルの動作を分割し、ｔ１からｔ
５までの時刻で表す。

【００３１】前記両図において、まず、マイクロプロセ
ッサ１が、メモリ転送条件であるメモリ先頭アドレス、
Ｉ／Ｏ先頭アドレスおよび転送データ数をアドレスバス
およびデータバスに送出し、ＤＭＡコントローラ２、こ
れらのメモリ転送条件を取り込む。

【００３２】次に、Ｉ／Ｏ １１は、ＤＭＡ要求をＤＭ
Ａコントローラ２に送る。ＤＭＡコントローラ２は、バ
スホールド要求をマイクロプロセッサに出力してバスの
制御権を得た後に、ＤＭＡ許可をＩ／Ｏ １１に送出す
る。このＤＭＡ許可に基づき、図示しないコマンド選択
手段３３は、Ｉ／Ｏ信号をデュアルポートメモリに対す
る信号に変換する用意ができる。ここで、時刻ｔ１を迎
え、ＤＭＡ転送が開始される。

【００３３】この時刻ｔ１はＤＭＡ動作の初期状態であ
る。このとき、アドレスバス（ａ）はアドレスＡを示
し、メモリリード信号（ｂ）、メモリライト信号
（ｃ）、Ｉ／Ｏリード信号（ｄ）およびＩ／Ｏライト信
号（ｅ）はＨ（ハイ状態）、データバス（ｆ）は未送信
状態、デュアルポートメモリアドレス（ｇ）はＤＡを示
している。

【００３４】次に、ＤＭＡコントローラ２によりメモリ
リード信号（ｂ）およびＩ／Ｏライト信号（ｅ）が、Ｌ
（ロウ状態）となる時刻ｔ２で、メモリアドレスＡは、
Ｉ／Ｏおよびメモリに指定される。引き続き、時刻ｔ３
において、データバス（ｆ）にデータＡが現れる。メモ
リリード信号（ｂ）およびＩ／Ｏライト信号（ｅ）が双
方とも“Ｌ”のため、メモリ３から読み出されるデータ
Ａは、一つのサイクルでＩ／Ｏに書き込まれる。所定の
時間経過後、時刻ｔ４において、ＤＭＡコントローラ２
により、メモリリード信号（ｂ）およびＩ／Ｏライト信
号（ｅ）が、“Ｈ”になって、Ｉ／Ｏ １１のデータＡ
の書き込みが終わる。また、アドレスバス（ａ）におけ
るメモリアドレスＡの送信が終了する。

【００３５】そして、図示しないメモリアクセス完了信
号により、アドレス情報がカウントアップされ、時刻ｔ
５を迎える。この時刻ｔ５は、ＤＭＡ転送が１サイクル
終わった状態であり、時刻ｔ１と同じ信号状態を示して
いる。今後は、カウントアップされたアドレス情報に基
づいて、ＤＭＡ転送を行う。

【００３６】この図３に示すタイミングチャート内の、
メモリからデータを読出し、Ｉ／Ｏへデータを書き込む
タイミングにおいて、メモリリード信号（ｂ）とＩ／Ｏ
ライト信号（ｅ）が同時に動作しているため、高速のＤ
ＭＡ動作が可能である。

【００３７】本発明では、上述したように、Ｉ／Ｏとメ
モリ間のＤＭＡ転送に用いられるＩ／Ｏリード信号およ
びＩ／Ｏライト信号をそれぞれデュアルポートメモリリ
ード信号およびデュアルポートメモリライト信号に変換
し、さらに、メモリリード信号とＩ／Ｏライト信号を同
時に動作させることにより、主メモリとデュアルポート
メモリ間のＤＭＡ転送を高速に実現することができる。

【００３８】本実施例では、主メモリからデュアルポー
トメモリに対するＤＭＡ転送を説明したが、同様に、デ
ュアルポートメモリから主メモリに対するＤＭＡ転送も
Ｉ／Ｏリード信号とメモリライト信号を同時に動作させ
ることによって高速に実現できる。なお、本発明は上述
し、かつ、図面に示す実施例にのみ限定されるものでは
なく、その要旨を逸脱しない範囲で種々変形して実施で
きる。

【００３９】

【発明の効果】以上説明したように、本発明では、ＤＭ
Ａ制御手段がＤＭＡコントローラにＤＭＡ要求をし、許
可がでたら調停手段がコマンド選択手段に命じて、メモ
リ・Ｉ／Ｏ間ＤＭＡ転送の際に用いるＩ／Ｏ信号をデュ
アルポートメモリ信号に変換することによってメモリ・
Ｉ／Ｏ間のＤＭＡ転送機能を主メモリ・デュアルポート
メモリ間のＤＭＡ転送機能に変換し、かつ、主メモリと
Ｉ／Ｏ間すなわち主メモリとデュアルポートメモリ間の
リード信号とライト信号とが同時に駆動状態にあるの
で、メインプロセッサのメモリ空間に割り付けられてい
る主メモリとデュアルポートメモリとの間で高速データ
転送を実現する産業用コンピュータシステムを提供でき
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係るデュアルポートメモリ
制御手段のブロック図。

【図２】Ｉ／Ｏとメモリ間のＤＭＡ転送を実現するブロ
ック図。

【図３】ＤＭＡ動作時のタイミングチャート。

【図４】機能分散型システムを示す図。

【図５】デュアルポートメモリコントローラのブロック
図。

【符号の説明】

１…マイクロプロセッサ、２…ＤＭＡコントローラ、３
…主メモリ、４…システムバス、５…デュアルポートメ
モリコントローラ、６…ローカルメモリ、８…バス、９
…メモリ、１０…専用マイクロプロセッサ、１１…Ｉ／
Ｏ、３０…デュアルポートメモリ制御手段、３１…ＤＭ
Ａ制御手段、３２…調停手段、３３…コマンド選択手
段。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メインプロセッサ、ＤＭＡコントロー
   ラ、主メモリおよびデュアルポートメモリコントローラ
   がそれぞれシステムバスを介して接続され、かつ、この
   デュアルポートメモリコントローラには当該メモリコン
   トローラの下で動作し、デュアルポートメモリとして機
   能するローカルメモリの他、ローカルバスを介してＩ／
   Ｏが接続されている産業用コンピュータシステムにおい
   て、 前記デュアルポートメモリコントローラは、 前記メインプロセッサから送られてくる前記主メモリと
   Ｉ／Ｏ間のＤＭＡ転送条件信号に基づいてＤＭＡ起動信
   号を出力し、かつ、ＤＭＡ転送前にデュアルポートメモ
   リ先頭アドレスを前記ローカルメモリに送出するＤＭＡ
   制御手段と、 このＤＭＡ制御手段からのＤＭＡ起動信号を受けたと
   き、デュアルポートメモリの非アクセス条件の下にＤＭ
   Ａ要求信号を前記ＤＭＡコントローラに送出する一方、
   このＤＭＡコントローラから送られてくるＤＭＡ許可信
   号を受けてコマンド選択信号を出力する調停手段と、 この調停手段からコマンド選択信号を受けた後、前記主
   メモリと前記Ｉ／Ｏ間のＤＭＡ転送時に前記ＤＭＡコン
   トローラから主メモリリード信号とともに駆動状態で送
   り出されるＩ／Ｏライト信号をデュアルポートメモリラ
   イト信号に変換し、また主メモリライト信号とともに駆
   動状態で送り出されるＩ／Ｏリード信号をデュアルポー
   トメモリリード信号に変換するコマンド選択手段とを備
   え、 前記変換されたデュアルポートメモリライト信号および
   デュアルポートメモリリード信号を用いてＤＭＡ転送デ
   ータを前記デュアルポートメモリに対してライトおよび
   リード処理することを特徴とする産業用コンピュータシ
   ステム。