JPH09305536A - バス転送方法及びそのための情報処理装置 - Google Patents
バス転送方法及びそのための情報処理装置Info
- Publication number
- JPH09305536A JPH09305536A JP12131096A JP12131096A JPH09305536A JP H09305536 A JPH09305536 A JP H09305536A JP 12131096 A JP12131096 A JP 12131096A JP 12131096 A JP12131096 A JP 12131096A JP H09305536 A JPH09305536 A JP H09305536A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- bus
- agent
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵのＩＯ命令の発行回数を削減できるバ
ス転送方法とそれに用いる情報処理装置を提供する。 【解決手段】 情報処理装置は，システムバス４０によ
り接続され，エージェントとして夫々動作するＣＰＵ１
０，ＭＥＭ２０，及びＩＯＰ３０を備えている。各エー
ジェントは，システムバス４０に対するスプリット転送
要求フェーズでは，制御コマンド，アドレス，及び戻り
アドレスの３つを転送する第１の転送手段を備えてい
る。また，各エージェントは，前記バスに対するスプリ
ット転送応答フェーズでは，前記制御コマンド，前記ア
ドレス又は要求時の戻りアドレス，及び読み出しデータ
の３つを転送する第２の転送手段を備えている。さら
に，各エージェントは，前記バスのスプリット転送要求
したエージェントにおいて，制御コマンド内に送信先Ｉ
Ｄを付加するＩＤ付加手段を備えている。また，各エー
ジェントは，スプリット転送応答を受信したエージェン
トにおいて制御コマンド内の送信先ＩＤを判別する判別
手段を有する。
ス転送方法とそれに用いる情報処理装置を提供する。 【解決手段】 情報処理装置は，システムバス４０によ
り接続され，エージェントとして夫々動作するＣＰＵ１
０，ＭＥＭ２０，及びＩＯＰ３０を備えている。各エー
ジェントは，システムバス４０に対するスプリット転送
要求フェーズでは，制御コマンド，アドレス，及び戻り
アドレスの３つを転送する第１の転送手段を備えてい
る。また，各エージェントは，前記バスに対するスプリ
ット転送応答フェーズでは，前記制御コマンド，前記ア
ドレス又は要求時の戻りアドレス，及び読み出しデータ
の３つを転送する第２の転送手段を備えている。さら
に，各エージェントは，前記バスのスプリット転送要求
したエージェントにおいて，制御コマンド内に送信先Ｉ
Ｄを付加するＩＤ付加手段を備えている。また，各エー
ジェントは，スプリット転送応答を受信したエージェン
トにおいて制御コマンド内の送信先ＩＤを判別する判別
手段を有する。
Description
【０００１】
【発明の属する技術分野】本発明は，バス転送方法と情
報処理装置に関し，詳しくは，バス転送にスプリット転
送（ＳＰＬＩＴ）方式を採用したバス転送方法と情報処
理装置に関する。
報処理装置に関し，詳しくは，バス転送にスプリット転
送（ＳＰＬＩＴ）方式を採用したバス転送方法と情報処
理装置に関する。
【０００２】
【従来の技術】従来において，情報処理装置におけるメ
モリ部（以下，ＭＥＭと呼ぶ）と入出力コントローラ部
（以下，ＩＯＣと呼ぶ）間の一般的なデータ転送方式に
は，中央情報処理装置（ＣＰＵ）がＩＯを制御するＩＯ
制御方式と呼ばれるものがあり，その中にダイレクト転
送方式とチャネルプログラム方式との２つの転送方式が
ある。
モリ部（以下，ＭＥＭと呼ぶ）と入出力コントローラ部
（以下，ＩＯＣと呼ぶ）間の一般的なデータ転送方式に
は，中央情報処理装置（ＣＰＵ）がＩＯを制御するＩＯ
制御方式と呼ばれるものがあり，その中にダイレクト転
送方式とチャネルプログラム方式との２つの転送方式が
ある。
【０００３】ダイレクト転送方式は，ＣＰＵがデータ転
送に関する情報を全て，ＩＯ命令にてＩＯＣ（またはＰ
ＣＵ）に設定する。ＩＯＣ側には，マイクロプロセッサ
等を必要とせず，全てＣＰＵが制御する。そして，ＩＯ
Ｃ側のコストを下げることが可能な方式で，ＭＥＭ−Ｉ
ＯＣ間のデータ転送に必要な情報を全てＣＰＵがＩＯ命
令を用いて設定する方式である。この方式では，まず，
ＣＰＵはＩＮ命令により，ＩＯＣの状態を確認するとと
もに，デバイスが「ビジー（ＢＵＳＹ）」で無いか？
「準備（ＲＥＡＤＹ）状態」にあるか等を確認する。そ
の後，ＣＰＵはデータ転送に関する幾つかのパラメータ
を出力（ＯＵＴ）命令により，ＩＯＣに書き込む。ここ
で，送信処理であれば，送信データを出力（ＯＵＴ）命
令により書き込み，送信起動のコマンドを同じく，出力
（ＯＵＴ）命令にて出力する。また，ＣＰＵは一連の処
理が完了したことをＩＯＣ内部のステータスレジスタ等
を入力（ＩＮ）命令により，読み出し確認する。
送に関する情報を全て，ＩＯ命令にてＩＯＣ（またはＰ
ＣＵ）に設定する。ＩＯＣ側には，マイクロプロセッサ
等を必要とせず，全てＣＰＵが制御する。そして，ＩＯ
Ｃ側のコストを下げることが可能な方式で，ＭＥＭ−Ｉ
ＯＣ間のデータ転送に必要な情報を全てＣＰＵがＩＯ命
令を用いて設定する方式である。この方式では，まず，
ＣＰＵはＩＮ命令により，ＩＯＣの状態を確認するとと
もに，デバイスが「ビジー（ＢＵＳＹ）」で無いか？
「準備（ＲＥＡＤＹ）状態」にあるか等を確認する。そ
の後，ＣＰＵはデータ転送に関する幾つかのパラメータ
を出力（ＯＵＴ）命令により，ＩＯＣに書き込む。ここ
で，送信処理であれば，送信データを出力（ＯＵＴ）命
令により書き込み，送信起動のコマンドを同じく，出力
（ＯＵＴ）命令にて出力する。また，ＣＰＵは一連の処
理が完了したことをＩＯＣ内部のステータスレジスタ等
を入力（ＩＮ）命令により，読み出し確認する。
【０００４】ダイレクトＩＯ方式はＩＯＣ側に特別なハ
ードウエア（ＨＷ）も不要であり，またソフトウエア
（ＳＷ）も後述のチャネルプログラム方式と比較して，
チャネルプログラムの準備，終了割り込みの処理等複雑
な処理が不要であるといった利点がある。また，近年の
ＣＰＵ（主にマイクロプロセッサ）の高性能化に伴い，
処理性能も比較して向上する利点も生まれている。
ードウエア（ＨＷ）も不要であり，またソフトウエア
（ＳＷ）も後述のチャネルプログラム方式と比較して，
チャネルプログラムの準備，終了割り込みの処理等複雑
な処理が不要であるといった利点がある。また，近年の
ＣＰＵ（主にマイクロプロセッサ）の高性能化に伴い，
処理性能も比較して向上する利点も生まれている。
【０００５】もう１つのチャネルプログラム方式は，Ｉ
ＯＣ（ＰＣＵ）側にて，マイクロプロセッサを有し，Ｃ
ＰＵがメモリ上に準備したチャンネルプログラムをＩＯ
Ｃがフェッチし，解析し，データ転送を実行する。ダイ
レクト転送方式と比較して，ＣＰＵ側の負荷を低減でき
るできるという効果がある。具体的には，ＣＰＵがあら
かじめＭＥＭ上にデータ転送に関するパラメータや指示
（チャネルプログラム）を書き込んでおき，ＯＵＴ命令
によりこのチャネルプログラムのＭＥＭ上のアドレスを
ＩＯＣへ書き込む。次に，ＩＯＣはこのアドレスからチ
ャネルプログラムをフェッチし，データ転送を実行す
る。データ転送が完了するとＩＯＣはＣＰＵに対して終
了割り込みを実行し，データ転送の完了を通知する。こ
のチャネルプログラム方式は，ＭＥＭをＣＰＵとＩＯＣ
とのメールボックス（ＢＯＸ）に使用する事でＩＯ命令
の実行回数を削減し，ＩＯ命令によるＣＰＵの待ち時間
を削減する効果を有する。
ＯＣ（ＰＣＵ）側にて，マイクロプロセッサを有し，Ｃ
ＰＵがメモリ上に準備したチャンネルプログラムをＩＯ
Ｃがフェッチし，解析し，データ転送を実行する。ダイ
レクト転送方式と比較して，ＣＰＵ側の負荷を低減でき
るできるという効果がある。具体的には，ＣＰＵがあら
かじめＭＥＭ上にデータ転送に関するパラメータや指示
（チャネルプログラム）を書き込んでおき，ＯＵＴ命令
によりこのチャネルプログラムのＭＥＭ上のアドレスを
ＩＯＣへ書き込む。次に，ＩＯＣはこのアドレスからチ
ャネルプログラムをフェッチし，データ転送を実行す
る。データ転送が完了するとＩＯＣはＣＰＵに対して終
了割り込みを実行し，データ転送の完了を通知する。こ
のチャネルプログラム方式は，ＭＥＭをＣＰＵとＩＯＣ
とのメールボックス（ＢＯＸ）に使用する事でＩＯ命令
の実行回数を削減し，ＩＯ命令によるＣＰＵの待ち時間
を削減する効果を有する。
【０００６】一方，バス転送方式の一つとして，スプリ
ット（ＳＰＬＩＴ）転送方式と呼ばれるものがある。こ
のＳＰＬＩＴ転送は，アドレスを送り出した時点で，バ
スを開放する方式である。このためのバスの占有時間を
低減し，スループットを向上させる効果がある。
ット（ＳＰＬＩＴ）転送方式と呼ばれるものがある。こ
のＳＰＬＩＴ転送は，アドレスを送り出した時点で，バ
スを開放する方式である。このためのバスの占有時間を
低減し，スループットを向上させる効果がある。
【０００７】他方，通常のＲＥＡＤ転送では，アドレス
を送出し，応答装置からのデータが返却されるまで，バ
スは占有（インターロック）される。したがって，応答
装置からのデータ返却が遅れる装置においては，バスを
一装置が占有状態となってしまうため，システムのスル
ープットを低下させてしまう。
を送出し，応答装置からのデータが返却されるまで，バ
スは占有（インターロック）される。したがって，応答
装置からのデータ返却が遅れる装置においては，バスを
一装置が占有状態となってしまうため，システムのスル
ープットを低下させてしまう。
【０００８】なお，ＳＰＬＩＴ転送は，上記したダイレ
クト転送，チャンネルプログラム転送のいずれの方式に
おいてもＲＥＡＤ動作では使用可能である。
クト転送，チャンネルプログラム転送のいずれの方式に
おいてもＲＥＡＤ動作では使用可能である。
【０００９】
【発明が解決しようとする課題】しかしながら，ＣＰＵ
−ＭＥＭ間の転送高速化がキャシュ方式などにより一般
化しているのに対して，ＩＯ命令に関する高速化手段で
一般化しているものは少ない。
−ＭＥＭ間の転送高速化がキャシュ方式などにより一般
化しているのに対して，ＩＯ命令に関する高速化手段で
一般化しているものは少ない。
【００１０】例えば，ＭＥＭからの読み出しはキャシュ
メモリなどにより，データ応答に関するＣＰＵの待ち時
間は最小となるように設計されているが，ＩＯＣのステ
ータスレジスタ等の情報は読み出しを行うのにＣＰＵ−
ＩＯＰ−ＩＯＣを介して読み出すため，長い待ち時間を
必要とする。
メモリなどにより，データ応答に関するＣＰＵの待ち時
間は最小となるように設計されているが，ＩＯＣのステ
ータスレジスタ等の情報は読み出しを行うのにＣＰＵ−
ＩＯＰ−ＩＯＣを介して読み出すため，長い待ち時間を
必要とする。
【００１１】また，ＩＯＣに設定する情報は４バイトか
ら６４バイト程度あるのに対して，ＩＯ命令にて扱える
データは通常４バイト（マイクロプロセッサの内部デー
タ幅）である。よって，１つのデータ転送を実行するの
に，数回のＩＯ命令実行が必要である。
ら６４バイト程度あるのに対して，ＩＯ命令にて扱える
データは通常４バイト（マイクロプロセッサの内部デー
タ幅）である。よって，１つのデータ転送を実行するの
に，数回のＩＯ命令実行が必要である。
【００１２】よって，ダイレクトＩＯ方式はＭＥＭ−Ｉ
ＯＣ間のデータ転送が頻繁に行われる情報処理装置で
は，ＩＯ命令によるＣＰＵの待ち時間が増大し，システ
ムのスループットを低下させるといった問題があった。
一方，ダイレクトＩＯ方式と比較してＩＯＣ側にもマイ
クロプロセッサ（ＭＰＵ）やＭＥＭフェッチの機能等複
雑なＨＷが必要となる。
ＯＣ間のデータ転送が頻繁に行われる情報処理装置で
は，ＩＯ命令によるＣＰＵの待ち時間が増大し，システ
ムのスループットを低下させるといった問題があった。
一方，ダイレクトＩＯ方式と比較してＩＯＣ側にもマイ
クロプロセッサ（ＭＰＵ）やＭＥＭフェッチの機能等複
雑なＨＷが必要となる。
【００１３】また，転送起動的にはＩＯ命令が必要であ
り，１つのＩＯＣ配下に更に複数のデバイス，例えば，
フロッピィディスクドライバ（ＦＤＤ），ハードディス
クドライバ（ＨＤＤ），磁気テープ（ＭＴ）等を有する
ＩＯＣに連続してＩＯ命令を実行した場合，２つ目以降
のＩＯ命令はＩＯＣがＢＵＳＹ状態となりＣＰＵの待ち
時間は発生してしまう。ここで，チャネルプログラム方
式は，ダイレクトＩＯ方式と比較し，ＩＯ命令発行回数
の削減によりＣＰＵの待ち時間は削減されるものの，Ｉ
Ｏ命令を全く排除するには至っていない。
り，１つのＩＯＣ配下に更に複数のデバイス，例えば，
フロッピィディスクドライバ（ＦＤＤ），ハードディス
クドライバ（ＨＤＤ），磁気テープ（ＭＴ）等を有する
ＩＯＣに連続してＩＯ命令を実行した場合，２つ目以降
のＩＯ命令はＩＯＣがＢＵＳＹ状態となりＣＰＵの待ち
時間は発生してしまう。ここで，チャネルプログラム方
式は，ダイレクトＩＯ方式と比較し，ＩＯ命令発行回数
の削減によりＣＰＵの待ち時間は削減されるものの，Ｉ
Ｏ命令を全く排除するには至っていない。
【００１４】ところで，ＳＰＬＩＴ転送方式と呼ばれる
バス転送方式がある。通常，ＲＥＡＤ転送は，アドレス
を送出し，応答装置からのデータが返却されるまで，バ
スは占有（インターロック）される。したがって，応答
装置からのデータが返却が遅れる装置においては，バス
を一装置が占有状態となってしまう為，システムのスル
ープットを低下させてしまう。ＳＰＬＩＴ転送は，アド
レスを送り出した時点で，バスを開放することから，こ
の占有時間を低減し，スループットを向上させる効果が
あり，上記したダイレクトＩＯ方式は，チャンネルプロ
グラム方式のいずれにおいても，ＲＥＡＤ動作は使用可
能である。
バス転送方式がある。通常，ＲＥＡＤ転送は，アドレス
を送出し，応答装置からのデータが返却されるまで，バ
スは占有（インターロック）される。したがって，応答
装置からのデータが返却が遅れる装置においては，バス
を一装置が占有状態となってしまう為，システムのスル
ープットを低下させてしまう。ＳＰＬＩＴ転送は，アド
レスを送り出した時点で，バスを開放することから，こ
の占有時間を低減し，スループットを向上させる効果が
あり，上記したダイレクトＩＯ方式は，チャンネルプロ
グラム方式のいずれにおいても，ＲＥＡＤ動作は使用可
能である。
【００１５】そこで，本発明の技術的課題は，ＣＰＵの
ＩＯ命令の発行回数を削減できるバス転送方法と情報処
理装置とを提供することにある。
ＩＯ命令の発行回数を削減できるバス転送方法と情報処
理装置とを提供することにある。
【００１６】
【課題を解決するための手段】本発明によれば，中央処
理部，メモリ部，及び入出力制御部がシステムバスに接
続され，前記メモリ部，前記中央処理部，及び前記入出
力制御部との間では，スプリット転送方式でデータ転送
が行われるバス転送方法において，前記メモリ部，前記
中央処理部，及び前記入出力制御部は，エージェントと
して動作し，発信元のエージェントからの要求に応じた
データを前記発信元のエージェント以外にもデータ転送
することを特徴とするバス転送方法が得られる。
理部，メモリ部，及び入出力制御部がシステムバスに接
続され，前記メモリ部，前記中央処理部，及び前記入出
力制御部との間では，スプリット転送方式でデータ転送
が行われるバス転送方法において，前記メモリ部，前記
中央処理部，及び前記入出力制御部は，エージェントと
して動作し，発信元のエージェントからの要求に応じた
データを前記発信元のエージェント以外にもデータ転送
することを特徴とするバス転送方法が得られる。
【００１７】また，本発明によれば，システムバスに接
続された中央処理部，メモリ部，及び入出力制御部を備
え，前記メモリ部，前記中央処理部，及び前記入出力制
御部との間では，スプリット転送方式でデータ転送が行
われる情報処理装置において，前記メモリ部，前記中央
処理部，及び前記入出力制御部はエージェントとして動
作し，発信元のエージェントからの要求に応じたデータ
を前記発信元のエージェント以外にもデータ転送するデ
ータ転送手段を備えていることを特徴とする情報処理装
置が得られる。
続された中央処理部，メモリ部，及び入出力制御部を備
え，前記メモリ部，前記中央処理部，及び前記入出力制
御部との間では，スプリット転送方式でデータ転送が行
われる情報処理装置において，前記メモリ部，前記中央
処理部，及び前記入出力制御部はエージェントとして動
作し，発信元のエージェントからの要求に応じたデータ
を前記発信元のエージェント以外にもデータ転送するデ
ータ転送手段を備えていることを特徴とする情報処理装
置が得られる。
【００１８】
【発明の実施の形態】以下，本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１９】図１は本発明の実施の一形態による情報処
理装置の構成を示すブロック図である。図２は図１の情
報処理装置のアドレスマッピングの一例を示す図であ
る。図３は図１の情報処理装置のＩＯＣへのパラメータ
の形式を示す図である。また，図４は図１の情報処理装
置の転送データの形式を示す図である。
理装置の構成を示すブロック図である。図２は図１の情
報処理装置のアドレスマッピングの一例を示す図であ
る。図３は図１の情報処理装置のＩＯＣへのパラメータ
の形式を示す図である。また，図４は図１の情報処理装
置の転送データの形式を示す図である。
【００２０】図１を参照して，情報処理装置は，ＣＰＵ
１０，ＭＥＭ２０，入出力プロセッサ（以下，ＩＯＰと
呼ぶ）３０，ｎ個のＩＯＣ0 〜Ｃn ５０，６０…７０と
を備え，ＣＰＵ１０，ＭＥＭ２０，ＩＯＰ３０はシステ
ムバス４０を介して接続され，一方ＩＯＰ３０配下に
は，ｎ個のＩＯＣ0 〜Ｃn ５０，６０，７０はＩＯバス
８０を介して夫々接続されている。
１０，ＭＥＭ２０，入出力プロセッサ（以下，ＩＯＰと
呼ぶ）３０，ｎ個のＩＯＣ0 〜Ｃn ５０，６０…７０と
を備え，ＣＰＵ１０，ＭＥＭ２０，ＩＯＰ３０はシステ
ムバス４０を介して接続され，一方ＩＯＰ３０配下に
は，ｎ個のＩＯＣ0 〜Ｃn ５０，６０，７０はＩＯバス
８０を介して夫々接続されている。
【００２１】情報処理装置において，ＣＰＵ１０，ＭＥ
Ｍ２０，ＩＯＰ３０，ｎ個のＩＯＣ0 〜Ｃn ５０，６０
…７０の各エージェントは，バスに対するスプリト転送
要求フェーズにおいて，制御コマンド，アドレス，及び
戻りアドレスの３つを転送する第１の転送手段を備えて
いる。
Ｍ２０，ＩＯＰ３０，ｎ個のＩＯＣ0 〜Ｃn ５０，６０
…７０の各エージェントは，バスに対するスプリト転送
要求フェーズにおいて，制御コマンド，アドレス，及び
戻りアドレスの３つを転送する第１の転送手段を備えて
いる。
【００２２】また，各エージェントは，バスに対するス
プリット転送応答フェーズでは，前記制御コマンド，前
記アドレス又は要求時の戻りアドレス，及び読み出しデ
ータの３つを転送する第２の転送手段を備えている。ま
た，各エージェントは，前記バスのスプリット転送要求
した場合において，制御コマンド内に送信先ＩＤを付加
するＩＤ付加手段を備えている。また，各エージェント
は，スプリット転送応答を受信した場合において制御コ
マンド内の送信先ＩＤを判別する判別手段を備えてい
る。
プリット転送応答フェーズでは，前記制御コマンド，前
記アドレス又は要求時の戻りアドレス，及び読み出しデ
ータの３つを転送する第２の転送手段を備えている。ま
た，各エージェントは，前記バスのスプリット転送要求
した場合において，制御コマンド内に送信先ＩＤを付加
するＩＤ付加手段を備えている。また，各エージェント
は，スプリット転送応答を受信した場合において制御コ
マンド内の送信先ＩＤを判別する判別手段を備えてい
る。
【００２３】さらに，この情報装置では，ＭＥＭ２０を
含むＣＰＵ１０，ＩＯＰ３０，及びＩＯＣ５０〜７０に
対してシステム内でユニークなアドレス空間がマッピン
グされている。
含むＣＰＵ１０，ＩＯＰ３０，及びＩＯＣ５０〜７０に
対してシステム内でユニークなアドレス空間がマッピン
グされている。
【００２４】図２に示すように，例えば，ＣＰＵ１０に
は，００００００００番地から００００ＦＦＦＦ番地が
割り当てられており，ＩＯＰ３０には，０００１０００
０番地から０００１ＦＦＦＦ番地が割り当てられてい
る。
は，００００００００番地から００００ＦＦＦＦ番地が
割り当てられており，ＩＯＰ３０には，０００１０００
０番地から０００１ＦＦＦＦ番地が割り当てられてい
る。
【００２５】図１の情報処理装置のＳＰＬＩＴ転送の動
作を説明する。データ要求エージェント（ここでは，Ｃ
ＰＵ１０）がバス４０に対して読み出し要求を出力す
る。読み出し要求を受け取ったエージェント（ここで
は，ＭＥＭ２０）は，そこで一旦バス４０を解放する。
応答データが準備出来たエージェント（ＭＥＭ２０）は
バス４０に対して応答データを出力し，データ要求エー
ジェント（ＣＰＵ１０）はこれを受け取る。
作を説明する。データ要求エージェント（ここでは，Ｃ
ＰＵ１０）がバス４０に対して読み出し要求を出力す
る。読み出し要求を受け取ったエージェント（ここで
は，ＭＥＭ２０）は，そこで一旦バス４０を解放する。
応答データが準備出来たエージェント（ＭＥＭ２０）は
バス４０に対して応答データを出力し，データ要求エー
ジェント（ＣＰＵ１０）はこれを受け取る。
【００２６】通常のインタロックと呼ばれるバス転送で
は，データ要求からデータ応答まではバスが要求エージ
ェントによって占有されてしまい，データの読み出し期
間バスはデータ待ちの為，止まってしまう事になる。マ
ルチプロセッサシステム等のバスに高スループットが要
求されるシステムでは，これらのバスの占有を回避し，
高スループットを実現する為にＳＰＬＩＴ転送が用いら
れている。
は，データ要求からデータ応答まではバスが要求エージ
ェントによって占有されてしまい，データの読み出し期
間バスはデータ待ちの為，止まってしまう事になる。マ
ルチプロセッサシステム等のバスに高スループットが要
求されるシステムでは，これらのバスの占有を回避し，
高スループットを実現する為にＳＰＬＩＴ転送が用いら
れている。
【００２７】通常のＳＰＬＩＴ転送は要求元に必ず，応
答データが返ってくる事が原則であるが，本発明の実施
の一形態によるフォワード転送は，ＣＰＵ１０が起動し
たＳＰＬＩＴ要求の応答データが，ＩＯＣ宛に送られ
る。
答データが返ってくる事が原則であるが，本発明の実施
の一形態によるフォワード転送は，ＣＰＵ１０が起動し
たＳＰＬＩＴ要求の応答データが，ＩＯＣ宛に送られ
る。
【００２８】ＩＯＣ内のコマンド受信バッファに対して
送られたデータ転送に関するパラメータにより，ＩＯＣ
はデータ転送を起動する為，ＣＰＵ１０は通常のＭＥＭ
２０への転送を１つ起動するだけで，ＩＯＣに対するデ
ータ転送を実行する事が出来る。
送られたデータ転送に関するパラメータにより，ＩＯＣ
はデータ転送を起動する為，ＣＰＵ１０は通常のＭＥＭ
２０への転送を１つ起動するだけで，ＩＯＣに対するデ
ータ転送を実行する事が出来る。
【００２９】次に本発明の実施の一形態について，ＣＰ
Ｕ１０がＭＥＭ２０上に確保したバッファ領域のデータ
をＩＯＣに対する転送要求が発生した場合の動作につい
て更に具体的に説明する。
Ｕ１０がＭＥＭ２０上に確保したバッファ領域のデータ
をＩＯＣに対する転送要求が発生した場合の動作につい
て更に具体的に説明する。
【００３０】システムバス４０，ＩＯバス８０は，４バ
イトの幅を持ち，制御情報／送信元ＩＤ，アドレス，デ
ータが時分割にて転送される。そのフォーマットは，先
に説明した図２のように構成されている。
イトの幅を持ち，制御情報／送信元ＩＤ，アドレス，デ
ータが時分割にて転送される。そのフォーマットは，先
に説明した図２のように構成されている。
【００３１】ＣＰＵ１０は，データ転送に先立って，Ｍ
ＥＭ２０上に，図３に示す形式でＩＯＣとのデータ転送
に関する各種のパラメータ，例えば，ＲＥＡＤ／ＷＲＩ
ＴＥ，データ長，バッファアドレスなどを書き込む。こ
の情報は通常８〜６４バイト程度である。このデータの
内容に関しては，一般のチャネルプログラム方式のそれ
と何ら代わりは無いので，ここでは詳細な説明は省略す
る。
ＥＭ２０上に，図３に示す形式でＩＯＣとのデータ転送
に関する各種のパラメータ，例えば，ＲＥＡＤ／ＷＲＩ
ＴＥ，データ長，バッファアドレスなどを書き込む。こ
の情報は通常８〜６４バイト程度である。このデータの
内容に関しては，一般のチャネルプログラム方式のそれ
と何ら代わりは無いので，ここでは詳細な説明は省略す
る。
【００３２】次に，ＣＰＵ１０，スプリット（ＳＰＬＩ
Ｔ）転送により上記ＭＥＭ２０上のデータをＩＯＣ５０
〜７０へ転送すべく，ＳＰＬＩＴ転送要求（フォワード
要求）を起動する。
Ｔ）転送により上記ＭＥＭ２０上のデータをＩＯＣ５０
〜７０へ転送すべく，ＳＰＬＩＴ転送要求（フォワード
要求）を起動する。
【００３３】図４に示すように，ＳＰＬＩＴ転送要求の
データフォーマットは，制御コード，このバス転送が誰
から発せられたものかを示すエージェントに対してユニ
ークに設定された送信元ＩＤ１００，ＭＥＭ２０上に書
き込んだパラメータのアドレス１１０と，データ（ＳＰ
ＬＩＴ転送の時には戻りアドレスが設定される）１２０
によって構成されている。制御コードは，バス転送がＲ
ＥＡＤ転送であるか，ＷＲＩＴＥ転送であるか，転送
長，ＳＰＬＩＴ転送であるか等の情報を含む。
データフォーマットは，制御コード，このバス転送が誰
から発せられたものかを示すエージェントに対してユニ
ークに設定された送信元ＩＤ１００，ＭＥＭ２０上に書
き込んだパラメータのアドレス１１０と，データ（ＳＰ
ＬＩＴ転送の時には戻りアドレスが設定される）１２０
によって構成されている。制御コードは，バス転送がＲ
ＥＡＤ転送であるか，ＷＲＩＴＥ転送であるか，転送
長，ＳＰＬＩＴ転送であるか等の情報を含む。
【００３４】ＭＥＭ２０上の２８００００番地に書かれ
た６４バイトのバラメータを‘Ｅ０１０００８００’に
マッピングされたＩＯＣ５０〜７０にフォワード転送の
要求を出す手順を説明する。
た６４バイトのバラメータを‘Ｅ０１０００８００’に
マッピングされたＩＯＣ５０〜７０にフォワード転送の
要求を出す手順を説明する。
【００３５】ＣＰＵ１０は，制御コードに，ＳＰＬＩＴ
転送でしかもフォワード転送である事を設定（ここで
は，１６進表示で“６７００”，２進表示で『０１１０
０１１１ ００００ ００００１』）し，送信元ＩＤ
にはＣＰＵのＩＤ（ここでは，００１０）を設定する。
転送でしかもフォワード転送である事を設定（ここで
は，１６進表示で“６７００”，２進表示で『０１１０
０１１１ ００００ ００００１』）し，送信元ＩＤ
にはＣＰＵのＩＤ（ここでは，００１０）を設定する。
【００３６】アドレスには，パラメータのアドレスであ
る２８００００番地，データにはフォワードしたＩＯＣ
のマッピングされた“Ｅ０１００８００”を設定し，デ
ータ要求サイクルを起動する。
る２８００００番地，データにはフォワードしたＩＯＣ
のマッピングされた“Ｅ０１００８００”を設定し，デ
ータ要求サイクルを起動する。
【００３７】通常のＳＰＬＩＴ転送の場合，ＣＰＵ１０
は，応答データが返ってくるのを待つが，制御コードに
フォワード転送が設定されている場合は，通常のＭＥＭ
書き込み転送と同様，データ応答サイクルを待たない。
は，応答データが返ってくるのを待つが，制御コードに
フォワード転送が設定されている場合は，通常のＭＥＭ
書き込み転送と同様，データ応答サイクルを待たない。
【００３８】このバス転送を起動するとＭＥＭ２０は，
２８００００番地から読み出した６４バイトのデータを
制御コードにＳＰＬＩＴ応答である“３７００”を設定
し，送信先ＩＤにはＣＰＵのＩＤを設定したまま，アド
レスＳＰＬＩＴ要求時のデータであるＩＯＣ1 のアドレ
ス“Ｅ０１０００８００”を設定し，データ応答サイク
ルを起動する。
２８００００番地から読み出した６４バイトのデータを
制御コードにＳＰＬＩＴ応答である“３７００”を設定
し，送信先ＩＤにはＣＰＵのＩＤを設定したまま，アド
レスＳＰＬＩＴ要求時のデータであるＩＯＣ1 のアドレ
ス“Ｅ０１０００８００”を設定し，データ応答サイク
ルを起動する。
【００３９】ここで，６４バイトの制御コードとして
は，上記したものの他に，ＲＥＡＤ系において，ＳＰＬ
ＩＴ ＲＥＡＤ要求は，１６進表示で“４７００”が例
示できる。また，ＷＲＩＴＥ系として，ＷＲＩＴＥ転送
は，１６進表示で“０７００”が例示できる。
は，上記したものの他に，ＲＥＡＤ系において，ＳＰＬ
ＩＴ ＲＥＡＤ要求は，１６進表示で“４７００”が例
示できる。また，ＷＲＩＴＥ系として，ＷＲＩＴＥ転送
は，１６進表示で“０７００”が例示できる。
【００４０】尚，３２バイト・１６バイトの制御コード
としては，フォワード転送は，“６５００”・“６４０
０”，ＲＥＡＤ系において，ＳＰＬＩＴ ＲＥＡＤ要求
は，１６進表示で“４５００”・“４４００”，ＳＰＬ
ＩＴ ＲＥＡＤ応答は，１６進表示で“３５００”・
“３４００”等が夫々例示できる。また，ＷＲＩＴＥ系
として，ＷＲＩＴＥ転送は，１６進表示で“０５００”
・“０４００”が夫々例示できる。
としては，フォワード転送は，“６５００”・“６４０
０”，ＲＥＡＤ系において，ＳＰＬＩＴ ＲＥＡＤ要求
は，１６進表示で“４５００”・“４４００”，ＳＰＬ
ＩＴ ＲＥＡＤ応答は，１６進表示で“３５００”・
“３４００”等が夫々例示できる。また，ＷＲＩＴＥ系
として，ＷＲＩＴＥ転送は，１６進表示で“０５００”
・“０４００”が夫々例示できる。
【００４１】‘Ｅ０１０００８００’というアドレスが
自分の配下のＩＯＣにマップされたアドレスである事を
認識したＩＯＰ３０はこのバス転送を取り込み，ＩＯＣ
1 ６０へ転送を伝達する。
自分の配下のＩＯＣにマップされたアドレスである事を
認識したＩＯＰ３０はこのバス転送を取り込み，ＩＯＣ
1 ６０へ転送を伝達する。
【００４２】このデータがＩＯＣ1 ６０内のコマンド受
信バッファに取り込まれると，ＩＯＣ1 ６０は送信元Ｉ
Ｄを識別し，本転送がＣＰＵ１０からのパラメータ転送
である事を知り（判別手段），このパラメータに従いデ
ータ転送を実行する。
信バッファに取り込まれると，ＩＯＣ1 ６０は送信元Ｉ
Ｄを識別し，本転送がＣＰＵ１０からのパラメータ転送
である事を知り（判別手段），このパラメータに従いデ
ータ転送を実行する。
【００４３】データ転送動作を完了するとＩＯＣ1 ６０
は終了割り込み送信元ＩＤで通知されたＣＰＵ１０に対
して行い，ＩＯ動作の完了を通知する。
は終了割り込み送信元ＩＤで通知されたＣＰＵ１０に対
して行い，ＩＯ動作の完了を通知する。
【００４４】尚，上記動作説明において，ＩＯＣの動作
として，ＩＯＣ1 ６０についてのみ述べたが，他のＩＯ
Ｃに関しても動作は上述したものと同様である。
として，ＩＯＣ1 ６０についてのみ述べたが，他のＩＯ
Ｃに関しても動作は上述したものと同様である。
【００４５】
【発明の効果】以上説明したように，本発明においては
ＭＥＭ−ＩＯＣ間のデータ転送に関してＩＯ命令を必要
としないので，高速度の転送が可能なバス転送方法とそ
れを用いた情報処理装置を提供することができる。
ＭＥＭ−ＩＯＣ間のデータ転送に関してＩＯ命令を必要
としないので，高速度の転送が可能なバス転送方法とそ
れを用いた情報処理装置を提供することができる。
【図１】本発明の実施の一形態による情報処理装置の構
成を示す図である。
成を示す図である。
【図２】図１の情報処理装置のアドレスマッピングの一
例を示す図である。
例を示す図である。
【図３】図１の情報処理装置のＩＯＣへのパラメータの
形式を示す図である。
形式を示す図である。
【図４】図１の情報処理装置の転送データの形式を示す
図である。
図である。
１０ ＣＰＵ ２０ ＭＥＭ ３０ ＩＯＰ ４０ システムバス ５０ ＩＯＣ0 ６０ ＩＯＣ1 ７０ ＩＯＣn ８０ ＩＯバス １００ 制御コード，送信元ＩＤ １１０ アドレス １２０ データ（戻りアドレス）
Claims (6)
- 【請求項１】 中央処理部，メモリ部，及び入出力制御
部がシステムバスに接続され，前記メモリ部，前記中央
処理部，及び前記入出力制御部との間では，スプリット
転送方式でデータ転送が行われるバス転送方法におい
て，前記メモリ部，前記中央処理部，及び前記入出力制
御部は，エージェントとして動作し，発信元のエージェ
ントからの要求に応じたデータを前記発信元のエージェ
ント以外にもデータ転送することを特徴とするバス転送
方法。 - 【請求項２】 請求項１記載のバス転送方法において，
前記バスに対するスプリット転送要求フェーズでは，制
御コマンド，アドレス，及び戻りアドレスの３つを転送
し，前記バスに対するスプリット転送応答フェーズで
は，前記制御コマンド，前記アドレス又は要求時の戻り
アドレス，及び読み出しデータの３つを転送し，前記バ
スのスプリット転送要求したエージェントにおいて前記
制御コマンド内に送信先ＩＤを付加し，スプリット転送
応答を受信したエージェントにおいて前記制御コマンド
内の送信先ＩＤを判別することを特徴とするバス転送方
法。 - 【請求項３】 請求項１記載のバス転送方法において，
前記中央処理部，前記メモリ部，及び前記入出力制御部
に個々にユニークなアドレス空間がマッピングされ，割
り当てられていることを特徴とするバス転送方法。 - 【請求項４】 システムバスに接続された中央処理部，
メモリ部，及び入出力制御部を備え，前記メモリ部，前
記中央処理部，及び前記入出力制御部との間では，スプ
リット転送方式でデータ転送が行われる情報処理装置に
おいて，前記メモリ部，前記中央処理部，及び前記入出
力制御部はエージェントとして動作し，発信元のエージ
ェントからの要求に応じたデータを前記発信元のエージ
ェント以外にもデータ転送するデータ転送手段を備えて
いることを特徴とする情報処理装置。 - 【請求項５】 請求項４記載の情報処理装置において，
前記中央処理部，前記メモリ部，及び前記入出力制御部
はそれぞれ各部に割り当てられたアドレス空間を備えて
いることを特徴とする情報処理装置。 - 【請求項６】 請求項４記載の情報処理装置において，
前記データ転送手段は，前記バスに対するスプリト転送
要求フェーズでは，制御コマンド，アドレス，及び戻り
アドレスの３つを転送する第１の転送手段と，前記バス
に対するスプリット転送応答フェーズでは，前記制御コ
マンド，前記アドレス又は要求時の戻りアドレス，及び
読み出しデータの３つを転送する第２の転送手段と，前
記バスのスプリット転送を要求したエージェントにおい
て制御コマンド内に送信先ＩＤを付加するＩＤ付加手段
と，スプリット転送応答を受信したエージェントにおい
て制御コマンド内の送信先ＩＤを判別する判別手段とを
有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12131096A JPH09305536A (ja) | 1996-05-16 | 1996-05-16 | バス転送方法及びそのための情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12131096A JPH09305536A (ja) | 1996-05-16 | 1996-05-16 | バス転送方法及びそのための情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09305536A true JPH09305536A (ja) | 1997-11-28 |
Family
ID=14808085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12131096A Pending JPH09305536A (ja) | 1996-05-16 | 1996-05-16 | バス転送方法及びそのための情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09305536A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8745446B2 (en) | 2009-03-25 | 2014-06-03 | Spansion Llc | Integrated circuit, debugging circuit, and debugging command control method |
-
1996
- 1996-05-16 JP JP12131096A patent/JPH09305536A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8745446B2 (en) | 2009-03-25 | 2014-06-03 | Spansion Llc | Integrated circuit, debugging circuit, and debugging command control method |
| US9514070B2 (en) | 2009-03-25 | 2016-12-06 | Cypress Semiconductor Corporation | Debug control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7149874B2 (en) | Memory hub bypass circuit and method | |
| US5696910A (en) | Method and apparatus for tracking transactions in a pipelined bus | |
| EP1646925B1 (en) | Apparatus and method for direct memory access in a hub-based memory system | |
| US20050114559A1 (en) | Method for efficiently processing DMA transactions | |
| JPH09160861A (ja) | ローカル・プロセッサの介入なしにコマンド・ブロックをローカル処理サイドに転送するための情報処理システム | |
| JP2004171209A (ja) | 共有メモリデータ転送装置 | |
| JP3027843B2 (ja) | バススヌ−プ方法 | |
| JP2000293436A (ja) | パイプラインメモリシステムにおける複数のターゲットへの複数の未解決要求のサポート | |
| JP3266470B2 (ja) | 強制順序で行う要求毎ライト・スルー・キャッシュを有するデータ処理システム | |
| US7203781B2 (en) | Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus | |
| JP2006268753A (ja) | Ｄｍａ回路及びコンピュータシステム | |
| JP2813182B2 (ja) | マルチプロセッサコンピュータ複合装置 | |
| JPH09305536A (ja) | バス転送方法及びそのための情報処理装置 | |
| JP3111052B2 (ja) | 複数のプロセッサに接続されたバスにデータを供給する方法およびシステム | |
| JP2002198987A (ja) | ハブおよびポート付き転送コントローラのアクティブ・ポート | |
| JP4012338B2 (ja) | ロード／ストア支援エンジン | |
| JP4818820B2 (ja) | バスシステムおよびバススレーブならびにバス制御方法 | |
| US6907454B1 (en) | Data processing system with master and slave processors | |
| JPH0736704A (ja) | プログラムダウンロード方式 | |
| JPH1185673A (ja) | 共有バスの制御方法とその装置 | |
| JPH09218859A (ja) | マルチプロセッサ制御システム | |
| JP3056169B2 (ja) | データ送受信方式とその方法 | |
| JP2002182901A (ja) | コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット | |
| JP2003122701A (ja) | インターフェース及び入出力デバイス | |
| JPH0573473A (ja) | 産業用コンピユータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |