JP2002182901A - コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット - Google Patents
コプロセッサデータアクセス制御装置、その方法およびその命令フォーマットInfo
- Publication number
- JP2002182901A JP2002182901A JP2001017969A JP2001017969A JP2002182901A JP 2002182901 A JP2002182901 A JP 2002182901A JP 2001017969 A JP2001017969 A JP 2001017969A JP 2001017969 A JP2001017969 A JP 2001017969A JP 2002182901 A JP2002182901 A JP 2002182901A
- Authority
- JP
- Japan
- Prior art keywords
- coprocessor
- data
- column
- register
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000012545 processing Methods 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 abstract description 11
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
- G06F9/3881—Arrangements for communication of instructions and data
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】 コプロセッサとメモリとの間の伝送における
データワードの数を決定するため、コプロセッサレジス
タ表示欄を持つコプロセッサメモリアクセス命令を使用
する. 【解決手段】 コプロセッサデータアクセス制御方法
は、コプロセッサとメモリユニットとの間で伝送される
ワードデータの量を決定することができるように、コプ
ロセッサ表示欄のあるコプロセッサメモリアクセス命令
を有する。コプロセッサ表示欄は、実際には、コプロセ
ッサ番号欄及びコプロセッサレジスタ欄を含む。コプロ
セッサ番号欄は使用される特定のコプロセッサを示し、
コプロセッサレジスタ欄は使用される特定のレジスタ群
を示す。
データワードの数を決定するため、コプロセッサレジス
タ表示欄を持つコプロセッサメモリアクセス命令を使用
する. 【解決手段】 コプロセッサデータアクセス制御方法
は、コプロセッサとメモリユニットとの間で伝送される
ワードデータの量を決定することができるように、コプ
ロセッサ表示欄のあるコプロセッサメモリアクセス命令
を有する。コプロセッサ表示欄は、実際には、コプロセ
ッサ番号欄及びコプロセッサレジスタ欄を含む。コプロ
セッサ番号欄は使用される特定のコプロセッサを示し、
コプロセッサレジスタ欄は使用される特定のレジスタ群
を示す。
Description
【０００１】
【発明の属する技術分野】本発明は、データアクセス制
御装置及び方法、並びにデータアクセス制御に用いられ
る命令フォーマットに関連し、特に、コプロセッサメモ
リアクセス命令群の１つがコプロセッサとメモリとの間
で伝送される複数のデータワードの量を決定することが
できる表示欄を持つ、コプロセッサデータアクセス制御
装置、その方法およびその命令フォーマットに関するも
のである。
御装置及び方法、並びにデータアクセス制御に用いられ
る命令フォーマットに関連し、特に、コプロセッサメモ
リアクセス命令群の１つがコプロセッサとメモリとの間
で伝送される複数のデータワードの量を決定することが
できる表示欄を持つ、コプロセッサデータアクセス制御
装置、その方法およびその命令フォーマットに関するも
のである。
【０００２】
【従来の技術】従来、プロセッサは多くの電子機器にお
ける不可欠の部品のひとつである。例えば、あらゆるパ
ーソナルコンピュータは、ＣＰＵ（中央処理装置）と多
くの専用プロセッサを備えている。電子技術の急速な発
展に伴い、ますます強力な機能を持ったプロセッサが作
られるようになった。
ける不可欠の部品のひとつである。例えば、あらゆるパ
ーソナルコンピュータは、ＣＰＵ（中央処理装置）と多
くの専用プロセッサを備えている。電子技術の急速な発
展に伴い、ますます強力な機能を持ったプロセッサが作
られるようになった。
【０００３】強力なプロセッサを求める声に応え、コプ
ロセッサが開発されて副次的なデータを処理するように
なったので、メインプロセッサはより効率的に迅速に機
能するようになった。
ロセッサが開発されて副次的なデータを処理するように
なったので、メインプロセッサはより効率的に迅速に機
能するようになった。
【０００４】メインプロセッサのデータアクセス命令の
うち、いくつかの命令は、コプロセッサとメモリとの間
のデータ伝送を制御するために特別に導入される。コプ
ロセッサを対象としたデータアクセス制御方法が数多く
発明されている。例えば、米国特許第５,１９３,１５９
号の"Microprocessor System" では、１６ビットの一時
レジスタは、データ伝送数を制御するために使用され
る。しかし、この方法では、多くのチップ領域が必要に
なる。米国特許第６,００２,８８１号の"Coprocessor D
ata Access Control" では、コプロセッサ命令のアドレ
スモード情報の一部は、伝送されるデータの量を制御す
るために使用される。しかし、この方法では、伝送長情
報(transmission length information) を保持するため
だけに多くの命令ビットを使い切る傾向がある。
うち、いくつかの命令は、コプロセッサとメモリとの間
のデータ伝送を制御するために特別に導入される。コプ
ロセッサを対象としたデータアクセス制御方法が数多く
発明されている。例えば、米国特許第５,１９３,１５９
号の"Microprocessor System" では、１６ビットの一時
レジスタは、データ伝送数を制御するために使用され
る。しかし、この方法では、多くのチップ領域が必要に
なる。米国特許第６,００２,８８１号の"Coprocessor D
ata Access Control" では、コプロセッサ命令のアドレ
スモード情報の一部は、伝送されるデータの量を制御す
るために使用される。しかし、この方法では、伝送長情
報(transmission length information) を保持するため
だけに多くの命令ビットを使い切る傾向がある。
【０００５】
【発明が解決しようとする課題】そこで、本発明の目的
のひとつは、コプロセッサとメモリとの間の伝送におけ
るデータワードの数を決定するため、コプロセッサレジ
スタ表示欄を持つコプロセッサメモリアクセス命令を使
用することができるコプロセッサデータアクセス制御方
法を提供することである。
のひとつは、コプロセッサとメモリとの間の伝送におけ
るデータワードの数を決定するため、コプロセッサレジ
スタ表示欄を持つコプロセッサメモリアクセス命令を使
用することができるコプロセッサデータアクセス制御方
法を提供することである。
【０００６】本発明のもうひとつの目的は、付加レジス
タなしに又は固定アドレスモード情報の一部を占有する
必要なしに、データ伝送量を制御することができるコプ
ロセッサデータアクセス制御方法を提供することであ
る。
タなしに又は固定アドレスモード情報の一部を占有する
必要なしに、データ伝送量を制御することができるコプ
ロセッサデータアクセス制御方法を提供することであ
る。
【０００７】本発明の更なる目的は、チップ領域がより
小さくてすむコプロセッサデータアクセス制御方法を提
供することである。その上、もともと伝送長情報のため
にコプロセッサメモリアクセス命令によって使われてい
た多くの命令ビットを、他の目的のために自由に使える
ようになる。
小さくてすむコプロセッサデータアクセス制御方法を提
供することである。その上、もともと伝送長情報のため
にコプロセッサメモリアクセス命令によって使われてい
た多くの命令ビットを、他の目的のために自由に使える
ようになる。
【０００８】
【課題を解決するための手段】これら及び他の利点を達
成するために、そして本発明の目的に従って、請求項１
記載の発明は、ＣＰＵ、メモリユニット及びコプロセッ
サを備えたコプロセッサデータアクセス制御装置を提供
する。ＣＰＵは、ＣＰＵ命令を実行してデータ処理を行
うために使用される。ＣＰＵ命令は、複数のコプロセッ
サメモリアクセス命令を含む。メモリユニットは、ＣＰ
Ｕに接続され、データワードを格納するために使用され
る。コプロセッサは、ＣＰＵ及びメモリユニットに接続
され、ＣＰＵによって実行されるコプロセッサメモリア
クセス命令の制御下でアドレスモードの１つによって、
メモリユニットに格納されたデータワードにアクセスし
て処理するために使用される。コプロセッサメモリアク
セス命令は表示欄を持ち、そしてＮデータワードが表示
欄の値に従ってコプロセッサによってメモリユニットに
又はメモリユニットからアクセスされる。Ｎは１以上の
値である。
成するために、そして本発明の目的に従って、請求項１
記載の発明は、ＣＰＵ、メモリユニット及びコプロセッ
サを備えたコプロセッサデータアクセス制御装置を提供
する。ＣＰＵは、ＣＰＵ命令を実行してデータ処理を行
うために使用される。ＣＰＵ命令は、複数のコプロセッ
サメモリアクセス命令を含む。メモリユニットは、ＣＰ
Ｕに接続され、データワードを格納するために使用され
る。コプロセッサは、ＣＰＵ及びメモリユニットに接続
され、ＣＰＵによって実行されるコプロセッサメモリア
クセス命令の制御下でアドレスモードの１つによって、
メモリユニットに格納されたデータワードにアクセスし
て処理するために使用される。コプロセッサメモリアク
セス命令は表示欄を持ち、そしてＮデータワードが表示
欄の値に従ってコプロセッサによってメモリユニットに
又はメモリユニットからアクセスされる。Ｎは１以上の
値である。
【０００９】上記コプロセッサデータアクセス制御装置
において、コプロセッサメモリアクセス命令の表示欄
は、コプロセッサ番号欄及び／又はコプロセッサレジス
タ欄を含む（請求項２〜４）。コプロセッサ番号欄は、
起動されるべき特定のコプロセッサについての情報を格
納するために使用される。コプロセッサレジスタ欄は、
データ処理に使用される特定のレジスタ群についての情
報を格納するために使用される。
において、コプロセッサメモリアクセス命令の表示欄
は、コプロセッサ番号欄及び／又はコプロセッサレジス
タ欄を含む（請求項２〜４）。コプロセッサ番号欄は、
起動されるべき特定のコプロセッサについての情報を格
納するために使用される。コプロセッサレジスタ欄は、
データ処理に使用される特定のレジスタ群についての情
報を格納するために使用される。
【００１０】請求項５記載の発明は、コプロセッサデー
タアクセス制御方法を提供する。この方法は、表示欄を
持つ命令を発し、コプロセッサ表示欄における値に従っ
て特定のコプロセッサによってメモリユニットに又はメ
モリユニットからＮデータワードにサクセスする各ステ
ップを有する。Ｎは１以上の値であり、そしてワードデ
ータの数は、コプロセッサ番号欄及び／又はコプロセッ
サレジスタ欄における値で決定される。
タアクセス制御方法を提供する。この方法は、表示欄を
持つ命令を発し、コプロセッサ表示欄における値に従っ
て特定のコプロセッサによってメモリユニットに又はメ
モリユニットからＮデータワードにサクセスする各ステ
ップを有する。Ｎは１以上の値であり、そしてワードデ
ータの数は、コプロセッサ番号欄及び／又はコプロセッ
サレジスタ欄における値で決定される。
【００１１】上記コプロセッサデータアクセス制御方法
において、コプロセッサメモリアクセス命令の表示欄
は、コプロセッサ番号欄及び／又はコプロセッサレジス
タ欄を含む（請求項６〜８）。コプロセッサ番号欄は、
起動されるべき特定のコプロセッサについての情報を格
納するために使用される。コプロセッサレジスタ欄は、
データ処理に使用される特定のレジスタ群についての情
報を格納するために使用される。
において、コプロセッサメモリアクセス命令の表示欄
は、コプロセッサ番号欄及び／又はコプロセッサレジス
タ欄を含む（請求項６〜８）。コプロセッサ番号欄は、
起動されるべき特定のコプロセッサについての情報を格
納するために使用される。コプロセッサレジスタ欄は、
データ処理に使用される特定のレジスタ群についての情
報を格納するために使用される。
【００１２】請求項９記載の発明は、コプロセッサデー
タアクセス制御命令フォーマットを提供する。命令フォ
ーマットは表示欄を含み、そして使用される特定のコプ
ロセッサと、メモリユニットに又はメモリユニットから
アクセスされるデータワードの数とが、表示欄の値によ
って決定される。
タアクセス制御命令フォーマットを提供する。命令フォ
ーマットは表示欄を含み、そして使用される特定のコプ
ロセッサと、メモリユニットに又はメモリユニットから
アクセスされるデータワードの数とが、表示欄の値によ
って決定される。
【００１３】上記コプロセッサデータアクセス制御命令
フォーマットにおいて、コプロセッサメモリアクセス命
令の表示欄は、コプロセッサ番号欄及び／又はコプロセ
ッサレジスタ欄を含む（請求項１０〜１２）。コプロセ
ッサ番号欄は、起動されるべき特定のコプロセッサにつ
いての情報を格納するために使用される。コプロセッサ
レジスタ欄は、データ処理に使用される特定のレジスタ
群についての情報を格納するために使用される。
フォーマットにおいて、コプロセッサメモリアクセス命
令の表示欄は、コプロセッサ番号欄及び／又はコプロセ
ッサレジスタ欄を含む（請求項１０〜１２）。コプロセ
ッサ番号欄は、起動されるべき特定のコプロセッサにつ
いての情報を格納するために使用される。コプロセッサ
レジスタ欄は、データ処理に使用される特定のレジスタ
群についての情報を格納するために使用される。
【００１４】
【発明の実施の形態】本発明は、メインプロセッサ及び
コプロセッサ（ＣＰ）に適合したデータアクセス制御装
置及び方法を提供する。この装置及び方法は、本発明の
実施形態にあるような特定の命令フォーマットを使用す
る。本発明では、コプロセッサメモリアクセス命令の表
示欄が、コプロセッサとメモリとの間で伝送されるデー
タワードの量を決定するために導入される。ここで言う
表示欄は、実際には、コプロセッサ番号欄及び／又はコ
プロセッサレジスタ欄を含む。コプロセッサ番号欄は起
動されるべき特定のコプロセッサについての情報を格納
し、そしてコプロセッサレジスタ欄はトランザクション
に用いられる特定のレジスタ群についての情報を格納す
る。
コプロセッサ（ＣＰ）に適合したデータアクセス制御装
置及び方法を提供する。この装置及び方法は、本発明の
実施形態にあるような特定の命令フォーマットを使用す
る。本発明では、コプロセッサメモリアクセス命令の表
示欄が、コプロセッサとメモリとの間で伝送されるデー
タワードの量を決定するために導入される。ここで言う
表示欄は、実際には、コプロセッサ番号欄及び／又はコ
プロセッサレジスタ欄を含む。コプロセッサ番号欄は起
動されるべき特定のコプロセッサについての情報を格納
し、そしてコプロセッサレジスタ欄はトランザクション
に用いられる特定のレジスタ群についての情報を格納す
る。
【００１５】本発明の実施形態によれば、各コプロセッ
サは、通常の動作モード下で固定の機能を有する。即
ち、各コプロセッサは、コプロセッサ番号欄及び／又は
コプロセッサレジスタ欄における値に従って、メモリか
ら固定長のワードにアクセスしたり検索したりする。よ
って、付加レジスタの必要又は命令におけるアドレスモ
ード情報の一部を占有する必要がなく、データ伝送量が
制御される。更に、チップ領域が縮小可能になり、そし
てもともと伝送長情報のためにコプロセッサメモリアク
セス命令によって使われていた多くの命令ビットを、他
の目的のために自由に使えるようになる。
サは、通常の動作モード下で固定の機能を有する。即
ち、各コプロセッサは、コプロセッサ番号欄及び／又は
コプロセッサレジスタ欄における値に従って、メモリか
ら固定長のワードにアクセスしたり検索したりする。よ
って、付加レジスタの必要又は命令におけるアドレスモ
ード情報の一部を占有する必要がなく、データ伝送量が
制御される。更に、チップ領域が縮小可能になり、そし
てもともと伝送長情報のためにコプロセッサメモリアク
セス命令によって使われていた多くの命令ビットを、他
の目的のために自由に使えるようになる。
【００１６】図１は、本発明によるコプロセッサデータ
アクセス制御方法を実施することができるマイクロプロ
セッサ及びコプロセッサの構成図である。図に示すよう
に、この構成には、原則的に、ＣＰＵ１００、コプロセ
ッサ１１０及びメモリユニット１２０が含まれる。メモ
リユニット１２０はキャッシュメモリ及び付加型のメモ
リ群を含む。ＣＰＵ１００は、ＣＰＵ命令を実行してデ
ータ処理を行うために使用される。ＣＰＵ命令には、コ
プロセッサメモリアクセス命令が含まれる。コプロセッ
サ１１０は、ＣＰＵ１００及びメモリユニット１２０に
接続される。コプロセッサ１１０は、ＣＰＵ１００によ
って実行されるコプロセッサメモリアクセス命令の制御
下で、複数のアドレスモードの１つによりアドレスされ
た、メモリユニット１２０に記憶されるデータワードに
アクセスして処理する。
アクセス制御方法を実施することができるマイクロプロ
セッサ及びコプロセッサの構成図である。図に示すよう
に、この構成には、原則的に、ＣＰＵ１００、コプロセ
ッサ１１０及びメモリユニット１２０が含まれる。メモ
リユニット１２０はキャッシュメモリ及び付加型のメモ
リ群を含む。ＣＰＵ１００は、ＣＰＵ命令を実行してデ
ータ処理を行うために使用される。ＣＰＵ命令には、コ
プロセッサメモリアクセス命令が含まれる。コプロセッ
サ１１０は、ＣＰＵ１００及びメモリユニット１２０に
接続される。コプロセッサ１１０は、ＣＰＵ１００によ
って実行されるコプロセッサメモリアクセス命令の制御
下で、複数のアドレスモードの１つによりアドレスされ
た、メモリユニット１２０に記憶されるデータワードに
アクセスして処理する。
【００１７】なお、図１にはコプロセッサ１１０は１つ
だけ示されているが、本発明は、１つのマイクロプロセ
ッサと複数のコプロセッサの構成でも適用可能である。
複数のコプロセッサは、ＣＰＵ１００のためにデータ処
理を補助する。
だけ示されているが、本発明は、１つのマイクロプロセ
ッサと複数のコプロセッサの構成でも適用可能である。
複数のコプロセッサは、ＣＰＵ１００のためにデータ処
理を補助する。
【００１８】ＣＰＵ１００は、メモリユニット１２０か
ら命令をフェッチし始めるとき、アドレスバスＡＢにア
ドレスを送る。このアドレスバスＡＢに送られたアドレ
スに従って、メモリユニット１２０は必要な命令を検索
して、データバスＤＢに乗せる。この命令をＣＰＵ１０
０とコプロセッサ１１０とが同時に検査する。その命令
がコプロセッサメモリアクセス命令であれば、コプロセ
ッサ１１０は、命令に従って、コプロセッサ１１０とメ
モリユニット１２０との間で伝送されるワードデータの
量を決定することができる。
ら命令をフェッチし始めるとき、アドレスバスＡＢにア
ドレスを送る。このアドレスバスＡＢに送られたアドレ
スに従って、メモリユニット１２０は必要な命令を検索
して、データバスＤＢに乗せる。この命令をＣＰＵ１０
０とコプロセッサ１１０とが同時に検査する。その命令
がコプロセッサメモリアクセス命令であれば、コプロセ
ッサ１１０は、命令に従って、コプロセッサ１１０とメ
モリユニット１２０との間で伝送されるワードデータの
量を決定することができる。
【００１９】図２に本発明の実施形態によるコプロセッ
サ用の命令フォーマットを示す。この命令フォーマット
は表示欄２００を含む。表示欄２００は、コプロセッサ
番号欄（ＣＰ番号）２２０若しくはコプロセッサレジス
タ欄（ＣＰレジスタ）２１０又はその両方を含む。コプ
ロセッサ番号欄２２０は、起動されるべき特定のコプロ
セッサについての情報を格納しており、例えば、コプロ
セッサ番号欄２２０の各値は起動されるべきコプロセッ
サに対応している。コプロセッサレジスタ欄２１０は、
データ処理に使用される特定のレジスタ群についての情
報を格納しており、例えば、コプロセッサレジスタ欄２
１０の各値は、データ伝送に使用されるレジスタの数に
対応している。
サ用の命令フォーマットを示す。この命令フォーマット
は表示欄２００を含む。表示欄２００は、コプロセッサ
番号欄（ＣＰ番号）２２０若しくはコプロセッサレジス
タ欄（ＣＰレジスタ）２１０又はその両方を含む。コプ
ロセッサ番号欄２２０は、起動されるべき特定のコプロ
セッサについての情報を格納しており、例えば、コプロ
セッサ番号欄２２０の各値は起動されるべきコプロセッ
サに対応している。コプロセッサレジスタ欄２１０は、
データ処理に使用される特定のレジスタ群についての情
報を格納しており、例えば、コプロセッサレジスタ欄２
１０の各値は、データ伝送に使用されるレジスタの数に
対応している。
【００２０】このような設計は、各コプロセッサが通常
の動作モード下で固定機能を持つという条件に基づいて
いる。つまり、各コプロセッサはメモリユニット又は特
定のレジスタから固定長のワードデータにアクセスす
る。例えば、コプロセッサ番号欄２２０における値に従
って、対応するコプロセッサが選択される。コプロセッ
サ番号欄２２０及び／又はコプロセッサレジスタ欄２１
０における値に従って、必要なレジスタの数及び／又は
伝送される必要があるワードデータの数が決定される。
の動作モード下で固定機能を持つという条件に基づいて
いる。つまり、各コプロセッサはメモリユニット又は特
定のレジスタから固定長のワードデータにアクセスす
る。例えば、コプロセッサ番号欄２２０における値に従
って、対応するコプロセッサが選択される。コプロセッ
サ番号欄２２０及び／又はコプロセッサレジスタ欄２１
０における値に従って、必要なレジスタの数及び／又は
伝送される必要があるワードデータの数が決定される。
【００２１】
【発明の効果】本発明によれば、コプロセッサメモリア
クセス命令にコプロセッサレジスタ表示欄を持たせたの
で、コプロセッサとメモリとの間の伝送におけるデータ
ワードの数を決定することができる。
クセス命令にコプロセッサレジスタ表示欄を持たせたの
で、コプロセッサとメモリとの間の伝送におけるデータ
ワードの数を決定することができる。
【００２２】また、付加レジスタなしに又は固定アドレ
スモード情報の一部を占有する必要なしに、データ伝送
量を制御することができる。
スモード情報の一部を占有する必要なしに、データ伝送
量を制御することができる。
【００２３】更に、チップ領域がより小さくてすむ上、
もともと伝送長情報のためにコプロセッサメモリアクセ
ス命令によって使われていた多くの命令ビットを、他の
目的のために自由に使えるようになる。
もともと伝送長情報のためにコプロセッサメモリアクセ
ス命令によって使われていた多くの命令ビットを、他の
目的のために自由に使えるようになる。
【図１】本発明によるコプロセッサデータアクセス制御
方法を実施することができるマイクロプロセッサ及びコ
プロセッサの構成図である。
方法を実施することができるマイクロプロセッサ及びコ
プロセッサの構成図である。
【図２】本発明によるコプロセッサ用命令フォーマット
を示す図である。
を示す図である。
１００ ＣＰＵ １１０ コプロセッサ １２０ メモリユニット
Claims (12)
- 【請求項１】 複数のコプロセッサメモリアクセス命令
を含むＣＰＵ命令を実行してデータ処理を行うＣＰＵ
と、 このＣＰＵに接続され、データワードを格納するための
メモリユニットと、 ＣＰＵ及びメモリユニットに接続され、ＣＰＵによって
実行されるコプロセッサメモリアクセス命令の制御下で
アドレスモードの１つによって、メモリユニットに格納
されたデータワードにアクセスして処理するコプロセッ
サとを備え、 コプロセッサメモリアクセス命令は表示欄を持ち、そし
てＮデータワードが表示欄の値に従ってコプロセッサに
よってメモリユニットに又はメモリユニットからアクセ
スされ、Ｎは１以上の値であることを特徴とするコプロ
セッサデータアクセス制御装置。 - 【請求項２】 コプロセッサメモリアクセス命令の表示
欄は、起動されるべき特定のコプロセッサについての情
報を格納するため、コプロセッサ番号欄を含むことを特
徴とする請求項１記載のコプロセッサデータアクセス制
御装置。 - 【請求項３】 コプロセッサメモリアクセス命令の表示
欄は、データ処理に使用される特定のレジスタ群につい
ての情報を格納するため、コプロセッサレジスタ欄を含
むことを特徴とする請求項１記載のコプロセッサデータ
アクセス制御装置。 - 【請求項４】 コプロセッサメモリアクセス命令の表示
欄は、起動されるべき特定のコプロセッサについての情
報を格納するために使用されるコプロセッサ番号欄と、
データ処理に使用される特定のレジスタ群についての情
報を格納するために使用されるコプロセッサレジスタ欄
とを含むことを特徴とする請求項１記載のコプロセッサ
データアクセス制御装置。 - 【請求項５】 表示欄を持つ命令を発し、 コプロセッサ表示欄における値に従って特定のコプロセ
ッサによってメモリユニットに又はメモリユニットから
Ｎデータワードにサクセスする各ステップを有し、 Ｎは１以上の値であり、そしてワードデータの数は、コ
プロセッサ番号欄及び／又はコプロセッサレジスタ欄に
おける値で決定されることを特徴とするコプロセッサデ
ータアクセス制御方法。 - 【請求項６】 コプロセッサメモリアクセス命令の表示
フィールドは、起動されるべき特定のコプロセッサにつ
いての情報を格納するため、コプロセッサ番号欄を含む
ことを特徴とする請求項５記載のコプロセッサデータア
クセス制御方法。 - 【請求項７】 コプロセッサメモリアクセス命令の表示
欄は、データ処理に使用される特定のレジスタ群につい
ての情報を格納するため、コプロセッサレジスタ欄を含
むことを特徴とする請求項５記載のコプロセッサデータ
アクセス制御方法。 - 【請求項８】 コプロセッサメモリアクセス命令の表示
欄は、起動されるべき特定のコプロセッサについての情
報を格納するために使用されるコプロセッサ番号欄と、
データ処理に使用される特定のレジスタ群についての情
報を格納するために使用されるコプロセッサレジスタ欄
とを含むことを特徴とする請求項５記載のコプロセッサ
データアクセス制御方法。 - 【請求項９】 コプロセッサデータアクセス制御用の命
令フォーマットであって、この命令フォーマットは表示
欄を含み、そして使用される特定のコプロセッサと、メ
モリユニットに又はメモリユニットからアクセスされる
データワードの数とが、表示欄の値によって決定される
ことを特徴とするコプロセッサデータアクセス制御命令
フォーマット。 - 【請求項１０】 命令フォーマットの表示欄はコプロセ
ッサ番号欄であることを特徴とする請求項９記載のコプ
ロセッサデータアクセス制御命令フォーマット。 - 【請求項１１】 命令フォーマットの表示欄はコプロセ
ッサレジスタ欄であることを特徴とする請求項９記載の
コプロセッサデータアクセス制御命令フォーマット。 - 【請求項１２】 コプロセッサメモリアクセス命令の表
示欄は、起動されるべき特定のコプロセッサについての
情報を格納するために使用されるコプロセッサ番号欄
と、データ処理に使用される特定のレジスタ群について
の情報を格納するために使用されるコプロセッサレジス
タ欄とを含むことを特徴とする請求項９記載のコプロセ
ッサデータアクセス制御命令フォーマット。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW89125860 | 2000-12-05 | ||
| TW089125860A TW495714B (en) | 2000-12-05 | 2000-12-05 | Device and method for data access control and applied instruction format thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002182901A true JP2002182901A (ja) | 2002-06-28 |
Family
ID=21662195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001017969A Pending JP2002182901A (ja) | 2000-12-05 | 2001-01-26 | コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020069344A1 (ja) |
| JP (1) | JP2002182901A (ja) |
| TW (1) | TW495714B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080235493A1 (en) * | 2007-03-23 | 2008-09-25 | Qualcomm Incorporated | Instruction communication techniques for multi-processor system |
| US20150261535A1 (en) * | 2014-03-11 | 2015-09-17 | Cavium, Inc. | Method and apparatus for low latency exchange of data between a processor and coprocessor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4729094A (en) * | 1983-04-18 | 1988-03-01 | Motorola, Inc. | Method and apparatus for coordinating execution of an instruction by a coprocessor |
| US5193159A (en) * | 1986-09-24 | 1993-03-09 | Hitachi, Ltd. | Microprocessor system |
| GB2326253A (en) * | 1997-06-10 | 1998-12-16 | Advanced Risc Mach Ltd | Coprocessor data access control |
-
2000
- 2000-12-05 TW TW089125860A patent/TW495714B/zh not_active IP Right Cessation
- 2000-12-29 US US09/752,123 patent/US20020069344A1/en not_active Abandoned
-
2001
- 2001-01-26 JP JP2001017969A patent/JP2002182901A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20020069344A1 (en) | 2002-06-06 |
| TW495714B (en) | 2002-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3509067B2 (ja) | ストア命令転送方法およびプロセッサ | |
| JP3136257B2 (ja) | コンピュータメモリインタフェース装置 | |
| JP4226085B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
| US7555609B2 (en) | Systems and method for improved data retrieval from memory on behalf of bus masters | |
| JPH07120338B2 (ja) | 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ | |
| US6097403A (en) | Memory including logic for operating upon graphics primitives | |
| JPH0916409A (ja) | マイクロコンピュータ | |
| KR960007833B1 (ko) | 고속 페이지 모드 선택을 위한 방법 및 장치 | |
| JP2002182901A (ja) | コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット | |
| JP2004318877A (ja) | 知的な待ち方法 | |
| JP3168845B2 (ja) | ディジタル信号処理装置 | |
| JP3323341B2 (ja) | エミュレーション用プロセッサおよびそれを搭載したエミュレータ | |
| JP2003036238A (ja) | 情報処理システムのｉｏアクセス制御方法およびプログラム | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JP2851777B2 (ja) | バス制御方法及び情報処理装置 | |
| JPH1185673A (ja) | 共有バスの制御方法とその装置 | |
| US20040103267A1 (en) | Data processor having cache memory | |
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JP2001306335A (ja) | コンピュータ | |
| JPH09134326A (ja) | コンピュータシステム | |
| KR20020063331A (ko) | 데이터 액세스 제어 방법 및 장치와 이에 관련된 명령어포맷 | |
| JP2000194554A (ja) | 演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |