JPH0345835B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は画像処理装置において表示用機器に画
像用データの表示を行なう表示装置に関する。

ラスタ走査型陰極線ブラウン管（以下CRTと
いう）を表示用機器に使用してリフレツシユメモ
リに格納された画像情報を表示する機能が画像処
理装置の重要な機能の一つとして要求されてい
る。従来の表示装置ではリフレツシユメモリに格
納されている情報の種類によつて二通りの表示方
法が考えられている。第１の方法はリフレツシユ
メモリに格納されている情報がCRTに供給され
るデータに直接的に対応しているものである場合
の表示方法であり、第２の方法はリフレツシユメ
モリに格納されている情報がCRTに供給される
固定データの格納されているメモリのアドレスの
一部である場合の表示方法である。第２の方法
は、主に文字表示等に適用されるもので本発明も
主にこの方法を用いた表示装置に関するものであ
る。従来の表示装置における動作を図面を用いて
説明する。第１図は前記第２の方法によつて表示
を行なう、アドレス発生回路と映像用データが格
納されているリフレツシユメモリ（以下映像メモ
リという）とその周辺回路からなる表示装置のブ
ロツク図である。映像メモリ１には表示すべき文
字のコードと属性情報が１組となつて１つのアド
レス内に格納されている。表示開始する前にあら
かじめ中央処理装置（以下CRUという）から映
像メモリの表示開始アドレスがシステムデータバ
ス７を経由してアドレス発生回路３のデイスプレ
イアドレスレジスタ（以下DADという）に設定
される。また映像メモリに格納されたコードで示
される文字は一般にCRT上縦方向に複数の走査
線で構成される為、文字の何ランン目のデータ表
示かを示すライン情報も同時にラインカウンタ４
に設定される。アドレス発生回路からDADがア
ドレスバス６に出力され、映像メモリに与えられ
る。映像メモリから読み出されたデータ（文字コ
ード及び属性情報）の内文字コードはアドレス情
報として文字発生用メモリ２にライン情報と共に
与えられる。文字コードとライン情報を基にして
文字発生用メモリから表示用文字データをアクセ
スする。文字発生用メモリから出力されたデータ
はロードクロツク１０によつて並列−直列変換シ
フトレジスタ１２にロードされ、シフトクロツク
１１によつて映像直列信号１３となり、属性情報
によつて、色、反転等の情報を付加された後、
CRTに供給される。アドレス発生回路ではDAD
＋１→DAD（DADレジスタの内容を＋１して
DADレジスタに設定する）のアドレス演算を行
ない上記動作を繰り返す。ここでDADレジスタ
のアドレスによつてCRT上水平方向に表示すべ
き文字列（Ｎ個とする）のＮ番目の文字データを
アクセスし表示するとDADレジスタの値は表示
開始アドレスに再び設定されたCRT上水平方向
に表示すべき文字列の１番目の文字データを再び
アクセスし同時にラインカウンタの値は＋１され
同文字列の次のラインの表示を開始する。このよ
うにして水平方向文字列の指定されたライン数の
表示が終了するとラインカウンタの内容はリセツ
トされDADレジスタの値も水平方向に表示すべ
き次の文字列の１番目の文字データをアクセスす
べき内容に変化するというようにして表示を行な
う。第１図のブロツク構成を持つ表示装置では映
像メモリに与える水平方向表示に対するアドレス
の演算はDAD＋１（１を増分とするインクリメン
ト）あるいはデイクリメントが主流であり、水平
方向表示に関しては映像メモリの連続したアドレ
スの内容しか表示できなかつた。しかし画像処理
の応用が広がり、CRT上に英字、数字からグラ
フイツク図形、漢字に至るまで表示する今日で
は、CRT画面上を左，右に分割してそれぞれ異
なつた映像メモリの領域の内容を表示できる等の
高級な表示方法が要求される。前記従来の表示装
置を用いてこの要求を満たす方法として、分割し
て表示させたい領域の内容を前記連続したアドレ
スでもアクセスできるように相当するアドレス空
間に書き込めば、あたかも分割して表示させた如
くなるが、広範囲な映像メモリの内容を書き換え
るのに費やす時間だけを考えてみても実際的では
ない。

このような問題点を解決する方法として簡単な
演算を行なうアドレス演算回路（例えば加算回
路）とこの演算回路でアドレス発生回路から出力
されたDADと演算を行なうべきもう一方のデー
タがロードされるインクリメントデータレジスタ
とを設け、またインクリメントデータ（IDとす
る）そのものあるいはIDをインクリメントデー
タレジスタから出力させるか否かの制御情報を映
像メモリ内のデータに持たせておき、アドレス演
算回路でインクリメントデータレジスタの出力と
DADとの演算を行ない、その出力を表示アドレ
スとして映像メモリに与えることによつて、アド
レス発生回路より出力される水平方向表示には連
続したアドレスを途中から＋IDし、水平方向表
示の途中からDAD＋IDのアドレス上の映像メモ
リの内容が表示できるようにしたものが考えられ
る。これによりCRT画面上左、右に分割して表
示させる如くな高級な表示ができる。

このような表示装置は少なくとも画像用データ
が格納されている映像メモリとこの映像メモリに
格納された画像データを順次読み出すべくアドレ
スを発生するアドレス発生回路とアドレス演算回
路とこのアドレス演算回路の入力となるデータが
格納されているレジスタとを有し、ラスタ走査に
より映像メモリの内容を表示する表示装置であつ
て、前記レジスタの出力とアドレス発生回路の出
力を入力として前記アドレス演算回路で演算し、
その出力を表示アドレスとして映像メモリに与
え、また前記レジスタの出力制御を映像メモリに
格納されたデータの一部を基に行なうことを特徴
とする。

以上示した参考例を図面に基いて詳細に説明す
る。

第２図は参考例を示すブロツク図でリフレツシ
ユメモリ２１は映像メモリとして使用される。こ
こで映像メモリに格納されているデータの構成は
第４図に示されるものであり、文字コード以外の
領域にインクリメントデータを出力するか否かを
制御する為にインクリメントデータレジスタ３４
に与えられるインクリメントデータ出力制御信号
３６となるインクリメントデータ出力制御ビツト
を設けてある。映像メモリにデータを書き込む描
画サイクルにおいては、描画アドレスがアドレス
バス２６を経由して、映像メモリに与えられ、同
時に読み出し信号２８が活性化され、映像メモリ
のデータがデータバス２５に出力され画像情報を
処理する装置に取り込まれる。データが処理され
た後、書き込み信号２９が活性化され映像メモリ
に処理されたデータが格納される。この際、分割
を行なおうとする境界に位置するデータのインク
リメントデータ出力制御ビツトの内容を１とす
る。表示サイクルにおいてはアドレス信号がアド
レスバスに出力され映像メモリに与えられる。映
像メモリから読み出されたデータの内文字コード
は文字発生用メモリ２２にアドレスとしてライン
情報と共に与え、文字発生用メモリから表示用文
字データをアクセスする。文字発生用メモリから
出力されたデータはロードクロツク３０によつて
並列−直列変換シフトレジスタ３２にロードされ
シフトクロツク３１によつて直列映像信号３３と
なる。文字コード以外のデータの内属性情報は映
像信号と合わさつてCRTに供給される。一方、
インクリメントデータ出力制御ビツトの内容はイ
ンクリメントデータ出力制御信号となりインクリ
メントデータレジスタに与えられる。インクリメ
ントデータ出力制御ビツトが１の時、つまりイン
クリメントデータ出力制御信号が活性化される
と、表示を開始する前にあらかじめシステムデー
タバス２７を経由して設定されていたインクリメ
ントデータ（ID）が出力される。アドレス発生
回路２３ではDAD＋１→DAD（DADレジスタの
内容を＋１してDADレジスタに設定する）のア
ドレス演算を行なう。アドレス発生回路より出力
されたDADはアドレス演算回路３５に取り込ま
れて、IDと共に演算され結果が表示アドレスと
してアドレスバスに出力され映像メモリに与えら
れる。このようにしてインクリメントデータ出力
制御ビツトの内容が１である文字を表示した以降
の表示アドレスは第６図に示されるようにDAD
＋IDとなり不連続なアドレス上の映像メモリの
内容をアクセスすることができ、CRT画面を
左・右に分割した如く表示することが可能であ
る。IDを変化させれば更に異なつたアドレス上
の領域の内容を表示させることができる。また分
割境界を変える場合には新しく境界とする映像メ
モリの内容をインクリメント・データ出力制御ビ
ツトを１とするべく、書き換えてやる必要がある
が、境界より右の部の内容を全て書き換えて表示
させるよりはるかに高速で容易に実現できる。

しかしながら、このような参考例の構成では画
面の分割表示を設定あるいは変更するために、
CPUからシステムデータバス２７を経由してイ
ンクリメントデータレジスタ３４にIDをロード
し、かつ分割境界に対応するインクリメント・デ
ータ出力制御ビツトを書き換えなければならず、
その操作が非常に煩雑になる欠点があつた。

本発明は、このような欠点をなくし、実用的で
簡単な構成、操作で画面の分割表示が実現できる
表示装置を提供するものである。

本発明の表示装置は、インクリメントデータお
よび制御データが付加された画像用データを記憶
する映像メモリと、該映像メモリのアドレスを順
次発生するアドレス発生回路と、画面の分割時に
のみ前記アドレス発生回路から得られるアドレス
と前記映像メモリから読み出された画像用データ
に付加されたインクリメントデータとの所定の演
算により得られるアドレスを前記映像メモリに供
給し、通常時には前記アドレス発生回路から得ら
れるアドレスを直接前記映像メモリに供給するア
ドレス演算回路とを具備し、前記アドレス演算回
路は、前記画像用データとともに読み出される制
御データが第１の値のときには、前記アドレス発
生回路から出力されているアドレスを直接前記映
像メモリに入力し、通常の画面表示を行ない、前
記制御データが第２の値のときには、前記アドレ
ス発生回路から出力されているアドレスと前記イ
ンクリメントデータとを前記アドレス演算回路に
より所定の演算を行ない、該演算により得られる
アドレスを前記映像メモリに入力し、分割画面の
表示を行なうものである。

本発明の一実施例を第３図にブロツク図で示
す。この場合、映像メモリのデータにIDを第５
図に示す様にデータの一部に直接IDを持たせて
おき画面を分割表示する場合には、表示アドレス
演算に、このIDを利用するという方法であり、
CPUからあらかじめIDをインクリメントデータ
レジスタにロードしておく必要がなく、手間が省
ける。また第７図にはインクリメントデータ出力
制御ビツトが１のときIDを出力し、インクリメ
ントデータ出力制御ビツトが０になるとIDを出
力しないという制御方法における表示アドレスの
推移が示されている。尚、第６図、第７図で
DAD′は水平方向表示開始アドレスを示す。

【図面の簡単な説明】

第１図は表示装置の従来例を示すブロツク図、
第２図は参考例を示すブロツク図、第３図は本発
明の実施例における表示装置のブロツク図、第４
図は第２図の参考例における映像メモリ内の１つ
のデータの区分図、第５図は第３図の実施例にお
ける映像メモリ内の１つのデータの区分図、第６
図は参考例における表示アドレスの推移を示す
図、第７図は本発明の実施例における表示アドレ
スの推移を示す図である。 １，２１，４１…映像メモリ、２，２２，４２
…文字発生用メモリ、３，２３，４３…アドレス
発生回路、４，２４，４４…ラインカウンタ、
５，２５，４５…データ・バス、６，２６，４６
…アドレス・バス、７，２７，４７…システムデ
ータバス、８，２８，４８…読み出し信号、９，
２９，４９…書き込み信号、１０，３０，５０…
ロードクロツク、１１，３１，５１…シフトクロ
ツク、１２，３２，５２…並列−直列変換シフト
レジスタ、１３，３３，５３…映像直列信号、１
４，３７，５７…文字修飾用情報、３４，５４…
インクリメントデータレジスタ、３５，５５…ア
ドレス演算回路、３６…インクリメントデータ出
力制御信号、５６…インクリメントデータ線。

Claims (1)

【特許請求の範囲】
1. １ 複数のアドレスを有し、それぞれのアドレス
   にアドレスの飛び越し数を表わすインクリメント
   データおよび制御データが付加された画像用デー
   タを記憶する映像メモリと、該映像メモリのアド
   レスを順次発生するアドレス発生回路と、画面の
   分割時にのみ前記アドレス発生回路から得られる
   アドレスと前記映像メモリから読み出された画像
   用データに付加されたインクリメントデータとの
   所定の演算により得られるアドレスを前記映像メ
   モリに供給し、通常表示時には前記アドレス発生
   回路から得られるアドレスを直接前記映像メモリ
   に出力するアドレス演算回路とを具備し、前記ア
   ドレス演算回路は、前記画像用データとともに読
   み出される制御データが第１の値のときには、前
   記アドレス発生回路から出力されているアドレス
   を次の画像データ読み出しのために直接前記映像
   メモリに供給して前記通常の画面表示を行なわせ
   しめ、前記制御データが第２の値のときには、前
   記アドレス発生回路から出力されているアドレス
   と前記インクリメントデータとを前記アドレス演
   算回路により所定の演算を行ない、該演算により
   得られるアドレスを次の画像データ読み出しのた
   めに前記映像メモリに供給して前記分割画面表示
   を行なうことを特徴とする表示装置。