JPS60260988A - グラフイツク表示装置 - Google Patents
グラフイツク表示装置Info
- Publication number
- JPS60260988A JPS60260988A JP59116428A JP11642884A JPS60260988A JP S60260988 A JPS60260988 A JP S60260988A JP 59116428 A JP59116428 A JP 59116428A JP 11642884 A JP11642884 A JP 11642884A JP S60260988 A JPS60260988 A JP S60260988A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- display
- shift
- refresh
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
この発明は日本語ワードプロセッサのグラフィック表示
装置に関するものである。
装置に関するものである。
日本語ワードプロセッサの表示装置には従来、コートリ
フレッシュ方式が使用された。この方式は画面に表示す
べき文字のコードをリフレッシュメモリに記憶せしめる
表示制御装置がリフレッシュメモリに記憶せしめ、表示
制御装置がリフレッシュメモリをスキャンしてコードを
読み出し、このコードと、ラスフカラントを索引として
キャラクタジェネレータをアクセスし、得られた表示パ
ターンを直列に変換してビデオ信号を得るものである。
フレッシュ方式が使用された。この方式は画面に表示す
べき文字のコードをリフレッシュメモリに記憶せしめる
表示制御装置がリフレッシュメモリに記憶せしめ、表示
制御装置がリフレッシュメモリをスキャンしてコードを
読み出し、このコードと、ラスフカラントを索引として
キャラクタジェネレータをアクセスし、得られた表示パ
ターンを直列に変換してビデオ信号を得るものである。
ところが、文字情報だけでなく、グラフＸ線画を扱うこ
とが要求されるようになってから、ビットマツプリフレ
ッシュ方式が使用されるようになった。この方式はどの
ようなパターンでも画素単位でリフレッシュメモリに記
憶せしめるため、この自在な表示機能はグラフ表示ばか
りでなく、文字表示においての文字間隔２行間隔の寸法
の可変表示を可能にした。
とが要求されるようになってから、ビットマツプリフレ
ッシュ方式が使用されるようになった。この方式はどの
ようなパターンでも画素単位でリフレッシュメモリに記
憶せしめるため、この自在な表示機能はグラフ表示ばか
りでなく、文字表示においての文字間隔２行間隔の寸法
の可変表示を可能にした。
前記のビットマツプ方式では、パターンジェネレータか
ら読み出したビット情報をシフトしてリフレッシュメモ
リに書き込む際、これをマイクロコンピュータで処理す
るときは、ビットシフト処理の命令のサイクルタイムが
他の命令のそれに比べて多くなるため、表示に要する時
間が多くかかるという欠点がある。
ら読み出したビット情報をシフトしてリフレッシュメモ
リに書き込む際、これをマイクロコンピュータで処理す
るときは、ビットシフト処理の命令のサイクルタイムが
他の命令のそれに比べて多くなるため、表示に要する時
間が多くかかるという欠点がある。
この発明の目的はビットマツプ方式におけるビットシフ
ト処理の高速化を図ることである。
ト処理の高速化を図ることである。
この発明は、その手段として、ビットマツプ方式のリフ
レッシュメモリの書き込み回路に、すべてのパターンと
、すべてのシフト量に対して、シフト後のビットパター
ンを記憶するビットシフト処理用回路を追加し、シフト
量と入カバターンをアドレスとして入力することによっ
てシフト後のパターンを得るものである。
レッシュメモリの書き込み回路に、すべてのパターンと
、すべてのシフト量に対して、シフト後のビットパター
ンを記憶するビットシフト処理用回路を追加し、シフト
量と入カバターンをアドレスとして入力することによっ
てシフト後のパターンを得るものである。
このシフト処理用回路はＳＳＩやＭＳＴのディスクリー
トＩＧによらず、また専用のカスタムゲ−ｌ−Ｌ Ｓ
Ｔなども使用せずに、汎用部品であるＲＯＭを用いるこ
とができる。
トＩＧによらず、また専用のカスタムゲ−ｌ−Ｌ Ｓ
Ｔなども使用せずに、汎用部品であるＲＯＭを用いるこ
とができる。
第１図は本発明によって実施される表示装置の制御回路
のブロックダイヤグラムである。
のブロックダイヤグラムである。
１１は制御を司っているマイクロコンピュータからなる
ＣＰＵ、１２はＣＰＵＩＩが制御回路としての動作を行
なうためのプログラムを記憶するプログラムメモリ、１
３は画面に表示する文字形を所定のドツトマトリクスの
パターンによって記憶しているキャラクタジェネレータ
メモリ、１４は本装置の画面への表示命令を外部制御装
置から与えるための入出力インターフェイス回路である
。
ＣＰＵ、１２はＣＰＵＩＩが制御回路としての動作を行
なうためのプログラムを記憶するプログラムメモリ、１
３は画面に表示する文字形を所定のドツトマトリクスの
パターンによって記憶しているキャラクタジェネレータ
メモリ、１４は本装置の画面への表示命令を外部制御装
置から与えるための入出力インターフェイス回路である
。
１５は画面の一画素を一ビツトで記憶するリフレッシュ
メモリである。１６はリフレッシュメモリ制御回路で、
リフレッシュメモリ１５を画面表示のために読み出すた
めの画面制御回路１７からの信号と１画面にパターンを
書き込むためのＣＰＵからの信号を時分割でメモリ１５
に与えるように制御するものである。、１７は操作者の
目にチラツキを与えないように、定期的にリフレッシュ
メモリ１５の内容を読み出し、ビデオ信号を発生し、か
つＣＲＴを制御する同期信号をも発生する画面表示制御
回路である。１８は操作者に表示画面を ｉ：、ａ与え
るＣＲＴディスブレス装置である。
メモリである。１６はリフレッシュメモリ制御回路で、
リフレッシュメモリ１５を画面表示のために読み出すた
めの画面制御回路１７からの信号と１画面にパターンを
書き込むためのＣＰＵからの信号を時分割でメモリ１５
に与えるように制御するものである。、１７は操作者の
目にチラツキを与えないように、定期的にリフレッシュ
メモリ１５の内容を読み出し、ビデオ信号を発生し、か
つＣＲＴを制御する同期信号をも発生する画面表示制御
回路である。１８は操作者に表示画面を ｉ：、ａ与え
るＣＲＴディスブレス装置である。
ここでＡはＣＰＵバスで、ＣＰＵのアドレスや、入出力
データや制御信号の信号線をまとめて呼吸する。Ｂはリ
フレッシュ信号線で、画面表示制御回路１７からリフレ
ッシュメモリ制御回路１６に信号をＩｊえる信号線を総
称する。
データや制御信号の信号線をまとめて呼吸する。Ｂはリ
フレッシュ信号線で、画面表示制御回路１７からリフレ
ッシュメモリ制御回路１６に信号をＩｊえる信号線を総
称する。
第２図は本発明に関係するリフレッシュメモリ制御回路
１６を詳しくブロックダイヤグラムで示したものである
。
１６を詳しくブロックダイヤグラムで示したものである
。
図において、：２１はシフトレジスタで、ＣＰＵが発生
、するデータをリフレッシュメモリ１５に書き込むに当
り、何ビットシフトさせるかの指爪値を−・時セット・
するものである。２２はＲＯＭで、発生可能な全パター
ンの全シフト量に対する変換結果を全て記憶するメモリ
で、本発明の要点を構成するものである。２３は衝突制
御回路で、ＣＰ ｔＪバスΔからの書き込み信号Ａと、
画面表示制御回路１７からのリフレッシュによる読み出
し信号ｒ３を受け（＝Ｊけ、両者のの衝突を防ぎ、時分
割でリフレッシュメモリＪ５にアクセスする制御信シナ
を発生すン・ものであり、２４はマルチプレクサて、ｃ
： ｒ＋ ｔ、、＋ハス八からのアドレスとデータ信号
と、信号線Ｂからの画面リフレッシュの７１−レスとデ
ータ信号を、衝突制御回路２３の制御により選択してリ
フレッシュメモリ１５に与えるものである。
、するデータをリフレッシュメモリ１５に書き込むに当
り、何ビットシフトさせるかの指爪値を−・時セット・
するものである。２２はＲＯＭで、発生可能な全パター
ンの全シフト量に対する変換結果を全て記憶するメモリ
で、本発明の要点を構成するものである。２３は衝突制
御回路で、ＣＰ ｔＪバスΔからの書き込み信号Ａと、
画面表示制御回路１７からのリフレッシュによる読み出
し信号ｒ３を受け（＝Ｊけ、両者のの衝突を防ぎ、時分
割でリフレッシュメモリＪ５にアクセスする制御信シナ
を発生すン・ものであり、２４はマルチプレクサて、ｃ
： ｒ＋ ｔ、、＋ハス八からのアドレスとデータ信号
と、信号線Ｂからの画面リフレッシュの７１−レスとデ
ータ信号を、衝突制御回路２３の制御により選択してリ
フレッシュメモリ１５に与えるものである。
変換ＲＯＭ２２には、第３図に示した内容が記憶されて
いる。すなわち、シフトの左右方向に示す１ビツト（右
方向では０）、シフト量を示すビット数の３ビツトの三
種が組み合わされてＩＲ，ＯＭに与えられるアドレスと
なり、そのアドレス位置には、シフト方向、シフト量、
パターンにより定められるそれぞれの出カバターンが記
憶されている。例えば、右シフト（左右ビットはＯ）で
、シフト量が１ビツト（シフト量は００１）で、入カバ
ターンが全輝度（入カバターンが１１ ］ １ ］ １
］、 １ ）とすれば、出力として、その入カバター
ンが右へ１ビツトシフトした結果（０１１１１１１１）
が出力信号線に発生する。これは、第３図の※１に示す
ものである。
いる。すなわち、シフトの左右方向に示す１ビツト（右
方向では０）、シフト量を示すビット数の３ビツトの三
種が組み合わされてＩＲ，ＯＭに与えられるアドレスと
なり、そのアドレス位置には、シフト方向、シフト量、
パターンにより定められるそれぞれの出カバターンが記
憶されている。例えば、右シフト（左右ビットはＯ）で
、シフト量が１ビツト（シフト量は００１）で、入カバ
ターンが全輝度（入カバターンが１１ ］ １ ］ １
］、 １ ）とすれば、出力として、その入カバター
ンが右へ１ビツトシフトした結果（０１１１１１１１）
が出力信号線に発生する。これは、第３図の※１に示す
ものである。
次に動作について説明する。
電源を投入するとＣＰＵ］、１は、プログラムメモリ］
２に記憶されているプログラムに従って表示装置制御回
路の動作を開始する。その流れは第４図のフローチャー
トに示した通りである。
２に記憶されているプログラムに従って表示装置制御回
路の動作を開始する。その流れは第４図のフローチャー
トに示した通りである。
すなわち、電源の投入により、周辺回路の初期設定し、
リフレッシュメモリ１５のイニシャライズが行なわれる
。続いて、入出力インターフェイス１４から外部の制御
装置に対してレディの信号が発せられる。レディの信号
を感知した外部の制御装置は、表示装置に表示すべきパ
ターンを示すコートと、処理命令とを人出力インターフ
エイス回路１／ｌにｔｊえる。入出力インターフェイス
よら命令と表示テークを受け取ったＣＰＵＩＩはその命
令のコートを判定し、画面クリアならば全リフレッシュ
メモリクリア、新規表示ならば、表示データに従って、
画面を書き換える。追加表示ならば、表示データに従っ
て、該当部分にパターンを書き込む。
リフレッシュメモリ１５のイニシャライズが行なわれる
。続いて、入出力インターフェイス１４から外部の制御
装置に対してレディの信号が発せられる。レディの信号
を感知した外部の制御装置は、表示装置に表示すべきパ
ターンを示すコートと、処理命令とを人出力インターフ
エイス回路１／ｌにｔｊえる。入出力インターフェイス
よら命令と表示テークを受け取ったＣＰＵＩＩはその命
令のコートを判定し、画面クリアならば全リフレッシュ
メモリクリア、新規表示ならば、表示データに従って、
画面を書き換える。追加表示ならば、表示データに従っ
て、該当部分にパターンを書き込む。
次に第４図のフローチャートの内、新規表示の際の「表
示データに従って画面書換え実施」については、第５図
に詳しいフローチャートを示す。
示データに従って画面書換え実施」については、第５図
に詳しいフローチャートを示す。
画面データの作成には、まず表示すべき文字の物理メモ
リアドレスとそれを表示するりフレッシュメモリの物理
メモリアドレスとそのビット位置を算出する。キャラク
タジェネレータからある文字を読み出してリフレッシュ
メモリへ書き込むときには、キャラクタジェネレータか
ら読み出したバイトデータの境界とリフレッシュメモリ
の構成バイトの境界のビット差をシフトしなければなら
ない。
リアドレスとそれを表示するりフレッシュメモリの物理
メモリアドレスとそのビット位置を算出する。キャラク
タジェネレータからある文字を読み出してリフレッシュ
メモリへ書き込むときには、キャラクタジェネレータか
ら読み出したバイトデータの境界とリフレッシュメモリ
の構成バイトの境界のビット差をシフトしなければなら
ない。
まずシフト差をシフト差レジスタ２１に書き込む。その
後、キャラクタジェネレータよりドツトパターンを読み
出し、リフレッシュメモリ制御回路１６に書き込む。パ
ターンは変換用ＲＯＭ２２の入力として加えられ、Ｗ信
号が衝突制御回路２３に与えられる。その結果、ドント
データは変換用ＲＯＭによってシフト量分だけシフトさ
れて、リフレッシュメモリに書き込まれることになる。
後、キャラクタジェネレータよりドツトパターンを読み
出し、リフレッシュメモリ制御回路１６に書き込む。パ
ターンは変換用ＲＯＭ２２の入力として加えられ、Ｗ信
号が衝突制御回路２３に与えられる。その結果、ドント
データは変換用ＲＯＭによってシフト量分だけシフトさ
れて、リフレッシュメモリに書き込まれることになる。
この動作は画面のリフレッシュ動作と同時に行ゎ １：
□ ）れるが、制御回路２３により、優先／非優先の制
御がなされる。
□ ）れるが、制御回路２３により、優先／非優先の制
御がなされる。
続いて、次のリフレッシュアドレスに対しても同様に行
われる。−ラスク分が終了すると、次のラスクヘアトレ
スを飛ばして同様な動作を続ける。
われる。−ラスク分が終了すると、次のラスクヘアトレ
スを飛ばして同様な動作を続ける。
上記のように、本発明によれば、リフレッシュメモリへ
の書き込み回路の中にシフト制御部を設けることによっ
て一回の書き込み動作によって、シフトも完了する。
の書き込み回路の中にシフト制御部を設けることによっ
て一回の書き込み動作によって、シフトも完了する。
シフト動作をＣＰＵで行っていた従来の場合は、ピッ１
〜シフトの実行時間はシフトビット数に応じた倍数を必
要とした。しかし、本発明により、ＣＰ ｔＪの必要な
サイクルは減少し、全体の処理時間が短縮された。
〜シフトの実行時間はシフトビット数に応じた倍数を必
要とした。しかし、本発明により、ＣＰ ｔＪの必要な
サイクルは減少し、全体の処理時間が短縮された。
第１図は本発明を実施した表示装置における制御回路の
ブロックダイヤグラム、第２図は第１図中のブロック１
６の詳しいブロックダイヤグラム、第３図は第２図のブ
ロック２２の内容を示した真理値表、第４図は第１図の
ブロック１２に格納されているプログラムの内容を示す
フローチャート、第５図は第４図の一部を詳しく説明し
たフローチャートである。 １１・ＣＰＵ、１２・ プログラムメモリ、１３・・キ
ャラクタジェネレータメモリ、Ｉ４・・・入出力インタ
ーフェイス、１５・・リフレッシュメモリ、１６・・・
リフレッシュメモリＲ／Ｗ制御回路、１７−画面表示制
御回路、１８・ＣＲＴ、２Ｉ ・シフ１−量セットレジ
スタ、２２・・・変換用ＲＯＭ、２３羊 １図 第２図 第３飼 第４図
ブロックダイヤグラム、第２図は第１図中のブロック１
６の詳しいブロックダイヤグラム、第３図は第２図のブ
ロック２２の内容を示した真理値表、第４図は第１図の
ブロック１２に格納されているプログラムの内容を示す
フローチャート、第５図は第４図の一部を詳しく説明し
たフローチャートである。 １１・ＣＰＵ、１２・ プログラムメモリ、１３・・キ
ャラクタジェネレータメモリ、Ｉ４・・・入出力インタ
ーフェイス、１５・・リフレッシュメモリ、１６・・・
リフレッシュメモリＲ／Ｗ制御回路、１７−画面表示制
御回路、１８・ＣＲＴ、２Ｉ ・シフ１−量セットレジ
スタ、２２・・・変換用ＲＯＭ、２３羊 １図 第２図 第３飼 第４図
Claims (1)
- １、表示画面の画素に対応するメモリを具え、該メモリ
に対する書き込み回路と、該メモリを順次表示用同期信
号に従って読み出しビデオ信号を発生する回路から成る
装置において、前記書き込み回路に入力するすにでのパ
ターンとすべてのビットシフト数とすべてのシフト方向
とを組み合わせたパターンの全数を記憶するメモリを設
けたことを特徴とするグラフィック表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59116428A JPS60260988A (ja) | 1984-06-08 | 1984-06-08 | グラフイツク表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59116428A JPS60260988A (ja) | 1984-06-08 | 1984-06-08 | グラフイツク表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60260988A true JPS60260988A (ja) | 1985-12-24 |
Family
ID=14686850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59116428A Pending JPS60260988A (ja) | 1984-06-08 | 1984-06-08 | グラフイツク表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60260988A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62284421A (ja) * | 1986-05-31 | 1987-12-10 | Hitachi Ltd | 制御装置 |
-
1984
- 1984-06-08 JP JP59116428A patent/JPS60260988A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62284421A (ja) * | 1986-05-31 | 1987-12-10 | Hitachi Ltd | 制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61159686A (ja) | 画像表示装置 | |
| US4984183A (en) | Graphics display controller for transferring figure data to overlapping portions of destination area and drawing-enable area defined by clipping rectangle | |
| JPH0347514B2 (ja) | ||
| JP2735173B2 (ja) | ワンチップメモリデバイス | |
| JPS60260988A (ja) | グラフイツク表示装置 | |
| JPS5952290A (ja) | ビデオｒａｍ書込み制御装置 | |
| JPS6057593B2 (ja) | 文字パタ−ン処理方式 | |
| US6628289B1 (en) | Rendering apparatus and method, and storage medium | |
| JPS6330633B2 (ja) | ||
| JPH07234948A (ja) | 画像処理装置 | |
| JPS63304293A (ja) | 表示メモリ制御回路 | |
| JPH0112309Y2 (ja) | ||
| JPS5836785B2 (ja) | 文字表示制御方式 | |
| JPS6198385A (ja) | 表示制御装置 | |
| JPS60209786A (ja) | カラ−デイスプレイ装置 | |
| JP2587415B2 (ja) | メモリバンクの選択が可変なデ−タ処理システム | |
| JP3005220B2 (ja) | 走査型表示制御装置 | |
| JPS58203489A (ja) | 表示装置 | |
| JPS62166475A (ja) | 画面の重ね合せ方式 | |
| JPS61264380A (ja) | 記憶回路 | |
| JPH087554B2 (ja) | ビットマップ型カラーディスプレイ装置における表示色の書換え方式 | |
| JPH0335675B2 (ja) | ||
| JPS6275485A (ja) | デイスプレイ装置 | |
| JPS6341895A (ja) | シ−ケンス制御方法 | |
| JPS6086589A (ja) | 表示用メモリの書き込み制御回路 |