JPS6218595A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS6218595A JPS6218595A JP60157366A JP15736685A JPS6218595A JP S6218595 A JPS6218595 A JP S6218595A JP 60157366 A JP60157366 A JP 60157366A JP 15736685 A JP15736685 A JP 15736685A JP S6218595 A JPS6218595 A JP S6218595A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- screen
- display
- frame buffers
- digital value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピュータ・グラフィック表示装量、特に
複数のフレーム・バッファに異なる画像信号を記憶させ
、これらフレーム・バッファを順次読出して動画表示を
行なう表示装置に関する。
複数のフレーム・バッファに異なる画像信号を記憶させ
、これらフレーム・バッファを順次読出して動画表示を
行なう表示装置に関する。
コンピュータ・グラフィック表示装置の分野において９
表示器に動画を表示させることが知られている。例えば
特公昭５３−２６９５２号公報に開示されている如く、
２個のバッファ・メモリを設け、一方のメモリに記憶さ
れた画像を表示している間に、他方のメモリに次の画像
を記憶し、これら動作を交互に繰返して動画を表示する
。このような方式はダブル・バッファ方式として知られ
ているが、いわゆるストロボ効果が生じる−０このスト
ロボ効果により、動いている物体が断続的に観察者には
見え１表示が不自然となる。
表示器に動画を表示させることが知られている。例えば
特公昭５３−２６９５２号公報に開示されている如く、
２個のバッファ・メモリを設け、一方のメモリに記憶さ
れた画像を表示している間に、他方のメモリに次の画像
を記憶し、これら動作を交互に繰返して動画を表示する
。このような方式はダブル・バッファ方式として知られ
ているが、いわゆるストロボ効果が生じる−０このスト
ロボ効果により、動いている物体が断続的に観察者には
見え１表示が不自然となる。
本発明は、ダブル・バッファ方式で動画を表示する場合
に、ストロボ効果による影響を改善するものである。
に、ストロボ効果による影響を改善するものである。
本発明の表示装置は、第１及び第２フレーム・バッファ
と、第１及び第２選択回路と、第１及び第２フレーム・
バッファに画像信号を順次記憶させると共に、第１及び
第２選択回路に夫々第１及び第２フレーム・バッファの
出力信号の一方を交互に選択させる制御手段と、第１選
択回路の出力信号及び第１デジタル値の掛算を行なう第
１掛算回路と、第２選択回路の出力信号及び第２デジタ
ル値の掛算を行なう第２掛算回路と、第１′及び第２掛
算回路の出力信号を加算する加算回路と、との加算回路
の出力信号により表示を行なう表示器とを具えている。
と、第１及び第２選択回路と、第１及び第２フレーム・
バッファに画像信号を順次記憶させると共に、第１及び
第２選択回路に夫々第１及び第２フレーム・バッファの
出力信号の一方を交互に選択させる制御手段と、第１選
択回路の出力信号及び第１デジタル値の掛算を行なう第
１掛算回路と、第２選択回路の出力信号及び第２デジタ
ル値の掛算を行なう第２掛算回路と、第１′及び第２掛
算回路の出力信号を加算する加算回路と、との加算回路
の出力信号により表示を行なう表示器とを具えている。
本発明では１時間経過に従い第１及び第２フレーム・バ
ッファに画面が順次記憶されると共に。
ッファに画面が順次記憶されると共に。
読出される。そして９例えば、第１選択回路は常に現在
の画面を選択し、第２選択回路は常に直前の画面を選択
する。加算回路の出力信号は、現在・及び直前の画面の
合成であるが、第１デジタル値が第２デジタル値よシも
大きいと、現在の画面成分の方が大きくなる。よって、
小さい成分の直前の画面によって残像効果が生じ、動い
ている物体が連続的に見えるようになる。
の画面を選択し、第２選択回路は常に直前の画面を選択
する。加算回路の出力信号は、現在・及び直前の画面の
合成であるが、第１デジタル値が第２デジタル値よシも
大きいと、現在の画面成分の方が大きくなる。よって、
小さい成分の直前の画面によって残像効果が生じ、動い
ている物体が連続的に見えるようになる。
以下、添付図を参照して本発明の好適な実施例を説明す
る。バス（データ線、アドレス線及び制御線を含む）ｉ
ｏには、中央処理装置（ＣＰＵ）１２゜固定ディスク装
置等の大容量メモリ１４１表示制御回路１６． フレー
ム・バッファ１８及び２０を接続する。なお、ＣＰＵ１
２及び表示制御回路１６は制御手段を構成する。また、
フレーム・バッフ応じて決まる。これらフレーム・バッ
ファトシテ。
る。バス（データ線、アドレス線及び制御線を含む）ｉ
ｏには、中央処理装置（ＣＰＵ）１２゜固定ディスク装
置等の大容量メモリ１４１表示制御回路１６． フレー
ム・バッファ１８及び２０を接続する。なお、ＣＰＵ１
２及び表示制御回路１６は制御手段を構成する。また、
フレーム・バッフ応じて決まる。これらフレーム・バッ
ファトシテ。
例えばデュアル・ポート・メモリ（書込みながら読出し
のできるメモリ）が利用できる。また、バスｌＯには、
入出力装置（Ｉｌｏ）２２を介してホスト・コンピュー
タ２４を接続する。選択回路であるマルチプレクサ（Ｍ
ＵＸ）２６及び２８は夫々フレーム・バッファ１８及び
２０の一方の出力信号を選択する。デジタル掛算回路３
０は９表示制御回路からの第１デジタル値とＭＵＸ２６
の出力信号との掛算を行なう。補数回路３２はこの第１
デジタル値の２の補数である第２デジタル値を求め。
のできるメモリ）が利用できる。また、バスｌＯには、
入出力装置（Ｉｌｏ）２２を介してホスト・コンピュー
タ２４を接続する。選択回路であるマルチプレクサ（Ｍ
ＵＸ）２６及び２８は夫々フレーム・バッファ１８及び
２０の一方の出力信号を選択する。デジタル掛算回路３
０は９表示制御回路からの第１デジタル値とＭＵＸ２６
の出力信号との掛算を行なう。補数回路３２はこの第１
デジタル値の２の補数である第２デジタル値を求め。
デジタル掛算回路３４はこの第２デジタル値とＭＵＸ２
８の出力信号との掛算を行なう。加算回路３６は、掛算
回路３０及び３４の出力信号の和を求め１表示器３８の
画像信号とする。表示器３８はラスク走査型ＣＲＴ、液
晶又はプラズマ等のフラット・ディスプレイ装置である
。なお２表示制御回路１６ｕ、 フレーム・バッファ
１８及び２０の書込み／読出し動作、ＭＵＸ２６及び２
８の選択動作０表示器３８のタイミング等を制御する。
８の出力信号との掛算を行なう。加算回路３６は、掛算
回路３０及び３４の出力信号の和を求め１表示器３８の
画像信号とする。表示器３８はラスク走査型ＣＲＴ、液
晶又はプラズマ等のフラット・ディスプレイ装置である
。なお２表示制御回路１６ｕ、 フレーム・バッファ
１８及び２０の書込み／読出し動作、ＭＵＸ２６及び２
８の選択動作０表示器３８のタイミング等を制御する。
次に、この実施例の動作を詳細に説明する。
１ず、ＣＰＵ１２の制御の下に、動画を表示するのに必
要な画像情報を、ホスト・コンピータ２４から大容量メ
モリ１４に転送する。次にＣＰＵＩ ２及び表示制御回
路１６の制御により以下の動作を行なう。まず、第１画
面及び第２画面をフレーム・バッファ１８及び２０に夫
々書込み読出す。
要な画像情報を、ホスト・コンピータ２４から大容量メ
モリ１４に転送する。次にＣＰＵＩ ２及び表示制御回
路１６の制御により以下の動作を行なう。まず、第１画
面及び第２画面をフレーム・バッファ１８及び２０に夫
々書込み読出す。
ＭＵＸ２６け常に現在の画面を選択し、ＭＵＸ２８は常
に直前の画面を選択するように設定しであるのｆ、ＭＵ
Ｘ２６及び２８は夫々フレーム・バッファ２０及び１８
を選択する。（第２画面は第１画面の次なので、第１画
面が直前の画面となる。）現在の画面用の掛算回路３０
の乗数（第１デジタル値）の方が、直前の画面用の掛算
回路３４の乗数（第２デジタル値）よりも大きく設定し
てちるので、加算回路３６の出力信号では、現在の画面
酸ナログ的に制御する場合は、加算回路３６の出力信号
をデジタル・アナログ変換器によりアナログ信号に変換
して、ＣＲＴの電子ビームを制御する。
に直前の画面を選択するように設定しであるのｆ、ＭＵ
Ｘ２６及び２８は夫々フレーム・バッファ２０及び１８
を選択する。（第２画面は第１画面の次なので、第１画
面が直前の画面となる。）現在の画面用の掛算回路３０
の乗数（第１デジタル値）の方が、直前の画面用の掛算
回路３４の乗数（第２デジタル値）よりも大きく設定し
てちるので、加算回路３６の出力信号では、現在の画面
酸ナログ的に制御する場合は、加算回路３６の出力信号
をデジタル・アナログ変換器によりアナログ信号に変換
して、ＣＲＴの電子ビームを制御する。
次に第３画面を大容量メモリ１４からフレーム・バッフ
ァ１８に書込むと、フレーム・バッファ１８が現在の画
面を記憶し、フレーム・バッファ２０が直前の画面を記
憶することになる。よって。
ァ１８に書込むと、フレーム・バッファ１８が現在の画
面を記憶し、フレーム・バッファ２０が直前の画面を記
憶することになる。よって。
ＭＵＸ２６及び２８がフレーム・バッファ１８及び２０
を夫々選択して、上述と同様な動作を行なう。
を夫々選択して、上述と同様な動作を行なう。
更に、第４画面をフレーム・バッファ２ＯＫ書込むと、
ＭＵＸ２６及び２８は夫々フレーム・バッファ２０及び
１８を選択する。以後、同様な動作を繰返す。なお、こ
の実施例では、フレーム・バッファ１８及び２０がデュ
アル・ポート・メモリであることに注意されたい。
ＭＵＸ２６及び２８は夫々フレーム・バッファ２０及び
１８を選択する。以後、同様な動作を繰返す。なお、こ
の実施例では、フレーム・バッファ１８及び２０がデュ
アル・ポート・メモリであることに注意されたい。
ところで、掛算回路３０及び３４は夫々２つのデジタル
信号の掛算を行なうので、出力信号のビット数が増えて
し１う。表示器３８が必要とするビット数が掛算回路の
出力ビツト数よりも少ない場合は、この出力信号の上位
ビットを利用すればよい。しかし、自然な残像効果を得
るためには。
信号の掛算を行なうので、出力信号のビット数が増えて
し１う。表示器３８が必要とするビット数が掛算回路の
出力ビツト数よりも少ない場合は、この出力信号の上位
ビットを利用すればよい。しかし、自然な残像効果を得
るためには。
掛算回路３０及び３４の乗数の和で加算回路３６の出力
信号を除算する方がよい。このとき９乗数の和が２のｎ
乗（ｎは正の整数）であれば、加算回路３６の出力信号
を１桁だけ下位ビット方向にシフトすれば、即ち、下位
ビット、を切捨てれば。
信号を除算する方がよい。このとき９乗数の和が２のｎ
乗（ｎは正の整数）であれば、加算回路３６の出力信号
を１桁だけ下位ビット方向にシフトすれば、即ち、下位
ビット、を切捨てれば。
乗数の和で割算したことになる。このように乗数の和を
２のｎ乗とするため１図示の実施例では補数回路３２を
用いて、第２デジタル値である掛算回路３４の乗数を第
１デジタル値である掛算回路３００乗数の２の補数にし
ている。しかし、この補数回路３２の機能をＣＰＵ１２
に持たせ９表示制御回路１６が互いに２の補数である第
１及び第２デジタル値を掛算回路３０及び３４に夫々供
給するようにしてもよい。
２のｎ乗とするため１図示の実施例では補数回路３２を
用いて、第２デジタル値である掛算回路３４の乗数を第
１デジタル値である掛算回路３００乗数の２の補数にし
ている。しかし、この補数回路３２の機能をＣＰＵ１２
に持たせ９表示制御回路１６が互いに２の補数である第
１及び第２デジタル値を掛算回路３０及び３４に夫々供
給するようにしてもよい。
上述は本発明の好適な実施例について説明したが９本発
明の要旨を逸脱することなく１種々の変形が可能である
。例えば、加算回路３６の出力信号をシフト（下位ビッ
ト切捨て）する代りに１割算回路を設け１割算を行なっ
てもよい。また、フレーム・バッファにデュアル・ポー
ト・メモリの代りに通常のＲＡＭ（同時に書込み及び読
出しのできないＲＡＭ）を用いる場合は、３つのフレー
ム・パッファヲ用い、２つのフレーム・バッフアカ読出
しを行なっているときに、３つ目のフレーム・バッファ
が次の画面の書込みを行なうようにしてもよい。
明の要旨を逸脱することなく１種々の変形が可能である
。例えば、加算回路３６の出力信号をシフト（下位ビッ
ト切捨て）する代りに１割算回路を設け１割算を行なっ
てもよい。また、フレーム・バッファにデュアル・ポー
ト・メモリの代りに通常のＲＡＭ（同時に書込み及び読
出しのできないＲＡＭ）を用いる場合は、３つのフレー
ム・パッファヲ用い、２つのフレーム・バッフアカ読出
しを行なっているときに、３つ目のフレーム・バッファ
が次の画面の書込みを行なうようにしてもよい。
上述の如く本発明によれば、現在の画面と直前の画面が
所定比率で合成されて、残像効果が得られるので、スト
ロボ効果を軽減して、連続的な動きの動画が得られる。
所定比率で合成されて、残像効果が得られるので、スト
ロボ効果を軽減して、連続的な動きの動画が得られる。
また９本発明はこのままの構成で半透明表示、即ち一方
のフレーム・バッファの画面の中に他方のフレーム・バ
ッファの画面が透けて見えるように表示することもでき
、応用範囲が広がる。
のフレーム・バッファの画面の中に他方のフレーム・バ
ッファの画面が透けて見えるように表示することもでき
、応用範囲が広がる。
添付図は本発明の好適な実施例のブロック図である。
° 図において、１２及び１６は制御手段、１８及び２
０はフレーム・バッファ、２６及び２８は選択回路、３
０及び３４は掛算回路、３６は加算回路、３８は表示器
である。
０はフレーム・バッファ、２６及び２８は選択回路、３
０及び３４は掛算回路、３６は加算回路、３８は表示器
である。
Claims (1)
- 第１及び第２フレーム・バッファと、第１及び第２選択
回路と、上記第１及び第２フレーム・バッファに画像信
号を順次記憶させると共に、上記第１及び第２選択回路
に夫々上記第１及び第２フレーム・バッファの出力信号
の一方を交互に選択させる制御手段と、上記第１選択回
路の出力信号及び第１デジタル値の掛算を行なう第１掛
算回路と、上記第２選択回路の出力信号及び第２デジタ
ル値の掛算を行なう第２掛算回路と、上記第１及び第２
掛算回路の出力信号を加算する加算回路と、該加算回路
の出力信号により表示を行なう表示器とを具えた表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60157366A JPS6218595A (ja) | 1985-07-17 | 1985-07-17 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60157366A JPS6218595A (ja) | 1985-07-17 | 1985-07-17 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6218595A true JPS6218595A (ja) | 1987-01-27 |
| JPH0571113B2 JPH0571113B2 (ja) | 1993-10-06 |
Family
ID=15648082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60157366A Granted JPS6218595A (ja) | 1985-07-17 | 1985-07-17 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6218595A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11143887A (ja) * | 1997-11-05 | 1999-05-28 | Nec Corp | ページ表示システムおよびページ表示方法および記録媒 体 |
| US9922440B2 (en) | 2013-11-08 | 2018-03-20 | Mitsubishi Electric Corporation | Animation device and animation method to make a seeming moving direction agree with a determined moving direction of the animation |
| JP2018175729A (ja) * | 2017-04-20 | 2018-11-15 | 山佐株式会社 | 遊技機 |
-
1985
- 1985-07-17 JP JP60157366A patent/JPS6218595A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11143887A (ja) * | 1997-11-05 | 1999-05-28 | Nec Corp | ページ表示システムおよびページ表示方法および記録媒 体 |
| US6236387B1 (en) | 1997-11-05 | 2001-05-22 | Nec Corporation | Page display system, method therefor, and recording medium containing program for displaying page |
| US9922440B2 (en) | 2013-11-08 | 2018-03-20 | Mitsubishi Electric Corporation | Animation device and animation method to make a seeming moving direction agree with a determined moving direction of the animation |
| JP2018175729A (ja) * | 2017-04-20 | 2018-11-15 | 山佐株式会社 | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0571113B2 (ja) | 1993-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02301824A (ja) | コンピユータ出力システム | |
| JPS6218595A (ja) | 表示装置 | |
| JPS60118888A (ja) | ビデオ表示発生装置用の水平平滑化スクローリングシステム及び方法 | |
| JPS63131176A (ja) | 画像表示装置 | |
| JPH0425555B2 (ja) | ||
| JP3226939B2 (ja) | 画像表示装置 | |
| JPS60209785A (ja) | デイスプレイ装置の画面シフト器 | |
| JPH0830254A (ja) | 表示効果発生回路 | |
| JP3303923B2 (ja) | 画像表示制御装置及び画像表示制御方法 | |
| JP2824708B2 (ja) | 図形描画装置 | |
| JPS61241790A (ja) | 表示装置 | |
| JPS5913283A (ja) | 画像表示装置 | |
| JPS6011891A (ja) | 表示装置制御方式 | |
| JPH07104660B2 (ja) | ビデオｒａｍアクセス制御方式 | |
| JPH0229780A (ja) | Ｌｃｄ表示装置 | |
| JPS6275490A (ja) | 任意整数倍補間拡大機能付きビデオメモリ装置 | |
| JPS59164593A (ja) | 文字表示回路 | |
| JPS60164796A (ja) | 画像表示装置 | |
| JPS61292679A (ja) | グラフイツク表示装置 | |
| JPH05308569A (ja) | 画像合成装置 | |
| JPS58159576A (ja) | スクロ−ル表示制御装置 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS6191690A (ja) | 画像表示装置 | |
| JPS61239775A (ja) | 画像拡大装置 | |
| JPS63253396A (ja) | 表示装置 |