JPS59164593A

JPS59164593A - 文字表示回路

Info

Publication number: JPS59164593A
Application number: JP58040328A
Authority: JP
Inventors: 一夫青木; 洋小林; 柴崎　武; 七戸　大助; 須田　眞二
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1983-03-09
Filing date: 1983-03-09
Publication date: 1984-09-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、文字表示回路に関し、特にＣＲ７画面上の
ドントマトリクス文字表示回路に関するものである。

従来のこの種の回路として第１図に示すものがあった。

図において、（１１）は表示文字パターンデータを記憶
している記憶回路、（１２）は記憶回路（１１）中の任
意の文字パターンを指定するアドレス回路、（１３）は
指定されたパターンデータを読み出し、これを順次ＣＲ
Ｔに出力する出力回路、（１４）は上記各回路（１１）
〜（１３）を制御する制御回路である。

次に動作について説明する。

第１図において、制御回路（１４）は、ＣＲＴ表示装置
の垂直同期信号Ｖ及び水平同期信号りから、文字表示タ
イミングを検出し、アドレス回路（１２）を通じて、任
意の文字パターンを指定する。出力回路（１３）は、水
平同期信号りに同期してそのドツトパターンを順次読み
出し、ＣＲＴ表示装置に出力して文字をＣＲＴ画面上に
構成、表示する。

ＣＲＴ画面上に表示されたドツトマトリクスの文字はド
ツトの数が増えるほどなめらかで見やすい字体となる。

例えば、第２図に５×７ドソトマトリクス表示による数
字の“３”を示す。また第３図に１０　Ｘ　１４ドツト
マトリクス表示の同じく“３”を示す。第２図、第３図
を比較すると明らかに第３図の１０　Ｘ　１４ドソ１−
マトリクス表示による“３”が見やすくなっている。

一般に、ＣＲＴ等、複数の画素を１ドツトとして使用す
る表示器においては分解能を増加するために表示器の画
素を増加する必要はないが、発生文字パターンを記憶す
る記憶回路、及び周辺回路のビット数は増加させねばな
らない。

第１図に示す従来の回路では５×７ドソトマトリクス表
示の回路を、１０　Ｘ　１４ドツトマトリクスの表示回
路に変更するには、ｆｌ）　　バクーンデータ記憶回路の容量を４倍とする
。

（２）出力回路のビット数を２倍とする。

（３）同一寸法の文字表示を行う場合、回路動作周波数
を２倍とする。

等、回路の増大、動作の高速化が必要である。

この発明は上記のような従来のものの問題点に鑑みてな
されたもので、第１のパターンデータを第１の記憶回路
に、第２のパターンデータを第２の記憶回路に記憶して
おき、両パターンデータが表示バクーン中で、例えば縦
方向および横方向にそれぞれ半ドツトずつすれて合成さ
れるよう両者の出力タイミングを制御することにより、
回路規模の増大を抑え、しかも回路の動作速度を上げる
ことなく、より高次のドツトマトリクス表示が可能な文
字表示回路を提供することを目的としている。

以下、この発明の一実施例を５×７ドソトマトリクス表
示の場合を例にとり、図について説明する。

第４図は本発明の一実施例による文字表示回路を示し、
図において、（２１）は第２図に示す５×７ドソトマト
リクスのパターンデータを記憶している第１の記憶回路
、（３１）は第６図に示す４×６ドソトマトリクスのパ
ターンデータを記憶している第２の記憶回路、（２２）
は記憶回路（２１）及び（３１）中の任意の文字パター
ンデータを指定するためのアドレス回路、（２３）は記
憶回路（２１）から指定されたパターンデータを読み出
し順次出力する第１の出力回路、（３３）は記憶回路（
３１）から指定されたパターンデータを読み出し順次出
力する第２の出力回路、（２５）は出力回路（２３）　
　（３３）からのパターンデータを論理的に合成し表示
パターンを出力する合成回路、（２４）は記憶回路（２
１）（３１）　、出力回路（２３）　　（３３）を制御
するとともに出力回路（２３）　　（３３）からのパタ
ーンデータが表示パターン中で縦方向および横方向にそ
れぞれ半ドツトずつずれて合成されるよう出力回路（２
３）（３３）の出力タイミングを制御する制御回路であ
る。

次にこの回路の動作を図に従って説明する。第４図の制
御回路（２４）は、ＣＲＴ表示装置の垂直同期信号■及
び水平同期信号りから、画面縦方向の第１の表示タイミ
ング信号±１を得る。

第５図は、回路の動作タイミングの一部を示す。

第５図において、（ａｌは垂直同期信号Ｖ、（ｂｌは水
平同期信号り、（Ｃ１は第１の表示タイミング信号±１
である。ここで、例えば１ドツトを、２本の水平走査線
で構成する場合は、第１の表示タイミング信号±１から
１水平開期信号遅れて、同図ｆｄ）の第２の表示タイミ
ング信号上２を作る。同様に、画面横方向の場合は、水
平同期信号りと、回路のクロックから第３の表示タイミ
ング信号ｔ３を得る。ここで、例えば１ドツトをクロツ
ク２同期で構成する場合は、第３の表示タイミング信号
上３から１クロツク遅れて、第４の表示タイミング信号
±４を作る。第１及び第３の表示タイミング信号±１．
±３に従って、アドレス回路（２２）は記憶回路（２１
）の任意のパターンデータを指定し、出力回路（２３）
はそのデータを読み出し出力する。また、第２及び第４
の表示タイミング信号上２．±４に従って、アドレス回
路（２２）によって指定された記憶回路（３１）中のパ
ターンデータを出力回路（３３）は読み出し出力する。

出力回路（２３）と（３３）は結果的に表示半ドツト分
縦方向にずれ、また、半ドツト分横方向にずれた形で記
憶回路（２１）と（３１）のパターン出力回路（３３）
の出力するパターンが第６図の様であるとして、出力回
路（２３）と（３３）の出力の論理和を合成回路（２５
）が得ると、その出力である表示パターンは、第３図と
同一の第７図の様になる。

なお、上記実施例では５×７ドツトマトリクスを例にと
っているが、他のドントマトリクスでも同様であり、ま
た、ＣＲ７表示装置以外にもドントマトリクス表示が可
能な表示回路であれば同様の効果が得られる。

以上の様に、この発明によれば、第１のパターンデータ
を第１の記憶回路に、第２のパターンデータを第２の記
憶回路に記憶しておき、両パターンデータが表示パター
ン中で縦方向および横方向にそれぞれ半ドツトずつずれ
て合成されるよう両者の出力タイミングを制御するよう
にしたので、パターンデータ記憶回路の容量とパターン
出力回路のビット数を、ｋｘｌドントマトリクス表示回
路の容量及びビット数の２倍以下に抑え、しかも、その
回路動作周波数を高めることなく、約２ｋＸ２１ドツト
マトリクスの文字表示回路を構成することが可能である
。

【図面の簡単な説明】

第１図は従来の文字表示回路のプロ・ツク図、第２図は
５×７ドツトマトリクス表示による数字の“３”を示す
図、第３図は１０　Ｘ　１４ドツトマトリクス表示の“
３”を示す図、第４図はこの発明の一実施例による文字
表示回路のブロック図、第５図はその動作タイミングの
一部を示すタイムチャート図、第６図は４×６ドントマ
トリクスバクーン出力結果を示す図である。（２１）　、　　（３１）・・・第１．第２の記憶回路
、（２２）・・・アドレス回路、（２３）　、　　（３
３）第１．第２の出力回路、（２４）・・・制御回路、
（２５）・・・合成回路。なお図中同一符号は同−又は相当部分を示す。代理人　葛　野　信　− 第１図第４図第５図（ｄ）ｔ２−や−一〇−−ニー、８−］−第６図第７図手続補正書（自発）昭和　　年　　月　　日特許庁長官殿１、事件の表示　　　特願昭５８−４０３２８号３、補
正をする者事件との関係　　特許出願人住　所　　　　東京都千代田区丸の内二丁目２番３号名
　称　　（６０１）三菱電機株式会社代表者片山仁八部４、浅理人住　所　　　　東京都千代田区丸の内二丁目２番３号５
、補正の対象明細書の特許請求の範囲の欄、及び発明の詳細な説明の
欄６、補正の内容（１）明細書の特許請求の範囲を別紙の通り訂正する。（２）明細書第７頁第４行の「同期」を１周期」に訂正
する。（３）同第８頁第１６行及び第１９行のＮＪを［βヨに
訂正する。以　　　上特許請求の範囲（１）　　複数個の画素を１ドツトとして使用する表示
器を用いたドツトマトリクス文字表示回路であって、ｋ
ＸＮドツトマトリクスのパターンデータを記憶している
第１の記憶回路と、該記憶回路の記憶データの中の任意
のパターンデータを指定するための第１のアドレス回路
と、該アドレス回路により指定されたパターンデータを
上記第１の記憶回路より読出し出力する第１の出力回路
と、ｍ×ｎドツトマトリクスのパターンデータを記憶し
ている第２の記憶回路と、該記憶回路の記憶データの中
の任意のパターンデータを指定するための第２のアドレ
ス回路と、該アドレス回路により指定されたパターンデ
ータを上記第２の記憶回路より読出し出力する第２の出
力回路と、上記第１゜第２の出力回路の出力タイミング
を制御する制御回路と、上記第１．第２の出力回路から
のパターンデータを合成しこれを表示パターンとして出
力する合成回路とを備えたことを特徴とする文字表示回
路。（２）上記第１．第２のアドレス回路を１つのアドレス
回路で兼用したことを特徴とする特許請求の範囲第１項
記載の文字表示回路。（３）上記制御回路は、上記ｋＸ６ドントマトリクスの
パターンデータとｍ　ｘ　ｎドツトマトリクスのパター
ンデータとが表示パターン中で縦方向および横方向にそ
れぞれ半ドツトずつずれて合成されるよう上記第１．第
２の出力回路の出力タイミングを制御するものであるこ
とを特徴とする特許請求の範囲第１項または第２項記載
の文字表示回路。

Claims

【特許請求の範囲】

（１）複数個の画素を１ドツトとして使用する表示器を
用いたドントマトリクス文字表示回路であって、ｋＸｌ
Ｘｌドツトリクスのパターンデータを記憶している第１
の記憶回路と、該記憶回路の記憶データの中の任意のパ
ターンデータを指定するための第１のアドレス回路と、
該アドレス回路により指定されたパターンデータを上記
第１の記憶回路より読出し出力する第１の出力回路と、
ｍ×ｎドントマトリクスのパターンデータを記憶してい
る第２の記憶回路と、該記憶回路の記憶データの中の任
意のパターンデータを指定するための第２のアドレス回
路と、該アドレス回路により指定されたパターンデータ
を上記第２の記憶回路より読出し出力する第２の出力回
路と、上記第１゜第２の出力回路の出力タイミングを制
御する制御°回路と、上記第１．第２の出力回路からの
パターンデータを合成しこれを表示パターンとして出力
する合成回路とを備えたことを特徴とする文字表示回路
。
（２）上記第１．第２のアドレス回路を１つのアドレス
回路で兼用したことを特徴とする特許請求の範囲第１項
記載の文字表示回路。
（３）上記制御回路は、上記ｋｘ＋ドントマトリクスの
パターンデータとｍ　Ｘ　ｎドントマトリクスのパター
ンデータとが表示パターン中で縦方向および横方向にそ
れぞれ半ドツトずつすれて合成されるよう上記第１．第
２の出力回路の出力タイミングを制御するものであるこ
とを特徴とする特許請求の範囲第１項または第２項記載
の文字表示回路。