JPS61137184A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS61137184A JPS61137184A JP59257648A JP25764884A JPS61137184A JP S61137184 A JPS61137184 A JP S61137184A JP 59257648 A JP59257648 A JP 59257648A JP 25764884 A JP25764884 A JP 25764884A JP S61137184 A JPS61137184 A JP S61137184A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- pattern
- pixel
- odd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、奇数及び偶数フィールドの画面をインター
レースによりブラウン管表示装置上に表示する表示装置
に関する。
レースによりブラウン管表示装置上に表示する表示装置
に関する。
従来、インターレースにより静止画像を表示するブラウ
ン管（ＣＲＴ）表示装置は、フリッカ効果を考慮し、フ
ィールド走査ライン数に対応したＹアドレスを有するパ
ターンメモリを備え、奇数及び偶数フィールドの両方で
同一の画像を表示することにより１フレームの画面を形
成していた。
ン管（ＣＲＴ）表示装置は、フリッカ効果を考慮し、フ
ィールド走査ライン数に対応したＹアドレスを有するパ
ターンメモリを備え、奇数及び偶数フィールドの両方で
同一の画像を表示することにより１フレームの画面を形
成していた。
このため、ＣＲＴの画面は、垂直（Ｙ）方向に対しては
走査線の幅が表示の最小単位となり、斜線等の表示が階
段状になるいわゆるジャグが現われ、低品質の画像しか
得られなかった。
走査線の幅が表示の最小単位となり、斜線等の表示が階
段状になるいわゆるジャグが現われ、低品質の画像しか
得られなかった。
このようなジャグを軽減するようにした従来の表示装置
として第３図に示すものがあった。第３図において、１
は１フイ一ルド分のデータを記憶しているパターンメモ
リ、２はＣＲＴ、３はパターンメモリ１の読み出しアド
レス、ＣＲＴ２に供給する同期信号及び各種のタイミン
グパルスを発生させるＣＲＴコントローラ、４〜７はそ
れぞれ１ライン分のデータを記憶するラインメモリ、８
はラインメモリ４〜７の読み出し及び書き込みアドレス
の発生を制御するラインメモリコントローラ、９〜１１
はラインメモリ４〜７のデータな入力するシフトレジス
タ、１２はシフトレジスタ９〜１１のデータにより読み
出され、３×３のマトリックス演算機能をもつリードオ
ンリメモリ（ＲＯＭ）からなる変換ＲＯＭ、１３はＲＯ
Ｍ等からなり、パターンメモリ１に書き込むべき文字パ
ターンのデータを格納したキャラクタフォントメモリ、
１４は書き込み処理を行なう中央処理装置（ＣＰＵ）で
ある。
として第３図に示すものがあった。第３図において、１
は１フイ一ルド分のデータを記憶しているパターンメモ
リ、２はＣＲＴ、３はパターンメモリ１の読み出しアド
レス、ＣＲＴ２に供給する同期信号及び各種のタイミン
グパルスを発生させるＣＲＴコントローラ、４〜７はそ
れぞれ１ライン分のデータを記憶するラインメモリ、８
はラインメモリ４〜７の読み出し及び書き込みアドレス
の発生を制御するラインメモリコントローラ、９〜１１
はラインメモリ４〜７のデータな入力するシフトレジス
タ、１２はシフトレジスタ９〜１１のデータにより読み
出され、３×３のマトリックス演算機能をもつリードオ
ンリメモリ（ＲＯＭ）からなる変換ＲＯＭ、１３はＲＯ
Ｍ等からなり、パターンメモリ１に書き込むべき文字パ
ターンのデータを格納したキャラクタフォントメモリ、
１４は書き込み処理を行なう中央処理装置（ＣＰＵ）で
ある。
次に動作について説明する。ＣＰＵ１４は表示すべき文
字パターンのデータをキャラクタフォントメモリ１３よ
り読み出してパターンメモリ１に書き込む。次いでパタ
ーンメモリ１はＣＲＴコントローラ３によりＣＲＴ２の
走査に同期して１画素分のデータからなる２値信号ａを
読み出し、４ライン分のラインメモリ４〜７に供給する
。これに対してラインメモリコントローラ８は、書き込
みパルスを制御して例えばラインメモリ４にのみ２値信
号ａを書き込み、一方他のラインメモリ５〜７を読み出
し状態にし、これらより書き込み速度に同期してそれぞ
れ読み出された３画素分のデ一夕を対応する各シフトレ
ジスタ９〜１１に入力させる。シフトレジスタ９〜１１
は、それぞれ３ビツトを並列に出力し、即ち合計９ビツ
トのデータを並列に出力する。この９ビツトのデータは
ＣＲＴ２上に表示される３×３画素に対応するものであ
る。
字パターンのデータをキャラクタフォントメモリ１３よ
り読み出してパターンメモリ１に書き込む。次いでパタ
ーンメモリ１はＣＲＴコントローラ３によりＣＲＴ２の
走査に同期して１画素分のデータからなる２値信号ａを
読み出し、４ライン分のラインメモリ４〜７に供給する
。これに対してラインメモリコントローラ８は、書き込
みパルスを制御して例えばラインメモリ４にのみ２値信
号ａを書き込み、一方他のラインメモリ５〜７を読み出
し状態にし、これらより書き込み速度に同期してそれぞ
れ読み出された３画素分のデ一夕を対応する各シフトレ
ジスタ９〜１１に入力させる。シフトレジスタ９〜１１
は、それぞれ３ビツトを並列に出力し、即ち合計９ビツ
トのデータを並列に出力する。この９ビツトのデータは
ＣＲＴ２上に表示される３×３画素に対応するものであ
る。
このようにしてＣＲＴ２の走査に同期し、第４図に斜線
受承す３×３画素からなる窓によりパターンメモリ１の
全体を走査し、シフトレジスタ９〜１１から並列に出力
される９ビットｂ、ｃ、ｄと、奇数又は偶数フィールド
を示すフィールド情報ｅとが変換ＲＯＭ１２に供給され
る。変換ＲＯＭ１２はその入力に従い、ＣＲＴ２上の１
”又はＮＯ”を決定する１ピツトのデータｆをＣＲＴ２
に供給する。つまり、ＣＲＴ２上の１画素の値はパター
ンメモリ１の対応する画素を中心とする３×３画素の値
に従い、奇数及び偶数フィールドとでそれぞれ独立に決
定され、垂直方向の画像の解像度を高めるようにしてい
る。
受承す３×３画素からなる窓によりパターンメモリ１の
全体を走査し、シフトレジスタ９〜１１から並列に出力
される９ビットｂ、ｃ、ｄと、奇数又は偶数フィールド
を示すフィールド情報ｅとが変換ＲＯＭ１２に供給され
る。変換ＲＯＭ１２はその入力に従い、ＣＲＴ２上の１
”又はＮＯ”を決定する１ピツトのデータｆをＣＲＴ２
に供給する。つまり、ＣＲＴ２上の１画素の値はパター
ンメモリ１の対応する画素を中心とする３×３画素の値
に従い、奇数及び偶数フィールドとでそれぞれ独立に決
定され、垂直方向の画像の解像度を高めるようにしてい
る。
変換ＲＯＭ１２の内容の一例を窓パターン、フイールド
及び出力値に対応させ、以下の表に示す。
及び出力値に対応させ、以下の表に示す。
表に示すように、パターンメモリ１の内容が第５図（ａ
）に示すものであるときに奇数及び偶数フィールドに対
して同一内容のデータ、即ち第５図（ｂ）に示すような
画面のデータが第５図（ｃｌのように表示される。なお
、第５図（ｂ）及び（ｅ）において、ｄは奇数フィール
ドを示し、ｅは偶数フィールドを示す。
）に示すものであるときに奇数及び偶数フィールドに対
して同一内容のデータ、即ち第５図（ｂ）に示すような
画面のデータが第５図（ｃｌのように表示される。なお
、第５図（ｂ）及び（ｅ）において、ｄは奇数フィール
ドを示し、ｅは偶数フィールドを示す。
従来の表示装置は、上記のように構成されていたので、
パターンメモリの出力とＣＲＴの間にライメモリ、変換
ＲＯＭ、ＣＲＴコントローラ等が必要となり、構成が複
線であるという問題点かあつた。
パターンメモリの出力とＣＲＴの間にライメモリ、変換
ＲＯＭ、ＣＲＴコントローラ等が必要となり、構成が複
線であるという問題点かあつた。
この発明は上記のような従来のものの問題点を解消する
ためになされたもので、ＣＲＴ上に表示される文字パタ
ーンのジャグを少なくでき、解像度の高い高品質の画像
を表示できる表示装置を得ることを目的とする。
ためになされたもので、ＣＲＴ上に表示される文字パタ
ーンのジャグを少なくでき、解像度の高い高品質の画像
を表示できる表示装置を得ることを目的とする。
この発明に係る表示装置は、奇数及び偶数フィールドを
含む互に隣接する画像間において予め定めた論理的な関
係を満足するように設定され、かつ垂直方向の走査線数
に対応した情報を有するパターンデータをキャラクタフ
ォントメモリに記憶し、これより読み出したパターンデ
ータを奇数及び偶数フィールド別にパターンメモリに記
憶し、これらパターンデータから読み出したデータをそ
の画面にその走査に同期して表示するようにしたもので
ある。
含む互に隣接する画像間において予め定めた論理的な関
係を満足するように設定され、かつ垂直方向の走査線数
に対応した情報を有するパターンデータをキャラクタフ
ォントメモリに記憶し、これより読み出したパターンデ
ータを奇数及び偶数フィールド別にパターンメモリに記
憶し、これらパターンデータから読み出したデータをそ
の画面にその走査に同期して表示するようにしたもので
ある。
この発明により画面上に表示されたデータパターンは、
キャラクタフォントメモリにおいて隣接する画素間の論
理的状態が画像として連続性が良好なものとなるように
設定され、インターレース形式でパターンデータな画面
上に表示したときに画像のジャグを軽減し、かつフリッ
カも目立たないものにされる。
キャラクタフォントメモリにおいて隣接する画素間の論
理的状態が画像として連続性が良好なものとなるように
設定され、インターレース形式でパターンデータな画面
上に表示したときに画像のジャグを軽減し、かつフリッ
カも目立たないものにされる。
以下、この発明の一実施例を図について説明する。第１
図において、第３図と同一符号の部分は同一部分を示し
、１０１は奇数及び偶数フィールドの各画素に対応した
パターンデータな記憶するパターンメモリ、１０３はＣ
ＲＴコントローラ、１１３はリードオンリメモリからな
るキャラクタフォントメモリであり、Ｙ方向の解像度、
即ちＹ方向の情報量が上記説明の従来のものの２倍に等
しいデータパターンを記憶している。このデータパター
ンにおける１キヤラクタの右からｉ番目、上から１番目
の画素の値をＰｉｊにより表わすと、Ｐｉｊ及び関連す
る周囲の画素は次の論理式を満足するものになっている
。
図において、第３図と同一符号の部分は同一部分を示し
、１０１は奇数及び偶数フィールドの各画素に対応した
パターンデータな記憶するパターンメモリ、１０３はＣ
ＲＴコントローラ、１１３はリードオンリメモリからな
るキャラクタフォントメモリであり、Ｙ方向の解像度、
即ちＹ方向の情報量が上記説明の従来のものの２倍に等
しいデータパターンを記憶している。このデータパター
ンにおける１キヤラクタの右からｉ番目、上から１番目
の画素の値をＰｉｊにより表わすと、Ｐｉｊ及び関連す
る周囲の画素は次の論理式を満足するものになっている
。
Ｐｉ、ｊ”（Ｐｉ、ｊ＋１ ＋Ｐｉ、ｊ−１）＋Ｐｉ
、 ｊ＠Ｐｉ 、 ｊ＋１・口ｊ−＋（Ｐｉ−１−ｉ、
ｊ・（ｐ１＋１． ｊ＋１＋Ｐｉ＋１ 、 ｊ−１）＋
Ｐｉ−１．ｊ・（Ｐｉ−１，ｊ＋ｉ＋Ｐｉ−１，ｊ−１
））キロ・（［百キロ）＋Ｐｉ、ｊ”Ｐｉ、ｊ＋１＠Ｐ
ｉ、ｊ−１（語口・（ＰＨ＋１．ｊ＋ｘ＋Ｐｉ＋１．ｊ
−１）＋運上・（Ｐｉ−＋、ｊ＋ｔ＋Ｐｉ−１．ｊ−１
））−１・・・・・・・・・・・・・・・ （１）（１
）式は換言すると次のようになる。即ち、（ａｌある黒
画素の真上又は真下は黒画素であり、（ｂ）真上及び真
下に白画素をもつ黒画素はその右又は左の画素が（ａｌ
の条件を満足する黒画素であり、（Ｃ１ある白画素の真
上又は真下は白画素であり、（ｄｌ真上及び真下に黒画
素をもつ白画素はその右又は左の画素が（ｃｌの条件を
満足する白画素である。
、 ｊ＠Ｐｉ 、 ｊ＋１・口ｊ−＋（Ｐｉ−１−ｉ、
ｊ・（ｐ１＋１． ｊ＋１＋Ｐｉ＋１ 、 ｊ−１）＋
Ｐｉ−１．ｊ・（Ｐｉ−１，ｊ＋ｉ＋Ｐｉ−１，ｊ−１
））キロ・（［百キロ）＋Ｐｉ、ｊ”Ｐｉ、ｊ＋１＠Ｐ
ｉ、ｊ−１（語口・（ＰＨ＋１．ｊ＋ｘ＋Ｐｉ＋１．ｊ
−１）＋運上・（Ｐｉ−＋、ｊ＋ｔ＋Ｐｉ−１．ｊ−１
））−１・・・・・・・・・・・・・・・ （１）（１
）式は換言すると次のようになる。即ち、（ａｌある黒
画素の真上又は真下は黒画素であり、（ｂ）真上及び真
下に白画素をもつ黒画素はその右又は左の画素が（ａｌ
の条件を満足する黒画素であり、（Ｃ１ある白画素の真
上又は真下は白画素であり、（ｄｌ真上及び真下に黒画
素をもつ白画素はその右又は左の画素が（ｃｌの条件を
満足する白画素である。
ＣＲＴコントローラ１０３はノくターンメモリ１０１の
読み出しアドレス及びＣＢｒ４の同期信号を発生するコ
ントローラであり、ＣＢｒ４の走査が奇数フィールドの
ときはノくターンメモリ１０１のＹアドレスの奇数成分
のみを読み出し、偶数フィールドのときはＹアドレスの
偶数成分のみを読み出す制御をする。
読み出しアドレス及びＣＢｒ４の同期信号を発生するコ
ントローラであり、ＣＢｒ４の走査が奇数フィールドの
ときはノくターンメモリ１０１のＹアドレスの奇数成分
のみを読み出し、偶数フィールドのときはＹアドレスの
偶数成分のみを読み出す制御をする。
次に上記実施例の動作を説明する。ＣＰＵ１４＆ｔｐ示
すべき文字に対応するフォントのデータパターンをキャ
ラクタフォントメモリ１１３から読み出してパターンメ
モリ１０１に転送して記憶させる。次にＣＲＴコントロ
ーラ１０３はＣＢｒ４の走査に同期してパターンメモリ
１０１を読み出す。この場合、インターレース走査のた
め、パターンメモリ１０１は奇数フィールドでは奇数の
Ｙアドレスが読み出され、偶数フィールドでは偶数のＹ
アドレスが読み出される。
すべき文字に対応するフォントのデータパターンをキャ
ラクタフォントメモリ１１３から読み出してパターンメ
モリ１０１に転送して記憶させる。次にＣＲＴコントロ
ーラ１０３はＣＢｒ４の走査に同期してパターンメモリ
１０１を読み出す。この場合、インターレース走査のた
め、パターンメモリ１０１は奇数フィールドでは奇数の
Ｙアドレスが読み出され、偶数フィールドでは偶数のＹ
アドレスが読み出される。
ＣＢｒ２上において”１”又は１′０”の値を有する各
画素は対応するパターンメモリ１０１のアドレスに記憶
されているデータにより決定される。
画素は対応するパターンメモリ１０１のアドレスに記憶
されているデータにより決定される。
その画素の上下の画素は、独立した他のフィールドのも
のであり、パターンメモリ１０１のデータにより決定さ
れる。従って、ある画面のリフレッシュ周期は６０Ｉ（
Ｚでインターレースする場合は３０Ｈｚであるが、ここ
ではキャラクタフォントメモリ１１３内の各画素のデー
タが（１）式を満足するものであり、このデータにより
Ｃ’ＲＴ２の画面が形成される。そのため、各画素は、
３０７（Ｚ周期でリフレッシュされるが、（１）式の条
件を満足しているので、その上下の画素と同一値を有す
るか、又は隣接する画素及びその上下のいずれかの画素
と同一値を有するものとなり、６０Ｉ（Ｚ周期のリフレ
ッシュに近い効果が得られる。即ちフリッカが目立たな
いように、しかもＹ方向の解像度が高められ、第２図（
ａ）に示すようなフォントパターンのデータであっても
第２図ｆｂ）のようなジャグの少ない画像が表示される
。
のであり、パターンメモリ１０１のデータにより決定さ
れる。従って、ある画面のリフレッシュ周期は６０Ｉ（
Ｚでインターレースする場合は３０Ｈｚであるが、ここ
ではキャラクタフォントメモリ１１３内の各画素のデー
タが（１）式を満足するものであり、このデータにより
Ｃ’ＲＴ２の画面が形成される。そのため、各画素は、
３０７（Ｚ周期でリフレッシュされるが、（１）式の条
件を満足しているので、その上下の画素と同一値を有す
るか、又は隣接する画素及びその上下のいずれかの画素
と同一値を有するものとなり、６０Ｉ（Ｚ周期のリフレ
ッシュに近い効果が得られる。即ちフリッカが目立たな
いように、しかもＹ方向の解像度が高められ、第２図（
ａ）に示すようなフォントパターンのデータであっても
第２図ｆｂ）のようなジャグの少ない画像が表示される
。
なお、上記実施例ではパターンメモリ１０１の書き込み
をＣＰＵ１４により制御したが、ＣＰＵ１４の代りにＤ
ＭＡコントローラを設けてキャラクタフォントのデータ
をダイレクトメモリアクセスにより転送するように制御
してもよい。また上記実施例ではキャラクタフォントの
データをキャラクタフォントメモリ１１３に格納してい
るが、ランダムアクセスメモリを設け、これに上位の計
算機又はディスクよりフォントパターンのデータをロー
ドさせるようにしてもよい。
をＣＰＵ１４により制御したが、ＣＰＵ１４の代りにＤ
ＭＡコントローラを設けてキャラクタフォントのデータ
をダイレクトメモリアクセスにより転送するように制御
してもよい。また上記実施例ではキャラクタフォントの
データをキャラクタフォントメモリ１１３に格納してい
るが、ランダムアクセスメモリを設け、これに上位の計
算機又はディスクよりフォントパターンのデータをロー
ドさせるようにしてもよい。
また、上記実施例ではキャラクタフォントメモリ１１３
内に文字のフォントパターンを格納するように説明した
が、文字に限定するものではなく、モザイク素片や任意
の図形素片を格納しても上記実施例と同様の効果を奏す
る。
内に文字のフォントパターンを格納するように説明した
が、文字に限定するものではなく、モザイク素片や任意
の図形素片を格納しても上記実施例と同様の効果を奏す
る。
以上のように、この発明によれば、互に隣接する画素間
に予め設定した論理的な関係をもたせるように構成した
ので、パターンメモリとＣＲＴとの間に複雑な回路を備
えることなく、フリッカが目立たずかつ解像度が高い高
品質の画像が得られる効果がある。
に予め設定した論理的な関係をもたせるように構成した
ので、パターンメモリとＣＲＴとの間に複雑な回路を備
えることなく、フリッカが目立たずかつ解像度が高い高
品質の画像が得られる効果がある。
第１図はこの発明の一実施例による表示装置のブロック
図、第２図は第１図に示す表示装置の表示効果を示す表
示パターン図、第３図は従来の表示装置のブロック図、
第４図は第３図に示す表示装置の窓の表示パターン図、
第５図は第３図に示す表示装置の表示効果を示す表示パ
ターン図である０ １０１はパターンメモリ、１１３はキャラクタフォント
メモリである。 なお、図中同一符号は同−又は相当部分を示す。 特許出願人 三菱電機株式会社 （１２）。 （ｂ） 第６図 （ｂ） （Ｃ） 手続補正書（自発） 昭和６０年５°−７１日
図、第２図は第１図に示す表示装置の表示効果を示す表
示パターン図、第３図は従来の表示装置のブロック図、
第４図は第３図に示す表示装置の窓の表示パターン図、
第５図は第３図に示す表示装置の表示効果を示す表示パ
ターン図である０ １０１はパターンメモリ、１１３はキャラクタフォント
メモリである。 なお、図中同一符号は同−又は相当部分を示す。 特許出願人 三菱電機株式会社 （１２）。 （ｂ） 第６図 （ｂ） （Ｃ） 手続補正書（自発） 昭和６０年５°−７１日
Claims (1)
- インターレース形式により画面を形成するための奇数及
び偶数フィールドの各期間においてそれぞれ表示される
画像のパターンデータを記憶するパターンメモリと、上
記奇数及び偶数フィールドのパターンデータを形成し、
かつ互に隣接する画素間において予め定めた論理的な関
係を満足するように設定され、垂直方向の走査線数に対
応するキャラクタフォントのデータを記憶したキャラク
タフォントメモリとを備えた表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59257648A JPH0614274B2 (ja) | 1984-12-07 | 1984-12-07 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59257648A JPH0614274B2 (ja) | 1984-12-07 | 1984-12-07 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61137184A true JPS61137184A (ja) | 1986-06-24 |
| JPH0614274B2 JPH0614274B2 (ja) | 1994-02-23 |
Family
ID=17309164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59257648A Expired - Fee Related JPH0614274B2 (ja) | 1984-12-07 | 1984-12-07 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614274B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423332A (en) * | 1977-07-22 | 1979-02-21 | Hitachi Ltd | Display unit |
-
1984
- 1984-12-07 JP JP59257648A patent/JPH0614274B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423332A (en) * | 1977-07-22 | 1979-02-21 | Hitachi Ltd | Display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0614274B2 (ja) | 1994-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5699076A (en) | Display control method and apparatus for performing high-quality display free from noise lines | |
| JPH05303348A (ja) | Ｌｃｄビデオ信号インタフェース装置 | |
| JPS5859490A (ja) | 表示制御装置 | |
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| US20010043206A1 (en) | Display control device | |
| JPS61137184A (ja) | 表示装置 | |
| JPS6016634B2 (ja) | デイスプレイ装置における図形発生方式 | |
| JP3030170B2 (ja) | 単純マトリクス駆動型液晶表示装置 | |
| JP2731639B2 (ja) | 画像メモリ制御方法および画像メモリ装置 | |
| JPH08129356A (ja) | 表示装置 | |
| JPS592076A (ja) | 画像表示装置 | |
| JP3694622B2 (ja) | 画像表示データの生成方法 | |
| JPS59214085A (ja) | 信号変換装置 | |
| JP2939648B2 (ja) | Ｌｃｄ表示制御方式 | |
| JPH03164793A (ja) | 液晶表示装置 | |
| JPS61213897A (ja) | 画像表示装置 | |
| JPS6032088A (ja) | Ｃｒｔ表示端末装置 | |
| JPS60159789A (ja) | 表示メモリ制御方式 | |
| JPH0371714B2 (ja) | ||
| JP3296645B2 (ja) | ２画面駆動回路 | |
| JPH04275592A (ja) | 液晶表示装置 | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JPS63184791A (ja) | ブリンク制御方式 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS63141462A (ja) | スキヤンコンバ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |