JPS6032088A - Ｃｒｔ表示端末装置 - Google Patents
Ｃｒｔ表示端末装置Info
- Publication number
- JPS6032088A JPS6032088A JP58143012A JP14301283A JPS6032088A JP S6032088 A JPS6032088 A JP S6032088A JP 58143012 A JP58143012 A JP 58143012A JP 14301283 A JP14301283 A JP 14301283A JP S6032088 A JPS6032088 A JP S6032088A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- display
- section
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、表示すべきデータを一時格納するメモリを有
し、文字、記号及びイメージパターンを′表示するラス
タースキャン方式のＣＲＴ表示端末装置に関するもので
ある。
し、文字、記号及びイメージパターンを′表示するラス
タースキャン方式のＣＲＴ表示端末装置に関するもので
ある。
従来例の構成とその問題点
従来、表示すべきデータを一時格納するメモリ（以下リ
フレッシュメモリと呼ぶ）を有するＣＲＴ表示端末装置
では、そのメモリにアドレスを与え読出したデータをそ
のままビデオ信号に変換するかあるいは、あらかじめ表
示パターンを記憶しているパターンメモリを持っている
場合は、そのパターンメモリのアドレスとしてそのデー
タを与えパターンメモリから読出されたデータをビデオ
信号に変換し、ＣＲＴに表示している。
フレッシュメモリと呼ぶ）を有するＣＲＴ表示端末装置
では、そのメモリにアドレスを与え読出したデータをそ
のままビデオ信号に変換するかあるいは、あらかじめ表
示パターンを記憶しているパターンメモリを持っている
場合は、そのパターンメモリのアドレスとしてそのデー
タを与えパターンメモリから読出されたデータをビデオ
信号に変換し、ＣＲＴに表示している。
従来の具体例を第１図に示す。第１図において、アドレ
ス発生部１０３よシリフレッシュメモリ部１０２にアド
レス１０８が与えられ、リフレッシュメモリ部１０２か
らのデータ１０９があらかじめ表示パターンを記憶して
いるパターンメモリ部１０４のパターンコードとして与
えられ、またアドレス発生部１０３からラスクアドレス
１１０が与えられ、その出力データ１１１がＰ／Ｓ変換
部１０６でパラレル−シリアル変換され、ビデオ信号１
１３となる。図中の、ｊ １２は画信号転送りロックで
あり、“１０１は主制御部であり、１０６はアドレス発
生部１０３の出力アドレスを制御する制御線であｊ５．
１０７はリフレッシュメモリ部１０２への書込みデータ
及びその制御をする制御線である。
ス発生部１０３よシリフレッシュメモリ部１０２にアド
レス１０８が与えられ、リフレッシュメモリ部１０２か
らのデータ１０９があらかじめ表示パターンを記憶して
いるパターンメモリ部１０４のパターンコードとして与
えられ、またアドレス発生部１０３からラスクアドレス
１１０が与えられ、その出力データ１１１がＰ／Ｓ変換
部１０６でパラレル−シリアル変換され、ビデオ信号１
１３となる。図中の、ｊ １２は画信号転送りロックで
あり、“１０１は主制御部であり、１０６はアドレス発
生部１０３の出力アドレスを制御する制御線であｊ５．
１０７はリフレッシュメモリ部１０２への書込みデータ
及びその制御をする制御線である。
従来例において、ＣＲＴ上に表示パターンメモリのデー
タを表示する場合、ラスクアドレス１１０の１水平走査
区間中での変化はないので、パターンメモリ部を直接ア
クセスしている場合は水平方向に並ぶ表示パターン間で
上下にずらす事は出来ない。また、表示パターンメモリ
データの垂直方向の拡大・縮小に関しても垂直方向に並
んでいる表示パターンの間でその率を変えるのは１水平
走査区間毎のラスクアドレス１１０の制御で比較的容易
に実現出来るが、水平方向に並んでいる表示パターン間
で変えるのはラスクアドレス１１０を水平走査区間中で
変化させるなどの複雑な制御を必要とし、容易に実現出
来彦い。また水平方向の拡大・縮小に関しては、垂直方
向に並んでいる表示パターンの間でその率を変えるのは
１水平走査区間毎の画信号転送りロック１１２の制御で
比較的容易に実現出来るが、水平方向に並んでいる表示
パターンの間で変えるのは１水平走査区間という比較的
短時間で画信号転送りロック１１２の制御をする必要が
あり、機器を製作する上で困難な問題がある。従来例で
可能な表示例を第２図に示す。また、ＣＲＴ表示端末装
置は高精細度化による高速表示がめられているが、従来
例ではその高速性はパターンメモリのアクセス時間に依
存しておシ、表示の高速性に限度がある。
タを表示する場合、ラスクアドレス１１０の１水平走査
区間中での変化はないので、パターンメモリ部を直接ア
クセスしている場合は水平方向に並ぶ表示パターン間で
上下にずらす事は出来ない。また、表示パターンメモリ
データの垂直方向の拡大・縮小に関しても垂直方向に並
んでいる表示パターンの間でその率を変えるのは１水平
走査区間毎のラスクアドレス１１０の制御で比較的容易
に実現出来るが、水平方向に並んでいる表示パターン間
で変えるのはラスクアドレス１１０を水平走査区間中で
変化させるなどの複雑な制御を必要とし、容易に実現出
来彦い。また水平方向の拡大・縮小に関しては、垂直方
向に並んでいる表示パターンの間でその率を変えるのは
１水平走査区間毎の画信号転送りロック１１２の制御で
比較的容易に実現出来るが、水平方向に並んでいる表示
パターンの間で変えるのは１水平走査区間という比較的
短時間で画信号転送りロック１１２の制御をする必要が
あり、機器を製作する上で困難な問題がある。従来例で
可能な表示例を第２図に示す。また、ＣＲＴ表示端末装
置は高精細度化による高速表示がめられているが、従来
例ではその高速性はパターンメモリのアクセス時間に依
存しておシ、表示の高速性に限度がある。
発明の目的
本発明は、マンマシーンインタフェースとして多方面で
利用され、高精細度化の進むＣＲＴ表示端末装置におい
て、ＣＲＴ上に表示される文字。
利用され、高精細度化の進むＣＲＴ表示端末装置におい
て、ＣＲＴ上に表示される文字。
図形等の表示形を、例えば隣合った表示パターンの上下
位置をずらしたシ、また拡大・縮小を行い、より豊富に
実現し、見やすい画面を実現するＣＲＴ表示端末装置を
提供するものである。
位置をずらしたシ、また拡大・縮小を行い、より豊富に
実現し、見やすい画面を実現するＣＲＴ表示端末装置を
提供するものである。
発明の構成
本発明は、表示パターンを記憶しているパターンメモリ
部と表示すべきデータを格納するリフレッシュメモ、υ
部を有し、パターンメモリ部から必要なパターンを画面
上において水平方向または垂直方向にそのままあるいは
拡大して読出し、リフレッシュメモリに任意のアドレス
を与え画面上の任意の位置にパターンメモリ部から読出
した表示パターンの表示を可能にし、豊富な文字表現を
実現するものである。
部と表示すべきデータを格納するリフレッシュメモ、υ
部を有し、パターンメモリ部から必要なパターンを画面
上において水平方向または垂直方向にそのままあるいは
拡大して読出し、リフレッシュメモリに任意のアドレス
を与え画面上の任意の位置にパターンメモリ部から読出
した表示パターンの表示を可能にし、豊富な文字表現を
実現するものである。
実施例の説明
本発明によるＣＲＴ表示端末装置の一実施例の簡単なブ
ロック構成図を第３図に殆す。２０２は表示パターンを
記憶しているパターンメモリ部、このパターンメモリ部
から表示パターンを読出す場合、まず表示パターンに対
応するパターンコードを与え表示パターンを決定し、次
にスキャンアドレスを与えてパターンデータを、例えば
表示パターンが１６（縦）ｘｌｅ（横）である場合は、
縦方向あるいは横方向から１列（１６ドツト）あるいは
１行（１６ドツト）ずつ順次読出していく。
ロック構成図を第３図に殆す。２０２は表示パターンを
記憶しているパターンメモリ部、このパターンメモリ部
から表示パターンを読出す場合、まず表示パターンに対
応するパターンコードを与え表示パターンを決定し、次
にスキャンアドレスを与えてパターンデータを、例えば
表示パターンが１６（縦）ｘｌｅ（横）である場合は、
縦方向あるいは横方向から１列（１６ドツト）あるいは
１行（１６ドツト）ずつ順次読出していく。
２０３はパターンメモリ部にパターンコードを与えるパ
ターンコード発生部、２ｏ４はリフレッシュメモリにア
ドレスを与えるアドレス発生部、２０６社表示すべ負デ
ータを格納１．ていスリフレッシ二メモリ部、２０６は
リフレッシュメモリ部からのデータをビデオ信号に変換
するＰ／Ｓ変換部、２０１はパターンメモリ部２０２．
パターンコード発生部２０３．アドレス発生部２０４を
制御する主制御部である。２０７． ２０８． ２０９
はそれぞれの制御線であり、２１０はパターンメモリ部
２０２に与えるパターンコード、２１１はリフレッシュ
メモリ部２０６に書込むデータ、２１２はリフレッシュ
メモリ部２０６に与えるアドレス、２１３は表示データ
、２１４は画信号転送りロック、２１６はビデオ信号で
ある。
ターンコード発生部、２ｏ４はリフレッシュメモリにア
ドレスを与えるアドレス発生部、２０６社表示すべ負デ
ータを格納１．ていスリフレッシ二メモリ部、２０６は
リフレッシュメモリ部からのデータをビデオ信号に変換
するＰ／Ｓ変換部、２０１はパターンメモリ部２０２．
パターンコード発生部２０３．アドレス発生部２０４を
制御する主制御部である。２０７． ２０８． ２０９
はそれぞれの制御線であり、２１０はパターンメモリ部
２０２に与えるパターンコード、２１１はリフレッシュ
メモリ部２０６に書込むデータ、２１２はリフレッシュ
メモリ部２０６に与えるアドレス、２１３は表示データ
、２１４は画信号転送りロック、２１６はビデオ信号で
ある。
第３図において、リフレッシュメモリ部２０６にパター
ンメモリ部２０２に記憶している表示パターンの中から
表示に必要なパターンを書込む場合、パターンメモリ部
２０２に、パターンコード発生部２０３より必要な表示
パターンのパターンコード？１０を与え、主制御部２０
１よりスキャンアドレス２０９を与え、パターンメモリ
部２０２からパターンデータ２１１をリフレッシュメモ
リ部２０５に出力し、それと同時にアドレス発生部２０
４からリフレッシュメモリ部２０６に表示したい画面上
の位置に対応するアドレスを与え、リフレッシュメモリ
部２０ Ｂにパターンメモリ部２０２からのパターンデ
ータを書込む。そのタイミングの制御は主制御部２０１
からの制御線２０７゜２０８及びスキャンアドレス２０
９で行なう。パターンデータを書き込んだリフレッシュ
メモリ部２０６にはＣＲＴ表示端末装置の水平同期信号
。
ンメモリ部２０２に記憶している表示パターンの中から
表示に必要なパターンを書込む場合、パターンメモリ部
２０２に、パターンコード発生部２０３より必要な表示
パターンのパターンコード？１０を与え、主制御部２０
１よりスキャンアドレス２０９を与え、パターンメモリ
部２０２からパターンデータ２１１をリフレッシュメモ
リ部２０５に出力し、それと同時にアドレス発生部２０
４からリフレッシュメモリ部２０６に表示したい画面上
の位置に対応するアドレスを与え、リフレッシュメモリ
部２０ Ｂにパターンメモリ部２０２からのパターンデ
ータを書込む。そのタイミングの制御は主制御部２０１
からの制御線２０７゜２０８及びスキャンアドレス２０
９で行なう。パターンデータを書き込んだリフレッシュ
メモリ部２０６にはＣＲＴ表示端末装置の水平同期信号
。
垂直同期信号に同期した表示データ読出し用のアドレス
をアドレス発生部２０４から与え、表示データ２１３を
９フレッシュメモリ部２０ｆｆｉより出力し、Ｐ／ｉ９
変換部２０６でその表示データを画信号転送りロック２
１４でパラレル−シリアル変質し、ビデオ信号２１６と
なる。アドレス発生部２０４では表示区間中には表示デ
ータ読出し用アドレスを、リフレッシュメモリ部２０５
にパターンデータを書込む場合には非表示区間中にパタ
ーンデータ書込み用アドレスを出力する。またパターン
データを画面上で拡大表示する場合はパターンメモリ部
２０２からりフレッシュメモリ部２０６にパターンデー
タを書込む時、パターンメモリ部２０２に与えるスキャ
ンアドレス２０９を、例えばパターンを２倍にしたけれ
ばスキャンアドレスの１アドレス保持期間を２倍にする
というような制御とそれに対応するようにリフレッシュ
メモリ部２０６にアドレス発生部２０４より、アドレス
を画面上で拡大表示可能なように与える。その制御は主
制御部より行なう。
をアドレス発生部２０４から与え、表示データ２１３を
９フレッシュメモリ部２０ｆｆｉより出力し、Ｐ／ｉ９
変換部２０６でその表示データを画信号転送りロック２
１４でパラレル−シリアル変質し、ビデオ信号２１６と
なる。アドレス発生部２０４では表示区間中には表示デ
ータ読出し用アドレスを、リフレッシュメモリ部２０５
にパターンデータを書込む場合には非表示区間中にパタ
ーンデータ書込み用アドレスを出力する。またパターン
データを画面上で拡大表示する場合はパターンメモリ部
２０２からりフレッシュメモリ部２０６にパターンデー
タを書込む時、パターンメモリ部２０２に与えるスキャ
ンアドレス２０９を、例えばパターンを２倍にしたけれ
ばスキャンアドレスの１アドレス保持期間を２倍にする
というような制御とそれに対応するようにリフレッシュ
メモリ部２０６にアドレス発生部２０４より、アドレス
を画面上で拡大表示可能なように与える。その制御は主
制御部より行なう。
第４図に本発明の一実施例に”よる表示例を示す。
図においてラスクアドレスの１アドレスは１水平走査線
に対応し、便宜上画面の任意の位置を“０″とする。ド
ツトは画面上の１画素に対応し、ドツト長ｔは１画素の
画面上の表示時間とする。
に対応し、便宜上画面の任意の位置を“０″とする。ド
ツトは画面上の１画素に対応し、ドツト長ｔは１画素の
画面上の表示時間とする。
従来、表示高速性は表示データのＰ／Ｓ変換部のパラレ
ル入力部のビット数とその入力のサイクル時間に依存し
、従来例においては、パターンメモリ部の出力ビツト数
とそのアクセス時間に依存し、その高速性は制限される
。しかし、上記実施例における高速性は、リフレッシュ
メモリ部からのＰ／Ｓ変換部への出力ビツト数とそのア
クセス時間に依存するが、例えパターンメモリ部２０２
のアクセス時間が長くても、その高速性に対応するよう
に出力ビツト数を増加する事により高速表示を維持する
事ができる。
ル入力部のビット数とその入力のサイクル時間に依存し
、従来例においては、パターンメモリ部の出力ビツト数
とそのアクセス時間に依存し、その高速性は制限される
。しかし、上記実施例における高速性は、リフレッシュ
メモリ部からのＰ／Ｓ変換部への出力ビツト数とそのア
クセス時間に依存するが、例えパターンメモリ部２０２
のアクセス時間が長くても、その高速性に対応するよう
に出力ビツト数を増加する事により高速表示を維持する
事ができる。
発明の効果
本発明によって次のような効果がもたらされる。
（１）画面上の任意の位置にパターンメモリのパターン
データが表示可能であり、そのパターンデータの任意の
拡大表示も容易に実現でき、豊富な文字画面表示を実現
できる。（２）パターンデータを格納するパターンメモ
リのアクセス時間に関係なく、マタリフレッシュメモリ
のアクセス時間が長くても、高速表示が可能であ之。
データが表示可能であり、そのパターンデータの任意の
拡大表示も容易に実現でき、豊富な文字画面表示を実現
できる。（２）パターンデータを格納するパターンメモ
リのアクセス時間に関係なく、マタリフレッシュメモリ
のアクセス時間が長くても、高速表示が可能であ之。
第１図は従来例のＣＲＴ表示装置のブロック構成図、第
２図は従来例におけるＣＲＴ面上の表示例を示す図、第
３図は本発明のＣＲＴＲ７表示端末−実施例におけるＣ
ＲＴ面上の表示例を示す図、。 ２０１・・・・・・キｆｌｔｌｌ ｍ郁−２０２・・・
・・・パターンメモリ部、２０３・・・・・・パターン
コード発生部、２０４・・・・・・アドレス発生部、２
０６・・・・・・リフレッシュメモリ部、２０６・・・
・・・Ｐ／Ｓ変換部、２０７・・・・・・アドレス発生
部制御線、２０８・・・・・・パターンコード発生部制
御部、２０９・・・・・・スキャンアドレス、２１０・
・・・・・パターンコード、２１１・・・・・・パター
ンデータ、２１２・・・・・・アドレス、２１３・・・
・・・表示データ、２１４・・・・・・画信号転送りロ
ック、２１５・・・・・・ビデオ信号。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第 ３ 図 □ 第４図
２図は従来例におけるＣＲＴ面上の表示例を示す図、第
３図は本発明のＣＲＴＲ７表示端末−実施例におけるＣ
ＲＴ面上の表示例を示す図、。 ２０１・・・・・・キｆｌｔｌｌ ｍ郁−２０２・・・
・・・パターンメモリ部、２０３・・・・・・パターン
コード発生部、２０４・・・・・・アドレス発生部、２
０６・・・・・・リフレッシュメモリ部、２０６・・・
・・・Ｐ／Ｓ変換部、２０７・・・・・・アドレス発生
部制御線、２０８・・・・・・パターンコード発生部制
御部、２０９・・・・・・スキャンアドレス、２１０・
・・・・・パターンコード、２１１・・・・・・パター
ンデータ、２１２・・・・・・アドレス、２１３・・・
・・・表示データ、２１４・・・・・・画信号転送りロ
ック、２１５・・・・・・ビデオ信号。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第 ３ 図 □ 第４図
Claims (1)
- ＣＲＴに表示すべきビットマツプデータを一時格納する
第１のメモリと、表示パターンを記憶する第２のメモリ
を有し、前記第２のメモリよシバターンデータを前記第
１のメモリに転送し、前記第２のメモリの１ビツトは少
なくとも、前記第１のメモリのデータ１ビツトに対応さ
せる事を特徴とするＣＲＴ表示端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143012A JPS6032088A (ja) | 1983-08-03 | 1983-08-03 | Ｃｒｔ表示端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143012A JPS6032088A (ja) | 1983-08-03 | 1983-08-03 | Ｃｒｔ表示端末装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6032088A true JPS6032088A (ja) | 1985-02-19 |
Family
ID=15328892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58143012A Pending JPS6032088A (ja) | 1983-08-03 | 1983-08-03 | Ｃｒｔ表示端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032088A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153937U (ja) * | 1987-03-27 | 1988-10-11 | ||
| JPH021041U (ja) * | 1988-06-16 | 1990-01-08 | ||
| US6327408B1 (en) | 1999-10-19 | 2001-12-04 | Corning Incorporated | Electrical interconnection of planar lightwave circuits |
-
1983
- 1983-08-03 JP JP58143012A patent/JPS6032088A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153937U (ja) * | 1987-03-27 | 1988-10-11 | ||
| JPH0411627Y2 (ja) * | 1987-03-27 | 1992-03-23 | ||
| JPH021041U (ja) * | 1988-06-16 | 1990-01-08 | ||
| JPH0451732Y2 (ja) * | 1988-06-16 | 1992-12-04 | ||
| US6327408B1 (en) | 1999-10-19 | 2001-12-04 | Corning Incorporated | Electrical interconnection of planar lightwave circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247612A (en) | Pixel display apparatus and method using a first-in, first-out buffer | |
| JPH0141994B2 (ja) | ||
| JPS6049391A (ja) | ラスタ走査表示システム | |
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| JPS62269989A (ja) | 表示制御装置 | |
| JPS6261092A (ja) | 表示装置 | |
| JPS6032088A (ja) | Ｃｒｔ表示端末装置 | |
| JPH077252B2 (ja) | カーソル発生装置 | |
| US4882578A (en) | Character display device | |
| JP2907630B2 (ja) | フレームメモリ制御装置 | |
| JPS58176683A (ja) | 表示装置 | |
| JPS5836779B2 (ja) | 連続的な文字移動機能を有する表示装置 | |
| JP3264520B2 (ja) | 表示制御装置 | |
| JPS61200580A (ja) | ビツトマツプ表示制御方式 | |
| JPS6231889A (ja) | 画像表示装置 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS63285590A (ja) | 領域内図形描画装置 | |
| JPH036510B2 (ja) | ||
| JPH023099A (ja) | 表示装置 | |
| JPS61188587A (ja) | マルチウインド制御方式 | |
| JPS6132891A (ja) | 画像表示装置 | |
| JPS63127287A (ja) | カ−ソル表示方式 | |
| JPS63259590A (ja) | フレ−ムメモリ制御方式 | |
| JPS61226794A (ja) | 走査型表示装置の任意パタ−ン嵌込表示方式 | |
| JPS636592A (ja) | 表示装置 |