JPS6146979A - Ｃｒｔ表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置の端末に使用されるＣＲＴ表示
装置に関する。特に、画像表示情報を蓄積する画像メモ
リを備え、この画像メモリの読出しおよび画像表示の動
作が、この画像メモリに対する書込み動作と独立非同期
に行われるＣＲＴ表示装置において、画像メモリへデー
タを高速に書込むための画像メモリ構成の改良に関する
。

〔従来の技術〕

ラスクスキャン型ＣＲＴ表示装置では、画像メモリは画
面のりフレッシュのために表示系と、また新しい画像デ
ータの書込みのために、マイクロプロセッサやベクトル
情報発生器などとの双方からアクセスされる。

したがって、このＣＲＴ表示装置において、描画速度を
上げようとすると画像メモリへのアクセスの問題が生ず
る。従来は画像メモリを分割したレジスタを用意し、ベ
クトル情報発生器はこのレジスタに書込みデータがあふ
れたら、このレジスタの内容を一度に画像メモリに転送
して、画像メモリへのアクセスの回数を減らすことによ
りこの問題を解決する方法がとられている。

この場合には、両者のアクセスの競合を避けるために、
マイクロプロセッサやベクトル情報発生器などは表示系
の帰線時間にアクセスしたり、表示系のアクセスの間隙
を縫ってアクセスする（トランスペアレント方式）手段
が用いられている。

〔発明が解決しようとする問題点〕

ところが、ＣＲＴ表示装置の高分解能化にともない、画
像メモリは画面のリフレッシュのために表示系からのア
クセス時間が増し、またベクトル情報発生器は高速化が
進められ、画像メモリへのアクセスは増加する゛傾向に
ある。

さらに、−ａに画像メモリには容量の関係からダイナミ
ックＲＡＭが用いられることが多く、アクセスタイム、
サイクルタイムの制限により単位時間内にアクセスでき
る回数は限られてくる。

したがって、従来のＣＲＴ表示装置では描画速度を速（
するには、画面のリフレッシュのための画像メモリから
のデータ読出しのときに、分割されているデータをスキ
ャンライン方向に一度に広い幅で読出す方法がとられて
いる。

しかし、このためには独立に制御可ａ卒Ｉ　Ｃメモリ数
は、（レジスタのドツト数）　Ｘ　（（読出しドツト幅
）／（レジスタのＸ方向のドツト数））の個数が必要と
なる。さらに、表示装置の高分解能化によりリフレッシ
ュのための読出しには、高速性が要求されるために読出
しドツト幅は大きくしなければならない、すなわち、画
像メモリは構成上メモリ数が多くなってしまう。

本発明は、このような従来の問題点に着目してなされた
もので、画像メモリをＸ、Ｙ方向に分割した画面の一部
に対応するレジスタを構成するドツトの数だけのＩＣメ
モリを使用して、リフレッシュの読出し時はＩＣメモリ
の個数のドツト数をＣＲＴ表示装置のスキャンライン方
向に読出すことができるＣＲＴ表示装置を提供すること
を目的とする。

〔問題点を解決するための手段〕

本発明は、画像メモリをブロックに分け、書込み時には
スキャンライン方向に対応してデータを各ブロックにサ
イクリックに分配する回路と、読出し時には各ブロック
のアドレスをスキャンライン方向に変換するためのアド
レス変換器と、読出されたデータをパラレル・シリアル
変換する際に順序を補正するためのマルチプレクサを備
えたことを特徴とする。

すなわち、表示画面が水平方向にＭ個に区分され、垂直
方向にＮ個に区分され（Ｍ、Ｎは２以上の整数）その中
のドツト数が水平方向にｍドツト、垂直方向にｎドツト
（ｍ、ｎは２以上の整数）である小画面について、その
小画面毎に表示情報が入力されるデータ入力端子と、こ
のデータ入力端子に入力される小画面のアドレスを指定
する書込みアドレス信号が入力する書込みアドレス入力
端子と、この書込みアドレス信号にしたがって表示情報
を蓄積する画像メモリと、ＣＲＴ表示部の走査にしたが
って画像メモリに与える読出しアドレス信号が入力する
読出しアドレス入力端子と、この読出しアドレスにした
がって画像メモリの蓄積データを読出す手段とを備えた
ＣＲ７表示装置において、画像メモリは、１個がＭ×Ｎ
ドット分の情報を記憶できるｍ　Ｘ　ｎ個のＲＡＭを含
み、ＣＲＴ表示部の走査にしたがって画像メモリの読出
しモードと書込みモードとを指示するモード信号が入力
するモード信号入力端子と、このモード信号にしたがっ
て、書込みアドレス信号をｍ×ｎ個のＲＡＭに配分し、
読出しアドレス信号をｍ個毎のＲＡＭに配分するアドレ
ス信号配分手段と、書込みアドレス信号にしたがって表
示情報をｍ×ｎ個のＲＡＭに配分する表示情報配分手段
とを備えたことを特徴とする。

ＭおよびＮは２５６であり、ｍは５、ｎは４であること
が好ましい。

〔作用〕

本発明は、画像メモリをブロックに分けて画像データを
書込み、画面のリフレッシュのときの読出し時にはそれ
ぞれ異なるブロックから必要な画像データを取り出すこ
とにより、ＣＲＴ画面のスキャンライン方向に画像デー
タを読出すことができる。

すなわち、画像メモリにデータを書込むときは二次元的
に行い、画面のリフレッシュのときの読出し時には一次
元的に配列することができる。

〔実施例〕

以下、本発明の実施例方式を図面に基づいて説明する。

第１図は、本発明の一実施例を説明するブロック構成図
である。

第１図において、読出しアドレス信号１０１および書込
みアドレス信号１０２はマルチプレクサ１）に入力する
。マルチプレクサ１）には、並列にｎ個のアドレス変換
器１２ｏ、１２Ｉ、・・・、１２．、−　、が接続され
る。読出し書込みモード信号１０３は、マルチプレクサ
１）およびアドレス変換器１２゜、１２Ｉ、・・・、１
２□１に入力する。パターンデータ信号１０４はデータ
分配器１３に入力する。書込みアドレス信号１０２は分
岐してアドレス変換器１２゜、１２Ｉ、・・・、１２．
−　。

およびデータ分配器１３に入力する。データ分配器１３
にはＲＡＭ１４゜、１４１、・・・、１４□１が接続さ
れ、これらはアドレス変換器１２゜、１２．　、・・・
、１２□。

にそれぞれ対応して接続される。ＲＡＭ１４゜、１４．
　。

・・・、１４．、−　＋には、パラレル・シリアル変換
回路１５がそれぞれ接続される。このパラレル・シリア
ル変換回路１５には、読出しアドレス信号１０１を入力
しているマルチプレクサ１６に接続されるとともに、隣
接するパラレル・シリアル変換回路１５が接続され全体
ではループしている。マルチプレクサ１６の出力はＣＲ
Ｔ制御回路１７に接続され、さらにＣＲＴ端末１８に接
続される。

画像メモリのＲＡＭ１４ｏ　、１４＋　、−１）４−＋
は、ｍ　ｘ　ｎドツトの画像パターンを一度に書込むた
めにｎ個のブロックに分けられ、各ブロックはｍ個のド
ツトより構成される。

読出しおよび書込みのためのアドレスは、そのモード信
号１０３により切り換えられ各ブロックごとに用意され
たアドレス変換器Ｉ２゜、１２．　、・・・、１２、、
を通してＲＡＭ１４゜、１４７、・・・、１ｄｌｌ−、
に人力される。

パターンデータ１０４は、データ分配器１３によりその
パターンアドレスにより各ブロックのＲＡＭ１４゜、１
４．　、・・・、１４−ｒ　に入力される。

マルチプレクサ１６は、スキャンライン番号の値により
どのブロックからのデータを出力するか選択する。この
出力がＣＲＴ制御回路１７に入力してＣＲＴ端末１８で
表示される。

第２図は表示画面を水平方向にｍドツト、垂直方向にｎ
ドツトの小画面に分割した図である。

第３図は、表示画面に対応した画像メモリのア下レスと
ブロックの関係を示す図である。

画像データの書込み時の動作について説明する。

画像データは、第２図に示すようにｍ×ｎドツトの構成
で人力される。書込みデータは、Ｏ〜（ｎ−１）のｎブ
ロックに分割され、各々のブロックはＲＡＭに対してア
ドレスデータ中のしビット（ｎ−２Ｌ）で第３図に示す
ように分配されて入力される。図中の配置はｒ（パター
ンのアドレス）−（ブロックの番号）」を示す。

一方、書込みアドレス信号１０２はアドレス変換器１２
゜、１２．　、・・・、１２−＋に入力されるが、書込
みモードではそのまま出力されＲＡＭ１４゜、１４８、
・・・、１４．　、のアドレスとなる。

次に、画面リフレッシュのときのデータ読出し時の動作
について説明する。

第４図はアドレス変換の動作を説明する図である。

ｉはスキャンライン番号（０〜ｎ−１）、ｊはブロック
番号（０〜ｎ−１）であり、アドレス変換操作は、 −ｊ−ｉ とし桁下がりは無視する。

画像データは、スキャンライン方向に読出されｍビット
のパラレル・シリアル変換回路１５に人力される。この
ときアドレスは、読出しアドレス信号１０１が選択され
各ブロックのアドレス変換器１２゜、１２１、・・・、
１２．、に入力される。アドレス変換器１２゜、１２Ｉ
、・・・、１２１）−　＋　は、各ブロックごとにスキ
ャンライン番号に対応して第４図に示すようにアドレス
を変換する。この変換によりスキャンライン方向にｍ　
ｘ　ｎドツトを読出すことができる。

読出されたデータは、パラレル・シリアル変換回路１５
によりシリアルデータに変換されるが、先頭ブロックは
スキャンライン番号により変わるために、パラレル・シ
リアル変換回路１５のシフトレジスタの出力をループさ
せ、マルチプレクサ１６によリスキャンライン番号に応
じてシリアルデータを取り出す位置を変化させて正しい
順序のＣＲＴ表示信号を得る。

〔発明の効果〕

本発明のＣＲＴ表示装置では、大容量のメモリを使用し
て、しかも必要なＩＣメモリの個数はｍ×ｎ個だけなの
で、コスト、スペースが小さく抑えられまた偉績性が向
上する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図・　　
　　　　　　　　　　　　　　　　　　　　　　　　１
第２図は表示画面を水平方向にｍドツト、垂直方向にｎ
ドツトの小画面に分割した図。 第３図は表示画面に対応した画像メモリのアドレスとブ
ロックの関係を示す図。 第４図はアドレス変換の動作を説明する図。 １）．１６・・・マルチプレクサ、１２・・・アドレス
変換器、１３・・・データ分配器、１４・・・ＲＡＭ、
１５・・・パラレル・シリアル変換回路、１７・・・Ｃ
ＲＴ制御回路、１８・・・ＣＲＴ端末、１０１・・・読
出しアドレス信号、１０２・・・凹込みアドレス信号、
１０３・・・読出し書込みモード信号、１０４・・・パ
ターンデータ信号。

Claims (2)

【特許請求の範囲】
1. （１）表示画面が水平方向にＭ個に区分され、垂直方向
   にＮ個に区分され（Ｍ、Ｎは２以上の整数）その中のド
   ット数が水平方向にｍドット、垂直方向にｎドット（ｍ
   、ｎは２以上の整数）である小画面について、その小画
   面毎に表示情報が入力されるデータ入力端子と、 このデータ入力端子に入力される上記小画面のアドレス
   を指定する書込みアドレス信号が入力する書込みアドレ
   ス入力端子と、 この書込みアドレス信号にしたがって上記表示情報を蓄
   積する画像メモリと、 ＣＲＴ表示部の走査にしたがって上記画像メモリに与え
   る読出しアドレス信号が入力する読出しアドレス入力端
   子と、 この読出しアドレスにしたがって上記画像メモリの蓄積
   データを読出す手段と を備えたＣＲＴ表示装置において、 上記画像メモリは、１個がＭ×Ｎドット分の情報を記憶
   できるｍ×ｎ個のＲＡＭを含み、 上記ＣＲＴ表示部の走査にしたがって、上記画像メモリ
   の読出しモードと書込みモードとを指示するモード信号
   が入力するモード信号入力端子と、このモード信号にし
   たがって、上記書込みアドレス信号を上記ｍ×ｎ個のＲ
   ＡＭに配分し、上記読出しアドレス信号をｍ個毎のＲＡ
   Ｍに配分するアドレス信号配分手段と、 上記書込みアドレス信号にしたがって上記表示情報を上
   記ｍ×ｎ個のＲＡＭに配分する表示情報配分手段と を備えたことを特徴とするＣＲＴ表示装置。
2. （２）ＭおよびＮは２５６であり、ｍは５、ｎは４であ
   る特許請求の範囲第（１）項に記載のＣＲＴ表示装置。