JPS6125192B2

JPS6125192B2 -

Info

Publication number: JPS6125192B2
Application number: JP56121735A
Authority: JP
Inventors: Yasuhito Suenaga; Yoshiaki Tamamura
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1981-08-03
Filing date: 1981-08-03
Publication date: 1986-06-14
Also published as: JPS5822473A

Description

【発明の詳細な説明】本発明は画像処理装置に関し、詳しくは、画像
情報にその大きさ、回転、形状などに関する変換
処理を行なつて表示、出力する装置に関するもの
である。

従来、画像情報に変換を施して表示する手法と
して、光学系を使用する方法、走査変換型蓄積管
を使用する方法などが知られている。このうち、
光学系による方法は瞬時に変換ができるという反
面、画像の拡大、縮小以外の変換を行なうには、
非常に複雑な装置を必要とし、またその機械的制
御も難しいという欠点がある。また、走査型蓄積
管を用いる方法は、扱える画像の解像度及び階調
が管の性能によつて限定されるという欠点があつ
た。なお、この他の方法としては、デジタル情報
に変換された画像データをデジタル計算機がデジ
タル演算装置によつて変換処理を行なう方法があ
る。この手法は多様は変換を行なうことが可能で
あるが、高価な装置を必要とし、また処理時間も
長くなるという欠点がある。

本発明は、これらの欠点を除去するために、図
形発生器と複数のレジスタにより構成されたアド
レス変換ユニツトにより、簡便かつ高速に画像形
状の変換を行ない、それを画像出力用の画像メモ
リを通じて画像デイスプレイ又は他の画像出力装
置に出力するようにしたもので、以下図面につい
て詳細に説明する。

第１図は本発明の一実施例であつて、１は各メ
モリセルが画素配列に対応しているメモリアレイ
Ａ、２は他のメモリアレイＢ、３は画像データ入
力端子RI及び画像データ出力端子ROを通じて、
計算機や画像入出力機器によりメモリアレイ１内
に画像データを書込み、又は該メモリアレイ１内
により画像データを読出す回路、４はメモリアレ
イ１内の画像データを読出すだけの回路、５はメ
モリアレイ２に画像データを書込む回路、６は後
述する画像形状変換ユニツト、７はメモリアレイ
２内の画像データをエリア指定レジスタ９により
指定された領域にわたつてラスタ走査形式でｋ画
素パラレルに読出す回路、、８は読出されたパラ
レルデータを外部クロツク入力端子CIより入力
されるクロツクパルスに従つて、高速シリアルデ
ータに変換し、シリアルデータ出力端子SOに出
力する回路である。端子SOより出力されるシリ
アルデータは、例えばデジタル−アナログ変換回
路によりアナログビデオ信号に変換されて、画像
デイスプレイ装置等の画像出力装置に出力され
る。メモリアレイ１，２は各画素当りＮビツト
（Ｎ１）の記憶容量をもつており、メモリアレ
イ１には画像データ入力端子RIを通じて、種々
の画像入力装置や計算機により各画素当りＮビツ
トの画像１００が書込まれる。同様に、メモリア
レイ２には書込み回路５を通じて画像２００が書
込まれる。

はじめに、第１図における画像形状変換ユニツ
ト６の機能を説明する。第２図はその原理説明図
である。今、メモリアレイ１中に格納されている
（ｋ×ｌ）画素の画像１００について、その予め
定めた４点P₁₁，Ｐ_n1，Ｐ_no，Ｐ_1oから成る四辺形
で囲まれた部分画像を切り出し、大きさと形状を
変換して（ｍ×ｎ）画素の画像２００に移しかえ
ることを考える。このためには、画像２００の点
（ｉ、ｊ）に対応するような画像１００上の点Ｐ_i
_ｊ＝（Ｘ_ij、Ｙ_ij）（だゞし、１ｉｍ、１ｊ
ｎ）を算出し、画像１００におけるＰ_ijの値を読
し出し、画像２００の点（ｉ、ｊ）に書込むとい
う動作を、すべてのｉ、ｊの組合わせについて行
なえばよい。画像１００の四辺形の各頂点につい
ては、 P₁₁＝（X₁₁、Y₁₁）←→（１、１）Ｐ_n1＝（Ｘ_n1、Ｙ_n1）←→（ｍ、１）Ｐ_no＝（Ｘ_no、Ｙ_no）←→（ｍ、ｎ）Ｐ_1o＝（Ｘ_1o、Ｙ_1o）←→（１、ｎ）なる対応関係がある。任意の点Ｐ_ij←→（ｉ、ｊ）
の対応を行なうには、四辺形の２辺₁₁ _n1，_1o
Ｐ_noをそれぞれｍ分割し、２辺₁₁ _1o，_n1 _no
をそれぞれｎ分割するとき、内部の各行、各列の
対応関係、（第ｊ行）_1j _nj←→（１、）（、）
（１ｊｎ）（第ｉ列）_i1 _io←→（、１）（、）
（１ｉｍ）に着目し、直線の発生を利用して高速に処理する
ことができる。すなわち、Ｘ方向は直線（１、
_ij）（ｍ、Ｘ_nj）、Ｙ方向は直線（１、_ij）（、
Ｙ_nj）の間隔“１”の格子上の点のみを用いて発
生し、各ｉについてＸ_ij又はＹ_ijを選択すること
によつて実現することができる。この直線の発生
には、例えばグラフイツクデイスプレイ装置等で
使用されている既存の直線発生器を利用すること
ができる。

第３図は画像形状変換ユニツト６の構成例であ
つて、６０１〜６１８はアドレス格納用レジス
タ、６１９〜６２４は直線発生器、６２５はアド
レス更新回路である。第１〜３図により、画像形
状変換の動作順序を追つて説明する。

(1) 初期設定：まず最初に、第１図の外部制御信号入力端子
TCより、第３図に示す画像形状変換ユニツト
６のアドレス格納用レジスタ６０１〜６１０に
必要なパラメータをセツトする。これは例えば
端子TCに接続されたキーボード、計算機など
によりより行なわれる。セツトすべき各レジス
タの内容は次のとおりである。

レジスタ６０１；ｎ（画像２００の列数）レジスタ６０２；ｍ（画像２００の行数）レジスタ６０３；X₁₁（点P₁₁のＸ座標）レジスタ６０４；Ｘ_1o（点Ｐ_1oのＸ座標）レジスタ６０５；Ｘ_n1（点Ｐ_n1のＸ座標）レジスタ６０６；Ｘ_no（点Ｐ_noのＸ座標）レジスタ６０７；Y₁₁（点P₁₁のＹ座標）レジスタ６０８；Ｙ_1o（点Ｐ_1oのＹ座標）レジスタ６０９；Ｙ_n1（点Ｐ_n1のＹ座標）レジスタ６１０；Ｙ_no（点Ｐ_noのＹ座標） (2) 直線₁₁ _1oと直線_n1 _noの発生レジスタ６０１及びレジスタ６０３〜６１０
の内容を入力とし、直線発生器６１９〜６２２
によつてＸ_1j，Ｘ_nj，Ｙ_1j，Ｙ_njを順次求め、
レジスタ６１１〜６１４に格納する。

(3) 直線_1j _njの発生レジスタ６０２及びレジスタ６１１〜６１４
の内容を入力とし、直線発生器６２３及び６２
４によつてアドレスＸ_ij及びＹ_ijを順次求め、
レジスタ６１５及び６１６に格納する。これら
の値は、第１図のメモリアレイ１に対する読出
回路４に送られる。

(4) 書込アドレスの更新アドレスＸ_ij及びＹ_ijの発生と同期して、ア
ドレス更新回路６２５により画像２００用のア
ドレス（ｉ、ｊ）（たゞし、１ｉｍ、１
ｊｎ）を発生し、レジスタ６１７及び６１８
に格納する。これらの値は、第１図のメモリア
レイ２への書込回路５に送られる。

第１図において、メモリアレイ１中の画像１
００のデータのうち、(3)によつて計算されたア
ドレス（Ｘ_ij、Ｙ_ij）に対応する画像データを
読出回路４によつて読出し、書込回路５によつ
てメモリアレイ２中の画像２００のアドレス
（ｉ、ｊ）の画素データとして書込む。

以上(2)〜(4)の動作を、１ｉｍ、１ｊ
ｎなるすべての（ｉ、ｊ）の組合わせについて
実行することによつて、第２図において説明し
たように、画像１００が形状変換され、画像２
００がメモリアレイ２中に形成される。

(6) 高速シリアルデータの出力第１図において、端子AIよりもメモリアレ
イ２中の読出しエリア指定レジスタ９に読出す
べき領域のアドレスをセツトし、エリア読出回
路７によつて、指定エリア内のデータを順次並
列にｈ画素ずつ読出し、パラレル−シリアル変
換回路８によつて、読出クロツク端子CIから
入力されるクロツクパルスに従つて、シリアル
データに変換し、端子SOに出力する。端子SO
より出力される高速シリアルデータは、例えば
アナログビデオ信号に変換されて、画像デイス
プレイ装置、フアクシミリ装置等に出力され
る。

こゝで、端子SOより出力する高速シリアル
データの転送速度は、対象とする画像デイスプ
レイ装置等に合つていなければならない。例え
ば、横512画素の画像２００を一般のデイスプ
レイ装置に表示しようとするには、画素あたり
約100nsのシリアルデータを出力する必要があ
る。パラレルシリアル変換回路８およびエリア
読出し回路７は、メモリアレイ２より並列に画
像データを読出し、これを上記の高速のシリア
ルデータに変換する機能を有し、アクセス速度
の遅いメモリアレイ２中の画像２００を表示す
ることを可能にしている。例えば、ｈを８とす
ると、アクセス速度が800nsのメモリアレイを
使用することが可能になる。

従つて、エリア読出し回路７により、並列に
読出す画素数ｈをさらに大きくすれば、メモリ
アレイ２へのアクセス頻度をより小さくするこ
とができ、エリア読出し回路７によりアクセス
されていない時に、メモリアレイ２を他の目的
でアクセスするような動作が可能となる。例え
ば、上記ｈを16にすると1600nsの間に１回メ
モリアレイ２をアクセスすることが出来る。第
１図の実施例では、この間に書込み回路５によ
つて変換されたデータをメモリアレス２に書込
む動作を行う。このような方法を取ることによ
つて、画像の形状変換動作と画像２００のデイ
スプレイへの表示動作を同時に行うことが可能
になる。

第４図に本発明の他の実施例を示す。第４図に
おいて、１と２のメモリアレイ、３の書込／読出
回路、４の読出回路は第１図と同様である。１０
はn′＋１個のアドレスレジスタより成るレジスタ
群、１１はアドレスレジスタ群１０を切換えるた
めのアドレス切換回路、１２はメモリアレイ１よ
り読出された画素データを１３あるいは１４に格
納する出力切換回路、１３，１４はそれぞれシフ
トレジスタ等により構成されるバツフアレジス
タ、１５はバツフアレジスタ１３，１４より高速
シリアルデータを取出すための回路である。６′
は第１図の６に対応する画像形状変換ユニツトで
あるが、これについては後述する。

第５図は第４図の動作を説明するための原理図
で、１６は画像デイスプレイ装置を示す。第２図
で説明したように、画像１００において四辺形
P₁₁P_n1P_noP_1oで囲まれた部分画像の大きさと形状
を変換して（ｍ×ｎ）画素の大きさの画像２００
に移すには、四辺形の２辺₁₁ _n1と_1o _noをそ
れぞれｍ分割し、他の２辺₁₁ _1oと_n1 _noをそ
れぞれｎ分割し、内部の各行と各列を画像２００
に対応づければよい。一方、画像２００をラスタ
走査方式で読出す場合には、高速で行方向に沿つ
て読出す必要があるから、画像１００から画像２
００へのデータ転送と同時にラスタ走査方式にシ
リアルデータを出力するには、シリアルデータを
読出すよりも早く各行方向のデータ転送を終了し
なければならない。一般に半導体IC素子等によ
つて構成されるメモリアレイにおいて、任意のア
ドレスに対応する画像データを読出し又は書込む
動作に要する時間は、上記半導体ICのアクセス
時間により制限されてしまう。又、経済的な面か
ら例えば読出したデータを直接画像デイスプレイ
装置に表示することができるような高速の半導体
IC素子を使用することは不利である。このた
め、第５図で示すように、ｍ×（n′＋１）（n′≪
ｎ）画素の大きさを有するバツフアレジスタ１３
及び１４を設けるのみで、画像１００を形状変換
すると同時にデイスプレイに表示する構成とす
る。すなわち、まず第２図の画像２００の１行か
ら（n′＋１）行に相当するデータを、画像１００
から読出してバツフアレジスタ１３に移し、これ
が終了した時点でバツフアレジスタ１３からラス
タ走査によりデータを読出してデイスプレイに表
示する。バツフアレジスタ１３中のデータを表示
すると同時に画像２００の（n′＋２）行から
（2n′＋２）行に相当するデータを画像１００から
読出してバツフアレジスタ１４に移し、バツフア
レジスタ１３の表示の終了後、バツフアレジスタ
１４内のデータを表示する。このような動作を画
像２００のｎ行に相当するデータまで繰返すこと
により、わずかの高速半導体ICを使用して画像
の形状変換と同時にこれを表示することが可能に
なる。

このような動作を行なうために、第４図の実施
例では、画像形状変換ユニツト６′によつて、メ
モリアレイ１中の画像１００の読出すべき（n′＋
１）個の画素のアドレス、すなわち、第２図にお
ける点列Ｐ_ij，Ｐ_ij+1，………Ｐ_i,j+o′（ただし、
１ｉｍ）のアドレスを計算してアドレスレジ
スタ群１０に格納しておき、アドレス切換回路１
１によつて読出回路４に設定するアドレス値を順
次切換え、高速に（n′＋１）個の画像データを読
出すようにされている。読出されたデータは、順
次、バツフアレジスタ１３又はバツフアレジスタ
１４に出力切換回路１２によつて切換えて格納さ
れるとともに、格納が終了した側のバツフアレジ
スタは、外部クロツク入力端子CIより入力され
るクロツクパルスに従つて、シリアルデータ読出
回路１５によりシリアルデータに変換されて端子
SOより出力される。

第６図は第４図における画像形状変換ユニツト
６′の構成例であつて、高速で（n′＋１）個の画
素のアドレス、すなわち、ＸアドレスＸ_ij，Ｘ_ij+
_１，………，Ｘ_ij+o′及びＹアドレスＹ_ij，Ｙ_ij+1，
………，Ｙ_ij+o′を計算するための回路である。第
３図に示した画像形状変換ユニツト３の構成例と
異なる点は、第３図のレジスタ６１１〜６１６を
それぞれ（n′＋１）個のレジスタ群に置きかえ、
直線発生器６２３，６２４を（n′＋１）個の直線
発生器群に置きかえたことであつて、その動作は
第３図と同様である。

なお、第４図においては、バツフアレジスタ１
３及び１４としてシフトレジスタのようなクロツ
クパルスを入力することによつて直ちにシリアル
データが得られるものを想定しているが、｛ｍ×
（n′＋１）｝画素のメモリアレイと、第１図に示し
たようなエリア読出回路７及びパラレル−シリア
ル変換回路８を用いることもできることは明らか
である。

又、以上の説明では、図形発生器として直線発
生器を使用する場合について述べたが、直線発生
器を円弧発生器等の曲線発生器に置きかえること
によつて、同様な原理により曲線で囲まれた画像
を形状変換し、長方形の画像を得るなど、多様な
画像形状変換を実現することができる。

以上説明したように、本発明によれば、既存の
簡単な直線発生器又は曲線発生器を組合わせるこ
とによつて、多様な画像形状変換を高速で行なう
ことができ、しかも、もとの画像データを書換え
ることなく、画像デイスプレイ装置、フアクシミ
リ装置等の画像出力装置に形状変換された画像デ
ータを出力することができるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロツク図、第２
図は本発明による画像形状変換の原理説明図、第
３図は第１図における画像形状変換ユニツトの構
成例を示す図、第４図は本発明の他の実施例のブ
ロツク図、第５図は第４図の動作説明図、第６図
は第４図における画像形状変換ユニツトの構成例
を示す図である。１，２……メモリアレイ、６，６……画像形状
変換ユニツト、１３，１４……シフトレジスタ、
６０１〜６１８……レジスタ、６１９〜６２４…
…直線発生器。

Claims

【特許請求の範囲】１画像データに大きさ、回転、形状などに関す
る変換処理を行なつて出力する画像処理装置にお
いて、各メモリセルが画素配列に対応している第
１および第２の画像メモリと、第１画像メモリに
画像データを書込む第１画像メモリ書込回路と、
図形発生器及び複数のレジスタによつて構成さ
れ、そのレジスタに設定された所望のパラメータ
にもとづき図形発生器で発生する図形に従つて形
状変換の画像メモリアドレスを順次得るアドレス
変換ユニツトと、前記アドレス変換ユニツトで得
られた画像メモリアドレスに相当する画素の画像
データを前記第１画像メモリから順次読出す第１
画像メモリ読出回路と、前記第１画像メモリから
読出された画像データを前記第２画像メモリの画
像アドレスに順次書込む第２画像メモリ書込回路
と、前記第２画像メモリの内容を指定された領域
ごとに順次並列に読出す第２画像メモリ読出回路
と、前記第２画像メモリから読出された並列デー
タを直列データに変換して出力する並直列変換回
路とを具備し、前記第２画像メモリに対する書
込／読出時間を分割して割当て、形状変換のため
の動作と変換された画像データの出力動作を同時
に行なうことを特徴とする画像処理装置。２画像データに大きさ、回転、形状などに関す
る変換処理を行なつて出力する画像処理装置にお
いて、各メモリセルが画素配列に対応している画
像メモリと、シフトレジスタ等よりなる複数のバ
ツフアメモリと、前記画像メモリに画像データを
書込む書込回路と、複数の図形発生器及びレジス
タ群によつて構成され、そのレジスタに設定され
た所望のパラメータにもとづき各図形発生器で発
生する図形に従つて形状変換の複数個の画像メモ
リアドレスを順次得るアドレス変換ユニツトと、
前記アドレス変換ユニツトで得られた複数個の画
像メモリアドレスに相当する画素の画像データを
前記画像メモリから順次読出す読出回路と、前記
画像メモリから順次読出された画像データを前記
複数のバツフアメモリに順次切換えて書込む切換
回路と、該書込み動作と並行して、画像データの
すでに書込まれているバツフアメモリの内容を順
次直列に読出す読出回路とを具備し、形状変換の
ための動作と変換された画像データの出力動作を
同時に行なうことを特徴とする画像処理装置。