JPH028335B2

JPH028335B2 -

Info

Publication number: JPH028335B2
Application number: JP58109561A
Authority: JP
Inventors: Yasukazu Nishino
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1983-06-17
Filing date: 1983-06-17
Publication date: 1990-02-23
Also published as: JPS603039A

Description

【発明の詳細な説明】産業上の利用分野本発明は画像信号やパターン信号等のデータを
メモリに記憶する時に、記憶したデータを縮小し
て続出し得るようにしたデータ記憶方法に関す
る。

従来例の構成とその問題点最近、文書等の画像データをスキヤナ等の入力
装置で読取り、読取つた画像データを記憶装置に
順次記憶し、この記憶装置に記憶されている画像
データを必要に応じて取出し、これをCRTデイ
スプレイ装置やプリンタ等の出力装置に出力する
画像フアイリング装置て開発されている。このよ
うな画像フアイリング装置において、読取られた
画像データはまず一頁分のバツフアメモリに記憶
した後、記憶装置に記憶する。また、記憶装置か
ら読出された画像データはまず一頁分のバツフア
メモリに記憶した後、CRTデイスプレイ装置や
プリンタ等の出力装置に出力する構成となつてい
る。

この時、CRTデイスプレイ装置の表示ドツト
数に制限があると、読取られ記憶装置に記憶され
ている原稿一頁分の画像データを表示することが
出来ない。また、プリンタのサイズにも制限があ
ると原稿一頁分の画像データをプリント出力する
ことが出来ない。従つて、このような場合には、
もとの画像データをサンプリングして縮小し、
CRTデイスプレイ装置に表示或いはプリンタへ
出力する必要がある。

また、処理を高速に行なうために、通常はデー
タをＮビツトずつ並列に取扱つてバツフアメモリ
に記憶する。

従来、並列に記憶されたデータの縮小に際し
て、Ｎビツトずつデータを読出した後、データを
サンプリングして縮小すると言う方法が取られて
いる。そのために、データの縮小率に応じて並列
に取扱えるビツト数が変化し、バツフアメモリか
ら読出しCRTデイスプレイ装置やプリンタへの
データの転送速度が低下するか、或いはCRTデ
イスプレイ装置やプリンタへのデータの転送速度
が規定されていると、読出し速度を縮小率に応じ
て高速にしなければならない欠点がある。

発明の目的本発明の目的は画像信号等のデータのメモリへ
の書込みに際して、縮小率が２の指数乗の時、縮
小率に関係なくサンプリングして縮小されたデー
タを、2^m（ｍは正の整数）ビツトずつ並列に読出
し得るためのデータの記憶方法を提供することで
ある。

発明の構成上記目的を達成するために本発明では、縮小率
が２の指数乗であり、最大2^-n（ｎは正の整数）ま
での縮小において、データを2^m+nビツトごとにブ
ロツク分けし、各ブロツク内の2^m+n個のデータを
縮小率に応じてサンプリングした結果を2^mごとに
グループ分けした場合に、各グループ内の2^m個の
データは並列に動作可能な2^m個の独立したメモリ
に分解し記憶されるように2^m+n個のデータの記憶
方法を定め、2^mビツトずつ並列にデータを読出し
得るようにする。

実施例の説明以下本発明の一実施例について説明する。

第１図は対象とする原稿の走査方向及びデータ
量を示した図で、取扱うデータ量は横方向（行方
向）1024ビツト、縦方向（列方向）1024ライン
（ドツト）、総データ量は1024×1024ビツトである
とする。メモリを１×64Kワードの容量を持つ記
憶素子（RAM）で構成しようとすると16個の
RAMが必要となる。４ビツトずつ並列に動作出
来るように、RAMをメモリの構成要素として４
個のRAMで１つのメモリを構成し、計４個の独
立したメモリを構成する。

今、データの最大の縮小率が1/4であるとする
と、各行（ライン）の1024ビツトのデータは16ビ
ツトずつ64ブロツクに分割する。更に、各ブロツ
ク内のデータは順に１〜16までの番号付けを行な
う。第２図は各行のデータを16ビツトずつブロツ
ク分割した図及び番号付けを行つたブロツク内の
16ビツトのデータを示した図、第３図は４個の独
立したメモリでメモリを構成した図である。

この16個の番号付けされたデータの記憶に際し
ては４ビツトずつ並列にグループ分けして取扱
う。従つて、データ〔１、２、３、４）、データ
〔５、６、７、８〕、データ〔９、10、11、12〕及
びデータ〔13、14、15、16〕は総て異なつたメモ
リに記憶する。更に、この16個の番号付けされた
データは各メモリに以下のように分解して記憶す
る。

第４図は各メモリに記憶するデータを示した図
である。メモリM₁には、〔１、８、11、14〕のデ
ータを、メモリM₂には〔２、５、12、15〕のデ
ータを、メモリM₃には〔３、６、９、16〕のデ
ータを、メモリM₄には〔４、７、10、13〕のデ
ータを記憶する。

この記憶の方法により、ブロツク内の16個のデ
ータを２ビツトごとにサンプリングした結果の８
個のデータを４ビツトずつ順に区切つたデータ
〔１、３、５、７〕及び〔９、11、13、15〕、或い
はデータ〔２、４、６、８〕及び〔10、12、14、
16〕は総て異なつたメモリに記憶されている。ま
た、ブロツク内の16個のデータを４ビツトごとに
サンプリングした結果の４個のデータ〔１、５、
９、13〕或いは〔２、６、10、14〕、或いはデー
タ〔３、７、11、15〕、或いはデータ〔４、８、
12、16〕は総て異なつたメモリに記憶されてい
る。

上記のようにブロツク内で、４ビツトずつ順に
区切つた４ビツトのデータ、２ビツトごとにサン
プリングした結果を４ビツトずつ順に区切つた４
ビツトのデータ及び４ビツトごとにサンプリング
した結果を４ビツトずつ順に区切つたデータが総
て異なつたメモリに記憶されていると、ブロツク
内においてサンプリングなし、２ビツトごとにサ
ンプリング、４ビツトごとにサンプリングした場
合のそれぞれにおいて４ビツト並列にデータの読
出しが可能であることから、原データに対して縮
小なし、1/2に縮小、1/4に縮小したデータを同じ
処理速度で高速に読出すことが出来る。

第５図は本発明の一実施例を行なう場合の装置
の構成を示したものである。１は直列信号である
入力データを４ビツトの並列信号に変換するＳ／
Ｐシフトレジスタ、２はＳ／Ｐシフトレジスタ１
からのデータを取込み、そのデータを巡回シフト
するシフトレジスタ、３はシフトレジスタからの
データを取込むラツチ、４は第３図に示した４個
の独立に動作出来るメモリから構成されたメモリ
回路、５はメモリ回路４から読出されたデータを
取込み、そのデータを巡回シフトするシフトレジ
スタ、６はシフトレジスタ５からのデータの並び
を変換するデータ変換回路、７はデータ変換回路
６から、並列信号であるデータを取込み、直列信
号を変換するＰ／Ｓシフトレジスタ、８は各部を
制御するコントロール回路である。

上記のような構成において、まずデータの書込
動作について説明する。

入力データは行方向に走査されているので、ま
ず１行目のデータから順に、２行目、３行目、
1024行目まで入力されてくる。Ｓ／Ｐシフトレジ
スタ１で４ビツトすつの並列信号に変換されるの
で、まず１行目１ブロツク目の第１グループのデ
ータ、１行目１ブロツク目の第２グループのデー
タ、………、１行目１ブロツク目の第４グループ
のデータ、１行目２ブロツク目の第１グループの
データ、………、１行目64ブロツク目の第４グル
ープのデータの順に書込動作を行なう。続いて、
２行目１ブロツク目の第１グループのデータ、２
行目１ブロツク目の第２グループのデータ、……
…、２行目１ブロツク目の第４グループのデー
タ、２行目２ブロツク目の第１グループのデー
タ、………、２行目64ブロツク目の第４グループ
のデータの順に書込動作を行なう。

以下同様の手順で、1024行目までのデータの書
込動作を行なう。

シフトレジスタ２ではＳ／Ｐシフトレジスタ１
で並列信号に変換された４ビツトの並列データを
取込み、その４ビツトのデータが各ブロツク内に
おける第何番目のグループの４ビツト単位のデー
タかに応じて右方向に巡回シフトして並びを変換
し、ラツチ３にデータを送る。第１グループのデ
ータ〔１、２、３、４〕はそのまま、第２グルー
プのデータ〔５、６、７、８〕は１ビツト右方向
に巡回シフトして〔８、５、６、７〕の並びに変
換、第３グループのデータ〔９、10、11、12〕は
２ビツト右方向に巡回シフトして〔11、12、９、
10〕の並びに変換、第４グループのデータ〔13、
14、15、16〕は３ビツト右方向に巡回シフトして
〔14、15、16、13〕の並びに変換する。第６図は
シフトレジスタ２に取込まれたデータと巡回シフ
トして並びを変換した後のデータを示した図であ
る。

ラツチ３からデータ〔１、２、３、４〕、〔８、
５、６、７〕、〔11、12、９、10〕、〔14、15、16、
13〕はそれぞれメモリ回路４の４個のメモリＭ
１、Ｍ２、Ｍ３、Ｍ４の第４図に示したように書
込む。以上の動作でメモリ回路４へのデータの書
込みが完了する。

次にデータの読出動作について説明する。

まず、縮小しないで読出す場合について述べ
る。この場合書込んだ順に読出して行けばよい。

従つて、第５図のメモリ回路４から１行目１ブ
ロツク目の第１グループのデータ、１行目１ブロ
ツク目の第２グループのデータ、………、１行目
１ブロツク目の第４グループのデータ、１行目２
ブロツク目の第１グループのデータ、………、１
行目64ブロツク目の第４グループのデータの順に
読出されるようにメモリ回路４を制御する。続い
て、２行目１ブロツク目の第１グループのデー
タ、２行目１ブロツク目の第２グループのデー
タ、………、２行目１ブロツク目の第４グループ
のデータ、２行目２ブロツク目の第１グループの
データ、………、２行目64ブロツク目の第４グル
ープのデータの順に読出されるようにメモリ回路
４を制御する。

以下同様の手順で、1024行目までのデータを読
出しが行われるようにメモリ回路４を制御する。

各ブロツクの第１グループのデータを読出す
時、メモリ回路４のメモリＭ１〜Ｍ４にアドレス
を与え、メモリＭ１〜Ｍ４から、そのブロツクに
対応したデータ〔１、２、３、４〕を読出す。こ
の４個のデータはシフトレジスタ５に取込み、そ
のままデータ変換回路６に送る。データ変換回路
６では〔１、２、３、４〕の並びのままＰ／Ｓシ
フトレジスタ７にデータを送り、Ｐ／Ｓシフトレ
ジスタ７で１〜４の順に直列信号に変換し出力す
る。

各ブロツクの第２グループのデータを読み出す
時、メモリ回路のメモリＭ１〜Ｍ４にアドレスを
与え、メモリＭ１〜Ｍ４からそのブロツクに対応
したデータ〔８、５、６、７〕を読出す。この４
個のデータはシフトレジスタ５に取込み、１ビツ
ト左方向に巡回シフトして、〔５、６、７、８〕
の並びに変換し、データ変換回路６に送る。デー
タ変換回路６では〔５、６、７、８〕の並びのま
まＰ／Ｓシフトレジスタ７にデータを送り、Ｐ／
Ｓシフトレジスタ７で５〜８の順に直列信号に変
換し出力する。

各ブロツクの第３グループのデータを読出す
時、メモリ回路４のメモリＭ１〜Ｍ４にアドレス
を与え、メモリＭ１〜Ｍ４からそのブロツクに対
応したデータ〔11、12、９、10〕を読出す。この
４個のデータはシフトレジスタ５に取込み、２ビ
ツド左方向に巡回シフトして〔９、10、11、12〕
の並びに変換し、データ変換回路６に送る。デー
タ変換回路６では〔９、10、11、12〕の並びのま
まＰ／Ｓシフトレジスタ７にデータを送り、Ｐ／
Ｓシフトレジスタ７で９〜12の順に直列信号に変
換し出力する。

各ブロツクの第４グループのデータを読出す
時、メモリ回路４のメモリＭ１〜Ｍ４にアドレス
を与え、メモリＭ１〜Ｍ４からそのブロツクに対
応したデータ〔14、15、16、13〕を読出す。この
４個のデータはシフトレジスタ５に取込み、３ビ
ツト左方向に巡回シフトして、〔13、14、15、16〕
の並びに変換し、データ変換回路６に送る。デー
タ変換回路６では〔13、14、15、16〕の並びのま
まＰ／Ｓシフトレジスタ７にデータを送り、Ｐ／
Ｓシフトレジスタ７で13〜16の順に直列信号に変
換し出力する。

以上説明した動作により、書込み時と同じデー
タが出力される。第７図は縮小しないで読出した
場合のシフトレジスタ５に取込まれたデータと巡
回シフトして並びを変換した後のデータ及びデー
タ変換回路６でデータの並びを変更した後のデー
タを示している。

行列両方向にそれぞれ1/2に縮小して読出す場
合は、第５図のメモリ回路４から１行目１ブロツ
ク目の第１グループ及び第２グループのデータ、
１行目１ブロツク目の第３グループ及び第４グル
ープのデータ、１行目２ブロツク目の第１グルー
プ及び第２グループのデータ、１行目２ブロツク
目の第３グループ及び第４グループのダータ、…
……、１行目64ブロツク目の第１グループ及び第
２グループのデータ、１行目64ブロツク目の第３
グループ及び第４グループのデータが順に４ビツ
トずつ読出されるようにメモリにメモリ回路４を
制御する。

続いて、３行目１ブロツク目の第１グループ及
び第２グループのデータ、３行目１ブロツク目の
第３グループ及び第４グループのデータ、３行目
２ブロツク目の第１グループ及び第２グループの
データ、３行目２ブロツク目の第３グループ及び
第４グループのデータ、………、３行目64ブロツ
ク目の第１グループ及び第２グループのデータ、
３行目64ブロツク目の第３グループ及び第４グル
ープのデータが順に４ビツトずつ読出されるよう
にメモリ回路４を制御する。

以下同様の手順で、奇数行ごとに1023行目まで
のデータを読出しが行われるようにメモリ回路４
を制御する。

各ブロツクの第１グループ及び第２グループの
データを読出す時、メモリ回路４のメモリＭ１〜
Ｍ４にコントロール回路８からアドレスを与え、
メモリＭ１〜Ｍ４からそのブロツクに対応したデ
ータ〔１、５、３、７〕を読出す。この４個のデ
ータはシフトレジスタ５に取込み、そのままデー
タ変換回路６に送る。データ変換回路６ではコン
トロール回路８からの指令により〔１、３、５、
７〕の並びに変換してＰ／Ｓシフトレジスタ７に
データを送り、Ｐ／Ｓシフトレジスタ７で１〜７
の順に直列信号に変換し出力する。

各ブロツクの第３グループ及び第４グループの
データを読出す時、メモリ回路４のメモリＭ１〜
Ｍ４にアドレスを与え、メモリＭ１〜Ｍ４からそ
のブロツクに対応したデータ〔11、15、９、13〕
を読出す。この４個のデータはシフトレジスタ５
に取込み、２ビツト左方向に巡回シフトして、
〔９、13、11、15〕の並びに変換し、データ変換
回路６に送る。データ変換回路６では〔９、11、
13、15〕の並びに変換してＰ／Ｓシフトレジスタ
７にデータを送り、Ｐ／Ｓシフトレジスタ７で９
〜15の順に直列信号に変換し出力する。

以上説明した動作により、行列両方向にそれぞ
れ1/2に縮小したデータが出力される。第８図は
１／２に縮小して読出した場合のシフトレジスタ５
に取込まれたデータと巡回シフトして並びを変換
した後のデータ及びデータ変換回路６でデータの
並びを変更した後のデータを示している。

行列両方向にそれぞれ1/4に縮小して読出す場
合は、第５図のメモリ回路４から１行目１ブロツ
ク目、１行目２ブロツク目、………、１行目64ブ
ロツク目のデータが順に４ビツトずつ読出される
ようにメモリ回路４を制御する。

続いて、５行目１ブロツク目、５行目２ブロツ
ク目、………、５行目64ブロツク目のデータが順
に４ビツトずつ読出されるようにメモリ回路４を
制御する。

以下同様の手順で、４行ごとに1021行目までの
データを読出しが行われるようにメモリ回路４を
制御する。

各ブロツクのデータを読出す時、メモリ回路４
のメモリＭ１〜Ｍ４にアドレスを与え、メモリＭ
１〜Ｍ４からそのブロツクに対応したデータ
〔１、５、９、13〕を読出す。この４個のデータ
はシフトレジスタ５に取込み、そのままデータ変
換回路６に送る。データ変換回路６では〔１、
５、９、７〕の並びのままＰ／Ｓシフトレジスタ
７にデータを送り、Ｐ／Ｓシフトレジスタ７で１
〜13の順に直列信号に変換し出力する。

以上説明した動作により、行列両方向にそれぞ
れ1/4に縮小したデータが出力される。第９図は
１／４に縮小して読出した場合のシフトレジスタ５
に取込まれたデータと巡回シフトして並びを変換
した後のデータ及びデータ変換回路６でデータの
並びを変更した後のデータを示している。

上記説明した各読出し動作により原データに対
して縮小なし、行列両方向にそれぞれ1/2に縮小
及び1/4に縮小したデータが得ることが出来る。

1/2の縮小に関して奇数番目のデータをサンプ
リングして、また1/4の縮小に関して１番目、５
番目、………、4k＋１（ｋは正の整数）、………、
のデータをサンプリングして取出しているが、デ
ータのサンプリング位置に関して特に定めはな
い。また、行列両方向にそれぞれ同じ縮小率で縮
小しているが、縮小率が例えば行方向に1/2、列
方向に1/4であると言うように異なつてもよい。

上記説明した実施例では４ビツトずつ並列に動
作出来るようにした場合であるが、より高速にデ
ータの書込み、読出しが出来るように、８個の独
立したメモリ構成とし、８ビツトずつ並列に動作
出来るように、また、データの最大の縮小率1/4
であるとすると、各行の1024ビツトのデータは32
ビツトずつ32ブロツクに分割する。更に、各ブロ
ツク内のデータは順に１〜32までの番号付けを行
なう。第１０図は各行のデータを32ビツトずつブ
ロツク分割した図及び番号付けを行つたブロツク
分割した図及び番号付けを行つたブロツク内の32
ビツトのデータを示した図、第１１図は８個の独
立したメモリを構成した示である。

この32個の番号付けされたデータの記憶に際し
ては８ビツトずつ並列にグループ分けして取扱
う。従つて、データ〔１、２、３、４、５、６、
７、８〕、データ〔９、10、11、12、13、14、15、
16〕、データ〔17、18、19、20、21、22、23、24〕
及びデータ〔25、26、27、28、29、30、31、32〕
は総て異なつたメモリに記憶する。更に、この32
個の番号付けされたデータは各メモリに以下のよ
うに分解して記憶する。

第１２図は各メモリに記憶するデータを示した
図である。メモリＭ１には〔１、16、23、30〕の
データを、メモリＭ２には〔２、９、24、31〕の
データを、メモリＭ３には〔３、10、17、32〕の
データを、メモリＭ４には〔４、11、18、25〕の
データを、メモリＭ５には〔５、12、19、26〕の
データを、メモリＭ６には〔６、13、20、27〕の
データを、メモリＭ７には〔７、14、21、28〕の
データを、メモリＭ８には〔８、15、22、29〕の
データを記憶する。

この記憶の方法により、ブロツク内の32個のデ
ータを２ビツトごとにサンプリングした結果の16
個のデータを８ビツトずつ順に区切つたデータ
〔１、３、５、７、９、11、13、15〕及び〔17、
19、21、23、25、27、29、31〕、或いはデータ
〔２、４、６、８、10、12、14、16〕及び〔18、
20、22、24、26、28、30、32〕は総て異なつたメ
モリに記憶されている。また、ブロツク内の32個
のデータを４ビツトごとにサンプリングした結果
の８個のデータ〔１、５、９、13、17、21、25、
29〕、或いはデータ〔２、６、10、14、18、22、
26、30〕、或いはデータ〔３、７、11、15、19、
23、27、31〕、或いはデータ〔４、８、12、16、
20、24、28、32〕は総て異なつたメモリに記憶さ
れている。

上記のようにブロツク内で、８ビツトずつ順に
区切つた８ビツトのデータ、２ビツトごとにサン
プリングした結果を８ビツトずつ順に区切つた８
ビツトのデータ及び４ビツトごとにサンプリング
した結果を８ビツトずつ順に区切つたデータが総
て異なつたメモリに記憶されていると、ブロツク
内においてサンプリングなし、２ビツトごとにサ
ンプリング、４ビツトごとにサンプリングした場
合のそれぞれにおいて８ビツト並列にデータの読
出しが可能であることから、原データに対して縮
小なし、1/2に縮小、1/4に縮小したデータを同じ
処理速度で高速に読出することが出来る。

また、データの書込み、読出しが４ビツトずつ
並列動作であるが、データの最大の縮小率が1/8
であるとする。この場合においても、各行の1024
ビツトのデータは第１０図に示したように32ビツ
トずつ32ブロツクに分割し、各ブロツクのデータ
は順に１〜32までの番号付けを行なう。

この32個の番号付けがされたデータの記憶に際
しては４ビツトずつ並列にグループ分けして取扱
う。従つて、データ〔１、２、３、４〕、データ
〔５、６、７、８〕、データ〔９、10、11、12〕、
データ〔13、14、15、16〕、データ〔17、18、19、
20〕、データ〔21、22、23、24〕、データ〔25、
26、27、28〕及びデータ〔29、30、31、32〕は総
て異なつたメモリに記憶する。更にこの32個の番
号付けされたデータは各メモリに以下のように分
解して記憶する。

第１３図は第３図の各メモリの記憶するデータ
を示した図である。メモリＭ１には〔１、８、
11、14、20、23、26、29〕のデータを、メモリＭ
２には〔２、５、12、15、17、24、27、30〕のデ
ータを、メモリＭ３には〔３、６、９、16、18、
21、28、31〕のデータを、メモリＭ４には〔４、
７、10、13、19、22、25、32〕のデータを記憶す
る。

この記憶の方法により、ブロツク内の32個のデ
ータを２ビツトごとにサンプリングした結果の16
個のデータを４ビツトずつ順に区切つたデータ
〔１、３、５、７〕及び〔９、11、13、15〕及び
〔17、19、21、23〕及び〔25、27、29、31〕、或い
はデータ〔２、４、６、８〕及び〔10、12、14、
16〕及び〔18、20、22、24〕及び〔26、28、30、
32〕は総て異なつたメモリに記憶されている。ま
た、ブロツク内の32個のデータを４ビツトごとに
サンプリングした結果のデータを４ビツトずつ順
に区切つたデータ〔１、５、９、13〕及び〔17、
21、25、29〕、或いはデータ〔２、６、10、14〕
及び〔18、22、26、30〕、或いはデータ〔３、７、
11、15〕及び〔19、23、27、31〕、或いはデータ
〔４、８、12、16〕及び〔20、24、28、32〕は総
て異なつたメモリに記憶されている。また、ブロ
ツク内の32個のデータを８ビツトごとにサンプリ
ングした結果の４ビツトのデータ〔１、９、17、
25〕、或いはデータ〔２、10、18、26〕、或いはデ
ータ〔３、11、19、27〕、或いはデータ〔４、12、
20、28〕、或いはデータ〔５、13、21、29〕、或い
はデータ〔６、14、22、30〕、或いはデータ〔７、
15、23、31〕、或いはデータ〔８、16、24、32〕
は総て異なつたメモリに記憶されている。

上記のようにブロツク内で、４ビツトずつ順に
区切つた４ビツトのデータ、２ビツトごとにサン
プリングした結果を４ビツトずつ順に区切つた４
ビツトのデータ、４ビツトごとにサンプリングし
た結果を４ビツトずつ順に区切つたデータ及び８
ビツトごとにサンプリングした結果を４ビツトず
つ順に区切つたデータが総て異なつたメモリに記
憶されていると、ブロツク内においてサンプリン
グなし、２ビツトごとにサンプリング、４ビツト
ごとにサンプリング、８ビツトごとにサンプリン
グした場合のそれぞれにおいて４ビツト並列にデ
ータの読出しが可能であることから、原データに
対して縮小なし、1/2に縮小、1/4に縮小、1/8に
縮小したデータを同じ処理速度で高速に読出する
ことが出来る。

上記説明した実施例では読出しに関して、書込
まれたデータの総てを読出す場合について述べた
が、読出す領域（ブロツク）を指定して読出すこ
とが出来る。また書込みに関しても領域（ブロツ
ク）を指定して書込むことが出来る。

発明の効果以上のように本発明によれば、次のような効果
が得られる。

(1) 縮小率が２の指数乗であるデータの読出しを
縮小なしの場合と同じ処理速度で読出すことが
出来る。

(2) (1)で述べたように縮小の有無にかかわらず同
じ処理速度で読出すことが出来るので、縮小し
たデータのCRTデイスプレイ装置でのスムー
ズなスクロール処理が高速に行なえる。

【図面の簡単な説明】

第１図は対象とする原稿の走査方向及びデータ
量を示した図、第２図は１ラインのデータを16ビ
ツトずつブロツク分割した図及び番号付けを行つ
たブロツク内の16ビツトのデータを図した図、第
３図は４個の独立したメモリを構成した図、第４
図は第３図の各メモリに記憶するデータを示した
図、第５図は本発明の一実施例を行なう場合の装
置の構成図、第６図は第５図のシフトレジスタ２
に取込まれたデータと巡回シフトして並びを変換
した後のデータを示した図、第７図、第８図及び
第９図はそれぞれ縮小しないで読出した場合、1/
２に縮小して読出した場合、1/4に縮小して読出し
た場合に第５図のシフトレジスタ５に取込まれた
データと巡回シフトして並びを変換した後のデー
タ及びデータ変換回路６でデータの並びを変更し
た後のデータを示した図、第１０図は１ラインの
データを32ビツトずつブロツク分割した図及び番
号付けを行つたブロツク内の32ビツトのデータを
示した図、第１１図は８個の独立したメモリでメ
モリを構成した図、第１２図は第１１図の各メモ
リに記憶するデータを示した図、第１３図は第３
図の各メモリに記憶するデータを示した図であ
る。１……Ｓ／Ｐシフトレジスタ、２……シフトレ
ジスタ、３……ラツチ、４……メモリ回路、５…
…シフトレジスタ、６……データ変換回路、７…
…Ｐ／Ｓシフトレジスタ、８……コントロール回
路。

Claims

【特許請求の範囲】

１データを2^m+n（ｍ、ｎは正の整数）ビツトご
とにブロツク分けし、各ブロツク内の2^m+n個のデ
ータは2ⁱ（ｉは０≦ｉ≦ｎの整数）ビツトごとに
サンプリングした結果を2^mビツトごとにグループ
分けした場合に、総てのサンプリング状態におい
て各グループ内の2^m個のデータは並列に動作可能
な2^m個の独立したメモリに分解して記憶されてい
るように各ブロツク内の2^m+n個のデータを前記2^m
個のメモリに記憶することを特徴とするデータ記
憶方法。