JPS61128387A - 信号入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像処理技術等における信号入力装置に関
するものである。

〔従来の技術〕

従来この種の装置として第４図に示すものかあった０図
において、１はカメラ、２はカメラ１の特性を補正する
ための前処理回路、３はＡ／ｌ）変換器、４はシフトレ
ジスタ、５は画像メモリである。

次に動作について説明する。カメラ１によって映像信号
が得られると、この映像信号は前処理回路２でアナログ
的に補正された後、Ａ／Ｄ変換器３でディジタル信号に
変換され、このディジタル信号は、直列データとしてシ
フトレジスタ４に供給される。シフトレジスタ４ではこ
の直列デ゛−タが後の処理に適したビット長の並列デー
タに変換され、こうしてデータを画像メモリ５に格納す
るための準備が行なわれ、シフトレジスタ４の出力は一
定のタイミングで画像メモリ５に順次読み込まれ、これ
により各レベルの画像信号は一次元の連続した情報とし
てメモリ５内に格納される。

〔発明が解決しようとする問題点〕

従来の信号入力装置は以上のように構成されているので
、本来二次元性を有する画像データを一次元データ列と
して画像メモリ内に格納することになり、そのため画像
データを二次元的に処理する場合には、データアクセス
を何度も繰り返さねばならず、データアクセスに多くの
時間が必要で、処理の効率が悪くなる等の欠点があった
。

この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、データアクセス回数を最少にし
、効率良く処理を実行できる信号入力装置を提供するこ
とを目的としている。

゛　　〔問題点を解決するための手段〕この発明に係る
信号入力装置は、二次元性を有するデータ列を直列デー
タとして出力するデータ発生回路の出力に、複数の直列
入力直列出力シフトレジスタを直列接続し、該複数のシ
フトレジスタの各直列出力に直列入力並列出カシへトレ
ジスタを接続し、該シフトレジスタの各並列出力を記憶
するメモリを設けるようにしたものである。

〔作用〕 この発明では、データ発生回路の出力データが直列入力
直列出力シフトレジスタに入力されてシフトされていぐ
と、複数の各シフトレジスタには上記二次元データ列の
各行のデータが格納されることとなり、そのデータが各
々対応する直列入力並列出力シフトレジスタに入力され
ると、複数の直列入力並列出力シフトレジスタの内容は
二次元データ列の一部分を二次元的に取り出したものと
なり、その並列出力がメモリに格納されるものである。

〔実施例〕

以下、本発明の実施例を図について説明する。

第２図は本発明の一実施例による信号入力装置を示す。

図において、１はカメラ、２はカメラ１の特性を補正す
るための前処理回路、３はＡ／Ｄ変換器で、これらはｍ
×ｎ個のデータ列の各データを順次出力するデータ発生
回路８として考えることができる。６ａ〜６ｄはＡ／Ｄ
変換器３の出力に直列接続され、水平走査線１本分の直
列データ、即ちｍ個の直列データを格納しつつシフトで
きる第１〜第４の直列入力直列出力シフトレジ７スタ、
７ａ〜７ｄは第１〜第４のシフトレジスタ６ａ〜６ｄの
各直列出力に接続された第１〜第４の直列入力並列出力
シフトレジスタ、５はこの第１〜第４のシフトレジスタ
７ａ〜７ｄの各並列出力を第４番目のものから順次記憶
する画像メモリである。

次に動作について説明する。カメラ１によって映像信号
が得られると、この映像信号は前処理回路２でアナログ
的に補正された後、Ａ／Ｄ変換器３を用いてディジタル
信号に変換され、そのディジタル信号は直列データとし
てシフトレジスタ６ａ〜６ｄに供給される。このシフト
レジスタ６ａ〜６ｄは、水平走査線１本分の直列データ
を格納しつつシフトできる直列入力直列出力のシフトレ
ジスタである。このシフトレジスタ６ａ〜６ｄを第１図
に示すように構成すると、直列入力並列出力シフトレジ
スタ７ａ〜７ｄへの入力データは丁度水平走査線１本分
ずつずれることになる。このため４つのシフトレジスタ
７ａ〜７ｄの内容は画像データ配列の一部分を二次元性
を保ったまま切り出したものになる。このシフトレジス
タ７ａ〜７ｄのビット数は後の処理に適したビット数に
設定されており、この並列出力データは第４番目のシフ
トレジスタ７ｄから画像メモリ５に順次格納される。

ここでこの動作における画像データの状態を第２図に示
す、第２図（ａ）はＡ／Ｄ変換器３の出力データの配列
であり、図において、１−ｗ　ｐは実際の画素の対応例
を、Ｂ１〜Ｂ８は水平走査線の番号を示す。

また第２図０１１）はシフトレジスタ７ａ〜７ｄの出カ
データφ配列を模式的に示したものである。第２図伽）
において、画像データ配列Ａ１〜Ａ６は第２図（ａ）に
示す画像データ配列を１６ビツトごとに分割したもので
あり、これらの二次元的相対位置は第２図（ａ）のそれ
と一致する。

第２図（Ｃ１は第２図（ｂ）に示す画像データ配列Ａ１
〜Ａ６を画像メモリ５、に格納した状態を示す、第２図
（Ｃ）において、Ａ１〜Ａ６は第２図（Ｃ）に示す各ｆ
ｉ像データ配列に、８１〜Ｂ８は水平走査線番号に対応
している。

以上のような本実施例の装置では、画像データを、二次
元性を保持した画像データ配列を最小単位とする時系列
データとしてメモリに格納でき、これによりデータ処理
時には１回のメモリアクセスで二次元の画像データを読
み出すことができ、アクセス時間の短縮、処理の効率向
上がはかれる。

なお上記実施例では画像処理の場合について説明したが
、他の信号処理の場合でもよく、上記実施例と同様の効
果を奏する。

また上記実施例では画像データが１ビツトの場合につい
て説明したが、第３図に示すように、画像データの各ビ
ットに対応して直列入力直列出力シフトレジスフ群９及
び直列入力並列出力シフトレジスタ群１０を設けること
により複数ビットの場合にも容易に対応できる。

〔発明の効果〕

以上のようにこの発明によれば、データ列を二次元性を
保ったままメモリに格納するようにしたので、効率の高
い、データの並列アクセスが可能であり、このため二次
元的な信号処理を高速かつ容易に実行できる効果がある
。

【図面の簡単な説明】

第１図はこの発明の一実施例による信号入力装置の構成
図、第２図は上記装置の動作を説明するための図で、第
２図（ａ）はＡ／Ｄ変換器３め出力データの配列を示す
図、第２図伽）は直列入力並列出力シフトレジスタ７ａ
〜７ｄの出力データの配列を示す図、第２図（Ｃ）は画
像メモリ５に格納されたデータの配列を示す図、第３図
はこの発明の他の実施例の構成図、第４図は従来の信号
入力装置の構成図である。 ５・・・画像メモリ、６ａ〜６ｄ・・・直列入力直列出
力シフトレジスタ、７３〜７ｄ・・・直列入力並列出力
シフトレジスタ、８−・・データ発生回路。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）ｍ×ｎ個のデータ列の各データを順次出力するデ
   ータ発生回路と、該データ発生回路の出力に直列接続さ
   れた第１〜第ｌのｍビット（又はｎビット）の直列入力
   直列出力シフトレジスタと、各々の入力が上記第１〜第
   ｌのシフトレジスタの各直列出力に接続された第１〜第
   ｌの所定ビットの直列入力並列出力シフトレジスタと、
   該第１〜第ｌの所定ビットの直列入力並列出力シフトレ
   ジスタの並列出力を第ｌ番目のものから順次記憶するメ
   モリとを備えたことを特徴とする信号入力装置。