JPH04250583A - 情報収集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多数の場所より大量の
データを収集するための情報収集装置に関する。

【０００２】

【従来の技術】マイクロコンピュータを使用した電子回
路では、様々な場所から大量の情報をマイクロコンピュ
ータが取り込んで情報処理をしなければならない場合が
よくある。このように多数の場所からの情報を収集する
場合、従来は、シリアル・コミュニケーション・インタ
ーフェース・ユニット（以下、ＳＣＵと記す。）を使用
して各情報列を切り替えて順次マイクロコンピュータに
取り込んで行く方法が一般的であった。

【０００３】図６は、ＳＣＵを使用した従来の情報収集
装置を示す。この装置では、それぞれ第１情報源〜第ｍ
情報源に接続される入力端子７１〜７ｍが、切替回路８
０の各入力端子８１〜８ｍに接続され、この切替回路８
０の出力端子８９はＳＣＵ９０を介してマイクロコンピ
ュータ９１に接続されている。切替回路８０は、マイク
ロコンピュータ９１によって切り替えが制御されている
。この装置では、マイクロコンピュータ９１によって切
替回路８０を切り替えて、各情報源からの情報列を切り
替えて、ＳＣＵ９０を介してマイクロコンピュータ９１
に取り込む。

【０００４】

【発明が解決しようとする課題】しかしながら、上述の
ような従来の方法では、順番に情報を収集するので、情
報収集に多くの時間がかかるし、順番に入力情報列を切
り替えなければならず、この切替処理をマイクロコンピ
ュータが行う場合、マイクロコンピュータの負担が増え
、また複雑な切替回路を必要とするという問題点がある
。

【０００５】そこで、本発明の目的は、簡単な構成およ
び処理で、多数の場所より大量のデータを高速で収集す
ることができるようにした情報収集装置を提供すること
にある。

【０００６】

【課題を解決するための手段】請求項１記載の発明の情
報収集装置は、それぞれ、互いに独立したタイミングで
送られる別個の情報列を初段入力端子から入力する複数
のシフトレジスタと、読み込み信号に同期して、各シフ
トレジスタの最終段出力を読み込む情報入力手段と、各
シフトレジスタに対応して設けられ、それぞれ、シフト
レジスタに入力される情報列に同期したクロック信号と
読み込み信号とを入力し、シフトレジスタのシフトクロ
ック入力端子に対して、シフトレジスタへの情報列の入
力時にはクロック信号を出力し、情報入力手段の読み込
み時には読み込み信号を出力する複数のゲート回路とを
備えたものである。

【０００７】この情報収集装置では、各シフトレジスタ
にそれぞれ別個の情報列が互いに独立したタイミングで
入力される。この入力時には、各シフトレジスタのシフ
トクロック入力端子には、ゲート回路を介して、情報列
に同期したクロック信号が入力される。各シフトレジス
タは、このクロック信号に同期して、情報列を取り込み
、またシフトする。情報入力手段は、読み込み信号に同
期して、各シフトレジスタの最終段出力を読み込む。 この読み込み時には、各シフトレジスタのシフトクロッ
ク入力端子には、ゲート回路を介して、読み込み信号が
入力される。従って、各シフトレジスタは、読み込み信
号に同期して一斉に情報列をシフトし、情報入力手段は
、各シフトレジスタの最終段出力を一斉に読み込む。

【０００８】請求項２記載の発明の情報収集装置は、情
報入力手段が、全てのシフトレジスタの最終段出力端子
に情報列の先頭情報が現われるのを待って各シフトレジ
スタの最終段出力を読み込むようにしたものである。

【０００９】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１ないし図５は本発明の一実施例に係る
。

【００１０】図１は本発明の一実施例の情報収集装置の
構成を一般化して示すブロック図である。この図に示す
ように、本実施例の情報収集装置は、ｎ段の段数を有す
るｍ個のシフトレジスタ４１，４２，…，４ｍと、これ
らのシフトレジスタ４１，４２，…，４ｍの各最終段出
力端子Ｑｎ　に対して各入力端子ＩＮが割り振られて接
続された入力ポートとしてのバッファ回路５０と、この
バッファ回路５０の出力を入力する情報入力手段として
のマイクロコンピュータ６０とを備えている。なお、ｎ
，ｍはそれぞれ正の整数である。

【００１１】シフトレジスタ４１，４２，…，４ｍの各
初段入力端子Ｄには、それぞれ、互いに独立したタイミ
ングで送られる別個の情報列、第１情報列〜第ｍ情報列
を入力するための情報列入力端子１１，１２，…，１ｍ
が接続されている。また、この第１情報列〜第ｍ情報列
に同期したクロック信号を入力するためのクロック信号
入力端子２１，２２，…，２ｍが設けられ、このクロッ
ク信号入力端子２１，２２，…，２ｍは、それぞれ、ア
ンドゲートからなるゲート回路３１，３２…，３ｍの一
方の入力端子に接続されている。このゲート回路３１，
３２…，３ｍの他方の入力端子には、マイクロコンピュ
ータ６０の端子

【外１】 から出力される読み取りパルス信号（以下、

【外１】信
号と記す。）が印加されるようになっている。このゲー
ト回路３１，３２…，３ｍの出力端子は、対応するシフ
トレジスタ４１，４２，…，４ｍのシフトクロック入力
端子Ｔに接続されている。また、バッファ回路５０は、
端子

【外２】 に印加されるマイクロコンピュータ６０からの

【外１】
信号に応じて、入力信号をマイクロコンピュータ６０に
出力するようになっている。

【００１２】図２は、図１の装置においてシフトレジス
タの段数ｎおよび個数ｍを４とした場合のブロック図で
あり、４箇所の情報源からそれぞれ４ビットの情報列と
これに同期した転送用クロック信号とを入力して情報を
収集する場合の例を示している。この例では、それぞれ
４段のシフトレジスタ４０１〜４０４の各初段入力端子
Ｄに、それぞれ、第１情報列〜第４情報列を入力するた
めの情報列入力端子１０１〜１０４が接続され、各情報
列に同期したクロック信号を入力するためのクロック信
号入力端子２０１〜２０４は、それぞれ、アンドゲート
からなるゲート回路３０１〜３０４の一方の入力端子に
接続されている。このゲート回路３０１〜３０４の他方
の入力端子には、マイクロコンピュータ６００の端子

【
外１】から出力される

【外１】信号が印加され、出力端子は、対応するシフト
レジスタ４０１〜４０４のシフトクロック入力端子Ｔに
接続されている。また、シフトレジスタ４０１〜４０４
の各最終段出力端子Ｑ４　は、バッファ回路５００の各
入力端子ＩＮ１　〜ＩＮ４　に接続され、このバッファ
回路５００の各出力端子ＯＵＴ１　〜ＯＵＴ４　は、そ
れぞれ、マイクロコンピュータ６００のデータ入力端子
Ｄ０　〜Ｄ３　に接続されている。また、バッファ回路
５００は、端子

【外２】に印加されるマイクロコンピュ
ータ６００からの

【外１】信号に応じて、入力信号をマイクロコンピュー
タ６００に出力するようになっている。

【００１３】次に、図３ないし図５を参照して、図２の
情報収集装置の動作について説明する。図３は第１ない
し第４情報列の情報単位のイメージを示す説明図、図４
はマイクロコンピュータが取り込む情報単位のイメージ
を示す説明図、図５は図２の各部における信号波形を示
すタイムチャートである。

【００１４】図３に示すように、各情報列は、それぞれ
時系列に並んだ４ビットの情報からなる。図５の（ａ１
），（ｂ１），（ｃ１），（ｄ１）に示すように、各情
報列は、それぞれ、互いに独立したタイミングで入力端
子１０１〜１０４から各シフトレジスタ４０１〜４０４
の初段入力端子Ｄに入力される。各情報列に同期したク
ロック信号は、クロック信号入力端子２０１〜２０４か
らゲート回路３０１〜３０４の一方の入力端子に入力さ
れる。このクロック信号は、図５の（ａ２），（ｂ２）
，（ｃ２），（ｄ２）に示すように、情報のビット数と
等しい数の下向きの山を持ち、立ち下がりが情報の変化
点と一致しており、情報のないときはハイレベルを保っ
ているものとする。また、ゲート回路３０１〜３０４の
他方の入力端子に入力されるマイクロコンピュータ６０
０からの

【外１】信号は、図５の（ｉ）に示すように、読み込み
動作時に下向きの山を持ち、それ以外のときはハイレベ
ルを保っているものとする。

【００１５】初め、

【外１】信号はハイレベルを保っているので、ゲート回
路３０１〜３０４の出力端子には、各情報列のクロック
信号がそのまま現れ、シフトクロックとして各シフトレ
ジスタ４０１〜４０４の端子Ｔに入力される。これによ
り、各情報列は、クロック信号によって順次各シフトレ
ジスタ４０１〜４０４内部に蓄積され、それぞれ、４ビ
ット目には情報１─１，２─１，３─１，４─１がシフ
トレジスタ４０１〜４０４の各最終段出力端子Ｑ４　に
現われる。図５の（ｅ１）〜（ｅ４）は、それぞれ、シ
フトレジスタ４０１の各段の出力状態を示し、同様に、
図５の（ｆ１）〜（ｆ４）、（ｇ１）〜（ｇ４）、（ｈ
１）〜（ｈ４）は、シフトレジスタ４０２〜４０４の各
段の出力状態を示している。

【００１６】マイクロコンピュータ６００は、図５の（
ｉ）に示すように、４つのシフトレジスタ４０１〜４０
４の各最終段出力端子Ｑ４　にそれぞれ先頭情報１─１
，２─１，３─１，４─１が出そろうまで一定時間待っ
てから

【外１】信号を出力する。これにより、図５の（ｊ１）
〜（ｊ４）に示すように、各情報列の第１番目の情報１
─１，２─１，３─１，４─１が、マイクロコンピュー
タ６００の一回の読み込み動作で、バッファ回路５００
を通してデータ入力端子Ｄ０　〜Ｄ３　からマイクロコ
ンピュータ６００に取り込まれる。また、この読み込み
時には、ゲート回路３０１〜３０４の一方の入力端子に
入力される信号はハイレベルを保っているので、ゲート
回路３０１〜３０４の出力端子には、

【外１】信号がそのまま現れ、シフトクロックとして各
シフトレジスタ４０１〜４０４の端子Ｔに入力される。 これにより、一回の読み込み動作の度に、各情報列はシ
フトされ、順次シフトレジスタ４０１〜４０４の各最終
段出力端子Ｑ４　に現われるので、マイクロコンピュー
タ６００は、読み込み動作を４回繰り返すだけで全ての
情報を取り込むことができる。情報源から情報が同一タ
イミングで送られてくるとは限らないが、各シフトレジ
スタ４０１〜４０４の最終段出力端子Ｑ４　に各情報列
の先頭情報が出そろうまて待ってからマイクロコンピュ
ータ６００が情報を読み込むようにすれば、情報収集に
要する時間をおよそ４分の１に短縮することができる。

【００１７】図４は、各情報列の情報が、マイクロコン
ピュータ６００のデータエリアにどのような配置で取り
込まれるかを示した図である。この図から分かるように
、各情報列の情報は、各情報列の同番ごとに同じアドレ
スの同じワード内に順に並ぶように取り込まれる。

【００１８】以上、ｎ＝４、ｍ＝４の場合を例にとって
説明したが、ｎ、ｍは大きくなればなるほど、大量のデ
ータを扱うことができ、ｍ本の情報列を並列に処理する
ので、順番に入力情報列を切り替える必要がなく、情報
収集に要する時間をおよそｍ分の１に短縮することがで
きる。また、マイクロコンピュータとしては、読み込み
動作を必要情報数のｍ分の１回繰り返すだけで良く、入
力情報列の切替処理を行う必要がなく、処理能力に対す
る負担がきわめて少なくて済むので非常に便利である。

【００１９】

【発明の効果】以上説明したように本発明によれば、複
数のシフトレジスタにて別個の情報列を互いに独立した
タイミングで入力し、情報入力手段によって、各シフト
レジスタの最終段出力を一斉に読み込むので、簡単な構
成および処理で、多数の場所より大量のデータを高速で
収集することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の情報収集装置の構成を一般
化して示すブロック図である。

【図２】図１の装置においてシフトレジスタの段数ｎお
よび個数ｍを４とした場合のブロック図である。

【図３】第１ないし第４情報列の情報単位のイメージを
示す説明図である。

【図４】マイクロコンピュータが取り込む情報単位のイ
メージを示す説明図である。

【図５】図２の各部における信号波形を示すタイムチャ
ートである。

【図６】ＳＣＵを使用した従来の情報収集装置を示すブ
ロック図である。

【符号の説明】

１１〜１ｍ、１０１〜１０４　　情報列入力端子２１〜
２ｍ、２０１〜２０４　　クロック入力端子３１〜３ｍ
、３０１〜３０４　　ゲート回路４１〜４ｍ、４０１〜
４０４　　シフトレジスタ５０、５００　　バッファ回
路

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　それぞれ、互いに独立したタイミング
   で送られる別個の情報列を初段入力端子から入力する複
   数のシフトレジスタと、読み込み信号に同期して、各シ
   フトレジスタの最終段出力を読み込む情報入力手段と、
   各シフトレジスタに対応して設けられ、それぞれ、シフ
   トレジスタに入力される情報列に同期したクロック信号
   と前記読み込み信号とを入力し、シフトレジスタのシフ
   トクロック入力端子に対して、シフトレジスタへの情報
   列の入力時には前記クロック信号を出力し、情報入力手
   段の読み込み時には前記読み込み信号を出力する複数の
   ゲート回路とを具備することを特徴とする情報収集装置
   。
2. 【請求項２】　　前記情報入力手段は、全てのシフトレ
   ジスタの最終段出力端子に情報列の先頭情報が現われる
   のを待って各シフトレジスタの最終段出力を読み込むこ
   とを特徴とする請求項１記載の情報収集装置。