JPS6015687A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS6015687A JPS6015687A JP58124438A JP12443883A JPS6015687A JP S6015687 A JPS6015687 A JP S6015687A JP 58124438 A JP58124438 A JP 58124438A JP 12443883 A JP12443883 A JP 12443883A JP S6015687 A JPS6015687 A JP S6015687A
- Authority
- JP
- Japan
- Prior art keywords
- line
- display
- character
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、ｎビット伝送のデータバスに対し、表示文字
用データがそのｍ倍に増大して（ｍｘｎ）ビットとして
表示することが必要であるときの表示方式に関する。特
に、ラインメモリ方式の文字表示装置の表示方式に関す
る。
用データがそのｍ倍に増大して（ｍｘｎ）ビットとして
表示することが必要であるときの表示方式に関する。特
に、ラインメモリ方式の文字表示装置の表示方式に関す
る。
従来のラインメモリ方式の表示文字制御回路では、表示
文字データの読み出しのためとメモリか夕とデータバス
を介して転送されるため、ラインメモリの一文字当りの
ビット数はデータバスのビット数により〃限されていた
。前記回路で表示文字データのビット数をデータバスの
ビット数のｍ倍に増大するためには、上記ラインメモリ
のメモリ数をｍ倍に増大し、さらに−文字当りの表示の
ための読み出し周期をｍ倍にして、文字表示の周期で（
ｍＸｎ）ビットのデータを生成させていた。
文字データの読み出しのためとメモリか夕とデータバス
を介して転送されるため、ラインメモリの一文字当りの
ビット数はデータバスのビット数により〃限されていた
。前記回路で表示文字データのビット数をデータバスの
ビット数のｍ倍に増大するためには、上記ラインメモリ
のメモリ数をｍ倍に増大し、さらに−文字当りの表示の
ための読み出し周期をｍ倍にして、文字表示の周期で（
ｍＸｎ）ビットのデータを生成させていた。
このような従来方式では、ラインメモリの読み出しの周
期を高速にしなければならないので、高価なラインメモ
リデバイスが必要になる。
期を高速にしなければならないので、高価なラインメモ
リデバイスが必要になる。
本発明は、このような欠点を除くものであり、従来から
使用しているラインメモリデバイスをそのまま使用して
、表示文字データのビット数を安価かつ容易に拡張でき
る装置を提供することを目的とする。
使用しているラインメモリデバイスをそのまま使用して
、表示文字データのビット数を安価かつ容易に拡張でき
る装置を提供することを目的とする。
本発明は、データバスのビット数がｎで表示文字データ
のビット数が（ｍＸｎ）のラインメモリ方式による表示
装置において、２ｎ個のラインメモリで構成され、メモ
リより表示文字データを一行の文字数だけＤＭＡにより
ラインメモリに転送する動作を一行の表示期間中にｍ回
行い、かつ文字表示のためのデータはｍ個のラインメモ
リを同時に読み出すことにより（ｍＸｎ）ビットを得る
ことを特徴とする。
のビット数が（ｍＸｎ）のラインメモリ方式による表示
装置において、２ｎ個のラインメモリで構成され、メモ
リより表示文字データを一行の文字数だけＤＭＡにより
ラインメモリに転送する動作を一行の表示期間中にｍ回
行い、かつ文字表示のためのデータはｍ個のラインメモ
リを同時に読み出すことにより（ｍＸｎ）ビットを得る
ことを特徴とする。
本発明を添付図の実施例装置により説明する。
図は表示文字データのビット数がデータバスのビット数
の２ （ｍ＝２）倍としたときの陰極線管文字表示装置
における実施例ブロック構成図である。メモリ１はデー
タバス１３を介してマルチプレクサ２に結合され、上記
マルチプレク４２の出力はラインメモリ３．４．５およ
び６にそれぞれ入力する。上記ラインメモリ３．４．５
および６の出力はそれぞれセレクタ８および９に入力す
る。
の２ （ｍ＝２）倍としたときの陰極線管文字表示装置
における実施例ブロック構成図である。メモリ１はデー
タバス１３を介してマルチプレクサ２に結合され、上記
マルチプレク４２の出力はラインメモリ３．４．５およ
び６にそれぞれ入力する。上記ラインメモリ３．４．５
および６の出力はそれぞれセレクタ８および９に入力す
る。
このセレクタ８および９の出力はランチ回路１０に入力
する。キャラクタクロック発生器７の出力は前記ライン
メモリ３．４．５および上記ランチ回路１０に結合する
。ラッチ回路１０の出力は文字パターン発生器１１に入
力し、その続出出力はビデオ信号発生器１２に入力する
。この場合ラインメモリの数は従来例の２倍すなわち４
個必要で、２個のラインメモリの出力がセレクタ８およ
びセレクタ９により選択されて表示文字データとなる。
する。キャラクタクロック発生器７の出力は前記ライン
メモリ３．４．５および上記ランチ回路１０に結合する
。ラッチ回路１０の出力は文字パターン発生器１１に入
力し、その続出出力はビデオ信号発生器１２に入力する
。この場合ラインメモリの数は従来例の２倍すなわち４
個必要で、２個のラインメモリの出力がセレクタ８およ
びセレクタ９により選択されて表示文字データとなる。
いま、ラインメモリ３とラインメモリ４の出力で表示文
字データが構成されて文字が表示されているとき、その
行の上半分に対するラスフカ（陰極線管上で走査されて
いる期間は、直接メモＩＪアクセスＤＭＡにより次に表
示される行の表示文字データの１バイト目がメモリ１よ
りラインメモ１）５に書き込まれる。次に、ラスタが行
の下半分を走査している期間には、直接メモリアクセス
ＤＭＡにより上記メモリ１より２ノくイト目の表示文字
データがラインメモリ６に書き込まれる。した力（つて
、次の行の表示に移るまでに、その１〒の表示文字デー
タがメモリ１からラインメモＩＪ ５．６に転送されて
いることになる。行が移ったときそれぞれセレクタ８は
ラインメモリ５の出力を選択し、セレクタ９はラインメ
モリ６の出力を選択し、キャラクタクロック発生器７が
結合するう・ソチ回路１０を介して文字パターン発生器
ＩＨこ出力する。また、直接メモリアクセスＤＭＡ転送
番よ１テの表示の前半はラインメモリ３に、後半むまラ
インメモＩＪ ４に対して行われ、以後これを繰り返す
。した力くってラインメモリの数に比例して表示文字デ
ータのビット数が増加することになる。
字データが構成されて文字が表示されているとき、その
行の上半分に対するラスフカ（陰極線管上で走査されて
いる期間は、直接メモＩＪアクセスＤＭＡにより次に表
示される行の表示文字データの１バイト目がメモリ１よ
りラインメモ１）５に書き込まれる。次に、ラスタが行
の下半分を走査している期間には、直接メモリアクセス
ＤＭＡにより上記メモリ１より２ノくイト目の表示文字
データがラインメモリ６に書き込まれる。した力（つて
、次の行の表示に移るまでに、その１〒の表示文字デー
タがメモリ１からラインメモＩＪ ５．６に転送されて
いることになる。行が移ったときそれぞれセレクタ８は
ラインメモリ５の出力を選択し、セレクタ９はラインメ
モリ６の出力を選択し、キャラクタクロック発生器７が
結合するう・ソチ回路１０を介して文字パターン発生器
ＩＨこ出力する。また、直接メモリアクセスＤＭＡ転送
番よ１テの表示の前半はラインメモリ３に、後半むまラ
インメモＩＪ ４に対して行われ、以後これを繰り返す
。した力くってラインメモリの数に比例して表示文字デ
ータのビット数が増加することになる。
本発明により、ラインメモリ方式の表示文字データのビ
ット数をデータバスのビ・ノド数の例え４よｍ倍に容易
に拡張することができるので、ラインメモリの読み出し
の周期を高速にしたり西側なラインメモリデバイスを用
意する必要がな〈実施できる効果がある。
ット数をデータバスのビ・ノド数の例え４よｍ倍に容易
に拡張することができるので、ラインメモリの読み出し
の周期を高速にしたり西側なラインメモリデバイスを用
意する必要がな〈実施できる効果がある。
図は本発明実施例装置のプロ・ツク構成図。
１・・・メモリ、２・・・マルチプレクサ、３〜６・・
・ラインメモリ、７・・・キャラクタクロ・ツク発生器
、８．９・・・セレクタ、１０・・・ラッチ回路、１１
・・・文字ノくターン発生器、】２・・・ビデオ信号発
生器、１３・・・データノ〈ろ・ 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝
・ラインメモリ、７・・・キャラクタクロ・ツク発生器
、８．９・・・セレクタ、１０・・・ラッチ回路、１１
・・・文字ノくターン発生器、】２・・・ビデオ信号発
生器、１３・・・データノ〈ろ・ 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝
Claims (1)
- （１）データバスの伝送ビット数がｎであり、表示文字
のビット数が（ｍＸｎ）’（ただし、ｍ、ｎ４ま２以上
の整数）であるラインメモリ方式による表示装置におい
て、 ２ｍ個のラインメモリと、 上記表示文字データを一行の文字数だけ上記ラインメモ
リに上記−行の文字表示期間中にｍ回直接メそリアクセ
ス（ＤＭＡ）により転送されるメモリと を備え、 文字表示のためのデータは上記ラインメモリのうちのｍ
個のラインメモリから同時に読出すように構成されたこ
とを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124438A JPS6015687A (ja) | 1983-07-08 | 1983-07-08 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124438A JPS6015687A (ja) | 1983-07-08 | 1983-07-08 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6015687A true JPS6015687A (ja) | 1985-01-26 |
Family
ID=14885495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58124438A Pending JPS6015687A (ja) | 1983-07-08 | 1983-07-08 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6015687A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62220997A (ja) * | 1986-03-20 | 1987-09-29 | 神鋼電機株式会社 | 特定者識別装置 |
| JPS63121628A (ja) * | 1986-11-10 | 1988-05-25 | Sumitomo Electric Ind Ltd | アルミニウム系粉末合金の製造方法 |
-
1983
- 1983-07-08 JP JP58124438A patent/JPS6015687A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62220997A (ja) * | 1986-03-20 | 1987-09-29 | 神鋼電機株式会社 | 特定者識別装置 |
| JPS63121628A (ja) * | 1986-11-10 | 1988-05-25 | Sumitomo Electric Ind Ltd | アルミニウム系粉末合金の製造方法 |
| JPH0478698B2 (ja) * | 1986-11-10 | 1992-12-11 | Sumitomo Electric Industries |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4644502A (en) | Semiconductor memory device typically used as a video ram | |
| JPS6247786A (ja) | 近傍画像処理専用メモリ | |
| JPS5823373A (ja) | 画像メモリ装置 | |
| JPS6015687A (ja) | 表示装置 | |
| JPS613193A (ja) | 画像メモリの書込み／読出し変換方式 | |
| CN113658049A (zh) | 一种图像转置的方法、设备和计算机可读存储介质 | |
| JP2615050B2 (ja) | 半導体メモリ | |
| US4707690A (en) | Video display control method and apparatus having video data storage | |
| US5353120A (en) | Video field memory device for multi-broadcasting system and manufacturing method therefor | |
| JPS6048828B2 (ja) | メモリアドレス方式 | |
| JPS59132479A (ja) | デ−タ処理回路 | |
| JPH028335B2 (ja) | ||
| JP2891429B2 (ja) | 液晶ディスプレイ制御装置 | |
| JPS5947394B2 (ja) | 可変長二次元シストレジスタ | |
| JPH06139354A (ja) | 高速ヒストグラム生成装置 | |
| JP2662114B2 (ja) | 画像データ境界処理装置 | |
| SU1709385A1 (ru) | Устройство дл формировани видеосигнала | |
| JPH0348518B2 (ja) | ||
| JPS58194090A (ja) | デイスプレイ装置 | |
| JPH0355993Y2 (ja) | ||
| JPS6030037B2 (ja) | メモリアドレス方式 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPH05252148A (ja) | クロック乗換回路 | |
| JPS59185A (ja) | 陰極線管デイスプレイ装置 | |
| JPH0544755B2 (ja) |