JPH0544755B2 - - Google Patents
Info
- Publication number
- JPH0544755B2 JPH0544755B2 JP59010180A JP1018084A JPH0544755B2 JP H0544755 B2 JPH0544755 B2 JP H0544755B2 JP 59010180 A JP59010180 A JP 59010180A JP 1018084 A JP1018084 A JP 1018084A JP H0544755 B2 JPH0544755 B2 JP H0544755B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bubble memory
- magnetic bubble
- signal
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000872 buffer Substances 0.000 claims description 83
- 238000001514 detection method Methods 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は磁気バブルメモリ装置に係わり、特に
ホストコンピユータと磁気バブルメモリデバイス
との間でデータ転送を行なうデータ転送許可信号
発生回路に関するものである。
ホストコンピユータと磁気バブルメモリデバイス
との間でデータ転送を行なうデータ転送許可信号
発生回路に関するものである。
磁気バブルメモリデバイスは、データを磁気バ
ブルで読み書き記憶する磁気バブルメモリ素子の
外部にバイアス磁界、回転磁界発生手段を設け、
回転磁界に同期して１ビツトずつデータの転送を
行なうシフトレジスタ形のメモリである。
ブルで読み書き記憶する磁気バブルメモリ素子の
外部にバイアス磁界、回転磁界発生手段を設け、
回転磁界に同期して１ビツトずつデータの転送を
行なうシフトレジスタ形のメモリである。
このような磁気バブルメモリデバイスは、周知
のようにメジヤ・マイナの構成からなり、マイナ
ループのビツト数だけページを有し、その１ペー
ジはマイナループの数だけのメモリ容量を有して
いる。また、データ転送は１ビツトシリアルにペ
ージ単位で行なわれる。
のようにメジヤ・マイナの構成からなり、マイナ
ループのビツト数だけページを有し、その１ペー
ジはマイナループの数だけのメモリ容量を有して
いる。また、データ転送は１ビツトシリアルにペ
ージ単位で行なわれる。
一般にこのような磁気バブルメモリデバイスと
ホストコンピユータとのデータ転送は、ホストコ
ンピユータと磁気バブルメモリデバイスとの間に
データバツフアを設け、磁気バブルメモリデバイ
ス側の１ビツトシリアルデータとホストコンピユ
ータ側の８ビツトあるいは16ビツトなどのパラレ
ルデータとの変換を行なつている。
ホストコンピユータとのデータ転送は、ホストコ
ンピユータと磁気バブルメモリデバイスとの間に
データバツフアを設け、磁気バブルメモリデバイ
ス側の１ビツトシリアルデータとホストコンピユ
ータ側の８ビツトあるいは16ビツトなどのパラレ
ルデータとの変換を行なつている。
第１図は１ページ分の容量のデータバツフア２
個を設けてホストコンピユータと磁気バブルメモ
リデバイスとの間のデータ転送を行なう磁気バブ
ルメモリ装置のブロツク図である。同図におい
て、１は後述する磁気バブルメモリデバイスに対
してデータの書き込み、読み出し等の動作を命令
するホストコンピユータ、２は第１のデータセレ
クタ、３は第１のデータバツフア、４は第２のデ
ータバツフア、５は第２のデータセレクタ、６は
データを磁気バブルとしてバイアス磁界、回転磁
界により読み書き記憶する磁気バブルメモリデバ
イス、７は第１のパラレルデータバス、８は第２
のパラレルデータバス、９は第３のパラレルデー
タバス、１０は第１のシリアルデータバス、１１
は第２のシリアルデータバス、１２は第３のシリ
アルデータバス、１３は第１のデータバツフア３
に所定の１ページ分の容量のデータが詰まつたと
きに出力される第１のFULL信号の信号線、１４
は第２のデータバツフア４に所定の１ページ分の
容量のデータが詰まつたときに出力される第２の
FULL信号の信号線、１５は第１のインバータ、
１６は第２のインバータ、１７は第３のFULL信
号の信号線で第１のFULL信号の極性を逆にした
もの、１８は第４のFULL信号の信号線で第２の
FULL信号線の極性を逆にしたもの、１９は第１
のオア回路、２０は第２のオア回路、２１は第１
のアンド回路、２２は第２のアンド回路、２３は
第１のアンド回路２１に入力される読み出し信号
（以下RD信号の称する）の信号線、２４は第２
のアンド回路２２に入力される書き込み信号（以
下WR信号と称する）の信号線、２５は第３のオ
ア回路、２６は第３のオア回路２５から出力され
かつホストコンピユータ１へデータのアクセスを
要求するデータ転送許可信号（以下DTRQ信号
と称する）の信号線である。
個を設けてホストコンピユータと磁気バブルメモ
リデバイスとの間のデータ転送を行なう磁気バブ
ルメモリ装置のブロツク図である。同図におい
て、１は後述する磁気バブルメモリデバイスに対
してデータの書き込み、読み出し等の動作を命令
するホストコンピユータ、２は第１のデータセレ
クタ、３は第１のデータバツフア、４は第２のデ
ータバツフア、５は第２のデータセレクタ、６は
データを磁気バブルとしてバイアス磁界、回転磁
界により読み書き記憶する磁気バブルメモリデバ
イス、７は第１のパラレルデータバス、８は第２
のパラレルデータバス、９は第３のパラレルデー
タバス、１０は第１のシリアルデータバス、１１
は第２のシリアルデータバス、１２は第３のシリ
アルデータバス、１３は第１のデータバツフア３
に所定の１ページ分の容量のデータが詰まつたと
きに出力される第１のFULL信号の信号線、１４
は第２のデータバツフア４に所定の１ページ分の
容量のデータが詰まつたときに出力される第２の
FULL信号の信号線、１５は第１のインバータ、
１６は第２のインバータ、１７は第３のFULL信
号の信号線で第１のFULL信号の極性を逆にした
もの、１８は第４のFULL信号の信号線で第２の
FULL信号線の極性を逆にしたもの、１９は第１
のオア回路、２０は第２のオア回路、２１は第１
のアンド回路、２２は第２のアンド回路、２３は
第１のアンド回路２１に入力される読み出し信号
（以下RD信号の称する）の信号線、２４は第２
のアンド回路２２に入力される書き込み信号（以
下WR信号と称する）の信号線、２５は第３のオ
ア回路、２６は第３のオア回路２５から出力され
かつホストコンピユータ１へデータのアクセスを
要求するデータ転送許可信号（以下DTRQ信号
と称する）の信号線である。
このような構成において、ホストコンピユータ
１が磁気バブルメモリデバイス６へデータを転送
する場合について説明する。まず、初期状態にお
いて、第１のデータバツフア３および第２のデー
タバツフア４にはデータがないため、第１の
FULL信号線１３の信号および第２のFULL信号
線１４上の信号は“Ｌ”であり、第３のFULL信
号線１７の信号および第４のFULL信号線１８の
信号は“Ｈ”である。したがつて、WR信号線２
４の信号が“Ｈ”であるので、DTRQ信号線２
６の信号は“Ｈ”となり、ホストコンピユータ１
は第１のデータバツフア３および第２のデータバ
ツフア４に対してデータを転送する。そして、こ
のデータは第１のパラレルデータバス７、第１の
データセレクタ２および第２のパラレルデータバ
ス８を介して第１のデータバツフア３へ転送され
る。このようにしてホストコンピユータ１からの
１ページ分のデータが第１のデータバツフア３へ
転送完了すると、第１のFULL信号線１３の信号
が”Ｈ”となるとともに、第１のデータセレクタ
２は第２のデータバツフア４側に切換わり、ホス
トコンピユータ１からのデータは第３のパラレル
データバス９を介して第２のデータバツフア４側
へ転送される。
１が磁気バブルメモリデバイス６へデータを転送
する場合について説明する。まず、初期状態にお
いて、第１のデータバツフア３および第２のデー
タバツフア４にはデータがないため、第１の
FULL信号線１３の信号および第２のFULL信号
線１４上の信号は“Ｌ”であり、第３のFULL信
号線１７の信号および第４のFULL信号線１８の
信号は“Ｈ”である。したがつて、WR信号線２
４の信号が“Ｈ”であるので、DTRQ信号線２
６の信号は“Ｈ”となり、ホストコンピユータ１
は第１のデータバツフア３および第２のデータバ
ツフア４に対してデータを転送する。そして、こ
のデータは第１のパラレルデータバス７、第１の
データセレクタ２および第２のパラレルデータバ
ス８を介して第１のデータバツフア３へ転送され
る。このようにしてホストコンピユータ１からの
１ページ分のデータが第１のデータバツフア３へ
転送完了すると、第１のFULL信号線１３の信号
が”Ｈ”となるとともに、第１のデータセレクタ
２は第２のデータバツフア４側に切換わり、ホス
トコンピユータ１からのデータは第３のパラレル
データバス９を介して第２のデータバツフア４側
へ転送される。
一方、第１のデータバツフア３および第２のデ
ータバツフア４から磁気バブルメモリデバイス６
側へのデータ転送は、ホストコンピユータ１側か
ら第１のデータバツフア３へ１ページデータ転送
完了後、第１のシリアルデータバス１０、第２の
データセレクタ５および第３のシリアルデータバ
ス１２を介して行なわれる。すなわち、第１のデ
ータバツフア３から磁気バブルメモリデバイス６
へのデータ転送完了前に、ホストコンピユータ１
から第２のデータバツフア４への１ページデータ
転送が完了すると、第３のFULL信号線１７の信
号および第４のFULL信号線１８の信号が共に
“Ｌ”であるので、DTRQ信号線２６のDTRQ信
号は“Ｌ”となり、ホストコンピユータ１は第１
のデータバツフア３および第２のデータバツフア
４へのデータ転送を一時停止し、第１のデータバ
ツフア３と磁気バブルメモリデバイス６との間の
データ転送完了後、第３のFULL信号線１７が
“Ｌ”となりDTRQ信号線２６が“Ｈ”となるた
め１のホストコンピユータと第１のデータバツフ
ア３のデータ転送を再び行なう。
ータバツフア４から磁気バブルメモリデバイス６
側へのデータ転送は、ホストコンピユータ１側か
ら第１のデータバツフア３へ１ページデータ転送
完了後、第１のシリアルデータバス１０、第２の
データセレクタ５および第３のシリアルデータバ
ス１２を介して行なわれる。すなわち、第１のデ
ータバツフア３から磁気バブルメモリデバイス６
へのデータ転送完了前に、ホストコンピユータ１
から第２のデータバツフア４への１ページデータ
転送が完了すると、第３のFULL信号線１７の信
号および第４のFULL信号線１８の信号が共に
“Ｌ”であるので、DTRQ信号線２６のDTRQ信
号は“Ｌ”となり、ホストコンピユータ１は第１
のデータバツフア３および第２のデータバツフア
４へのデータ転送を一時停止し、第１のデータバ
ツフア３と磁気バブルメモリデバイス６との間の
データ転送完了後、第３のFULL信号線１７が
“Ｌ”となりDTRQ信号線２６が“Ｈ”となるた
め１のホストコンピユータと第１のデータバツフ
ア３のデータ転送を再び行なう。
次に、ホストコンピユータ１が磁気バブルメモ
リデバイス６を読み出す場合について説明する。
まず、初期状態において、第１のFULL信号線１
３の信号および第２のFULL信号線１４の信号は
“Ｌ”であり、RD信号線２３のRD信号は“Ｈ”、
WR信号線２４の信号は“Ｌ”であるので、
DTRQ信号線２６のDTRQ信号は“Ｌ”であり、
ホストコンピユータ１は第１のデータバツフア３
からのデータ転送を停止している。この状態にお
いて、磁気バブルメモリデバイス６からの１ペー
ジ目のデータは、第３のシリアルデータバス１
２、第２のデータセレクタ５および第１のシリア
ルデータバス１０を介して第１のデータバツフア
３へ転送される。そして、２ページ目のデータ
は、第３のシリアルデータバス１２、第２のデー
タセレクタ５および第２のシリアルデータバス１
１を介して第２のデータバツフア４へ転送され
る。１ページ目のデータが第１のデータバツフア
３へ転送完了すると、第１のFULL信号線１３の
FULL信号が“Ｈ”となり、DTRQ信号線２６の
DTRQ信号が“Ｈ”となる。ホストコンピユー
タ１はこのDTRQ信号を入力してこの入力信号
により第１のデータバツフア３からホストコンピ
ユータ１へデータを転送する。すなわち、第２の
パラレルデータバス８、第１のデータセレクタ２
および第１のパラレルデータバス７を介してデー
タ転送される。この第１のデータバツフア３とホ
ストコンピユータ１との１ページ分のデータ転送
が完了したとき、第２のデータバツフア４へ磁気
バブルメモリデバイス６からの２ページ目のデー
タ転送が完了していれば第２のFULL信号線１４
のFULL信号が“Ｈ”でありDTRQ信号線２６の
DTRQ信号は、ひきつづき“Ｈ”なので、ホス
トコンピユータ１は引き続き第２のデータバツフ
ア４からデータを転送する。
リデバイス６を読み出す場合について説明する。
まず、初期状態において、第１のFULL信号線１
３の信号および第２のFULL信号線１４の信号は
“Ｌ”であり、RD信号線２３のRD信号は“Ｈ”、
WR信号線２４の信号は“Ｌ”であるので、
DTRQ信号線２６のDTRQ信号は“Ｌ”であり、
ホストコンピユータ１は第１のデータバツフア３
からのデータ転送を停止している。この状態にお
いて、磁気バブルメモリデバイス６からの１ペー
ジ目のデータは、第３のシリアルデータバス１
２、第２のデータセレクタ５および第１のシリア
ルデータバス１０を介して第１のデータバツフア
３へ転送される。そして、２ページ目のデータ
は、第３のシリアルデータバス１２、第２のデー
タセレクタ５および第２のシリアルデータバス１
１を介して第２のデータバツフア４へ転送され
る。１ページ目のデータが第１のデータバツフア
３へ転送完了すると、第１のFULL信号線１３の
FULL信号が“Ｈ”となり、DTRQ信号線２６の
DTRQ信号が“Ｈ”となる。ホストコンピユー
タ１はこのDTRQ信号を入力してこの入力信号
により第１のデータバツフア３からホストコンピ
ユータ１へデータを転送する。すなわち、第２の
パラレルデータバス８、第１のデータセレクタ２
および第１のパラレルデータバス７を介してデー
タ転送される。この第１のデータバツフア３とホ
ストコンピユータ１との１ページ分のデータ転送
が完了したとき、第２のデータバツフア４へ磁気
バブルメモリデバイス６からの２ページ目のデー
タ転送が完了していれば第２のFULL信号線１４
のFULL信号が“Ｈ”でありDTRQ信号線２６の
DTRQ信号は、ひきつづき“Ｈ”なので、ホス
トコンピユータ１は引き続き第２のデータバツフ
ア４からデータを転送する。
このように構成される磁気バブルメモリ装置
は、複数の磁気バブルメモリデバイスを並列接続
して動作させる場合、従来方式では第２図な示す
ようなブロツク図となる。すなわち、同図におい
て、磁気バブルメモリデバイス６の並列動作数は
２つであり、それぞれ対応する符号には添字を付
して示してある。このような構成において、ホス
トコンピユータ１が２つの磁気バブルメモリデバ
イス６ａ，６ｂへデータを転送する場合について
説明する。まず、初期状態において、第１のデー
タバツフア３ａ，３ｂおよび第２のデータバツフ
ア４ａ，４ｂにはデータがなく、空の状態であ
り、第３のFULL信号線１７ａ，１７ｂおよび第
４のFULL信号線１８ａ，１８ｂのFULL信号は
“Ｈ”である。またWR信号線２４ａ，２４ｂの
WR信号は“Ｈ”であるのでDTRQ信号線２６
ａ，２６ｂのDTRQ信号は“Ｈ”となり、した
がつて、第４のオア回路２７のDTRQ信号線２
８のDTRQ信号も“Ｈ”となるので、ホストコ
ンピユータ１はデータを各第１のデータバツフア
３ａ，３ｂおよび第２のデータバツフア４ａ，４
ｂへ転送する。この場合、ホストコンピユータ１
からのデータは、１ページ目は第１のデータバツ
フア３ａへ、２ページ目は第１のデータバツフア
３ｂへ、３ページ目は第２のデータバツフア４ａ
への順にそれぞれ転送される。また、各第１のデ
ータバツフア３ａ，３ｂおよび第２のデータバツ
フア４ａ，４ｂから磁気バブルメモリデバイス６
ａ，６ｂへのデータ転送は、第１のデータバツフ
ア３ａ，３ｂの内容はそれぞれ磁気バブルメモリ
デバイス６ａ，６ｂへ同時に転送された後、第２
のデータバツフア４ａ，４ｂへも同時に転送され
る。
は、複数の磁気バブルメモリデバイスを並列接続
して動作させる場合、従来方式では第２図な示す
ようなブロツク図となる。すなわち、同図におい
て、磁気バブルメモリデバイス６の並列動作数は
２つであり、それぞれ対応する符号には添字を付
して示してある。このような構成において、ホス
トコンピユータ１が２つの磁気バブルメモリデバ
イス６ａ，６ｂへデータを転送する場合について
説明する。まず、初期状態において、第１のデー
タバツフア３ａ，３ｂおよび第２のデータバツフ
ア４ａ，４ｂにはデータがなく、空の状態であ
り、第３のFULL信号線１７ａ，１７ｂおよび第
４のFULL信号線１８ａ，１８ｂのFULL信号は
“Ｈ”である。またWR信号線２４ａ，２４ｂの
WR信号は“Ｈ”であるのでDTRQ信号線２６
ａ，２６ｂのDTRQ信号は“Ｈ”となり、した
がつて、第４のオア回路２７のDTRQ信号線２
８のDTRQ信号も“Ｈ”となるので、ホストコ
ンピユータ１はデータを各第１のデータバツフア
３ａ，３ｂおよび第２のデータバツフア４ａ，４
ｂへ転送する。この場合、ホストコンピユータ１
からのデータは、１ページ目は第１のデータバツ
フア３ａへ、２ページ目は第１のデータバツフア
３ｂへ、３ページ目は第２のデータバツフア４ａ
への順にそれぞれ転送される。また、各第１のデ
ータバツフア３ａ，３ｂおよび第２のデータバツ
フア４ａ，４ｂから磁気バブルメモリデバイス６
ａ，６ｂへのデータ転送は、第１のデータバツフ
ア３ａ，３ｂの内容はそれぞれ磁気バブルメモリ
デバイス６ａ，６ｂへ同時に転送された後、第２
のデータバツフア４ａ，４ｂへも同時に転送され
る。
しかしながら、このような構成による磁気バブ
ルメモリ装置は、磁気バブルメモリデバイス６
ａ，６ｂ毎にDTRQ信号発生回路２９ａ，２９
ｂを要し、磁気バブルメモリデバイスの並列動作
数を多くした場合、回路数の増大、複雑さを増加
されるという欠点があつた。
ルメモリ装置は、磁気バブルメモリデバイス６
ａ，６ｂ毎にDTRQ信号発生回路２９ａ，２９
ｂを要し、磁気バブルメモリデバイスの並列動作
数を多くした場合、回路数の増大、複雑さを増加
されるという欠点があつた。
したがつて本発明は、前述した従来の欠点を解
消すためになされたものであり、その目的とする
ところは、複数の磁気バブルメモリデバイスを並
列動作させた場合のDTRQ信号発生回路数を低
下させ、並列動作数を増大させた磁気バブルメモ
リ装置を提供することにある。
消すためになされたものであり、その目的とする
ところは、複数の磁気バブルメモリデバイスを並
列動作させた場合のDTRQ信号発生回路数を低
下させ、並列動作数を増大させた磁気バブルメモ
リ装置を提供することにある。
このような目的を達成するために本発明は、ホ
ストコンピユータとｍ個の磁気バブルメモリデバ
イスとの間に該磁気バブルメモリデバイスの１ペ
ージ分の容量のデータバツフアをｎ個設け、デー
タ転送を行なう磁気バブルメモリ装置において、
前記ｍ個目の磁気バブルメモリデバイスのｎ個の
データバツフアに、前記コンピユータにデータ転
送許可信号を出力させるデータ転送許可信号発生
回路を設けたものである。
ストコンピユータとｍ個の磁気バブルメモリデバ
イスとの間に該磁気バブルメモリデバイスの１ペ
ージ分の容量のデータバツフアをｎ個設け、デー
タ転送を行なう磁気バブルメモリ装置において、
前記ｍ個目の磁気バブルメモリデバイスのｎ個の
データバツフアに、前記コンピユータにデータ転
送許可信号を出力させるデータ転送許可信号発生
回路を設けたものである。
次に図面を用いて本発明の実施例を詳細に説明
する。
する。
第３図は本発明による磁気バブルメモリ装置の
一例を示すブロツク図であり、前述の図と同一部
分は同一符号を付してその説明は省略する。同図
において、前述の図と異なる点は、ホストコンピ
ユータ１とｍ個の磁気バブルメモリデバイス６
ａ，６ｂとの間には、それぞれ１ページ分の容量
を有するｎ個の第１のデータバツフア３ａ，４ａ
および第２のデータバツフア３ｂ，４ｂが並列接
続されるとともに、ｍ番目の磁気バブルメモリデ
バイス６ｂに接続されるｎ個の第１のデータバツ
フア３ｂおよび第２のデータバツフア４ｂには、
ホストコンピユータ１へデータ転送許可
（DTRQ）信号を出力するDTRQ信号発生回路２
９が接続されている。
一例を示すブロツク図であり、前述の図と同一部
分は同一符号を付してその説明は省略する。同図
において、前述の図と異なる点は、ホストコンピ
ユータ１とｍ個の磁気バブルメモリデバイス６
ａ，６ｂとの間には、それぞれ１ページ分の容量
を有するｎ個の第１のデータバツフア３ａ，４ａ
および第２のデータバツフア３ｂ，４ｂが並列接
続されるとともに、ｍ番目の磁気バブルメモリデ
バイス６ｂに接続されるｎ個の第１のデータバツ
フア３ｂおよび第２のデータバツフア４ｂには、
ホストコンピユータ１へデータ転送許可
（DTRQ）信号を出力するDTRQ信号発生回路２
９が接続されている。
このように構成されあ磁気バブルメモリ装置に
おいて、まず、ホストコンピユータ１が２個の磁
気バブルメモリデバイス６ａ，６ｂへデータを転
送する場合について説明する。初期状態におい
て、各第１のデータバツフア３ａ，３ｂおよび第
２のデータバツフア４ａ，４ｂはデータが無く空
の状態であり、第３のFULL信号線１７の信号お
よび第４のFULL信号線１８の信号は“Ｈ”であ
る。また、WR信号線２４のWR信号は“Ｈ”で
あるので、DTRQ信号線２６のDTRQ信号は
“Ｈ”であり、ホストコンピユータ１は各データ
バツフア３ａ，３ｂ，４ａ，４ｂに対してデータ
を転送する。この場合、ホストコンピユータ１か
らの１ブロツク（１ページの容量と同じ）目のデ
ータは第１のデータバツフア３ａへ、２ブロツク
目のデータは第２のデータバツフア３ｂへそれぞ
れ転送される。また、３ブロツク目、４ブロツク
目のデータはそれぞれ第１のデータバツフア４
ａ、第２のデータバツフア４ｂへ転送され、以後
ホストコンピユータ１からの転送はこれの繰り返
しである。また、各データバツフア３ａ，３ｂ，
４ａ，４ｂからの各磁気バブルメモリデバイス６
ａ，６ｂへのデータ転送は、第１のデータバツフ
ア３ａは第１の磁気バブルメモリデバイス６ａ
へ、第２のデータバツフア３ｂは第２の磁気バブ
ルメモリデバイス６ｂへそれぞれ同時に行なわ
れ、次に第１のデータバツフア４ａおよび第２の
データバツフア４ｂのデータがそれぞれ第１の磁
気バブルメモリデバイス６ａおよび第２の磁気バ
ブルメモリデバイス６ｂへ同時に転送される。以
後各データバツフア３ａ，３ｂ，４ａ，４ｂと各
磁気バブルメモリデバイス６ａ，６ｂとの間のデ
ータ転送はこれの繰り返しである。また、このよ
うな磁気バブルメモリ装置において、第２のデー
タバツフア３ｂ，４ｂがホストコンピユータ１か
らのデータで満たされているとき、DTRQ信号
線２６のDTRQ信号が“Ｌ”となり、ホストコ
ンピユータ１はデータ転送を停止する。そして、
ホストコンピユータ１から各データバツフア３
ａ，３ｂ，４ａ，４ｂへのデータ転送は、第１の
データバツフア３ａ、第２のデータバツフア３
ｂ、第１のデータバツフア４ａ、第２のデータバ
ツフア４ｂの順であるので、第２のデータバツフ
ア３ｂ，４ｂがホストコンピユータ１のデータで
満たされていれば、第１のデータバツフア３ａ，
４ａもホストコンピユータ１のデータで満たされ
ている。このようにホストコンピユータ１が各磁
気バブルメモリデバイス６ａ，６ｂへデータを転
送する場合は、第２のデータバツフア３ｂ，４ｂ
の状態によりDTRQ信号を発生することができ
る。また、各磁気バブルメモリデバイス６ａ，６
ｂからホストコンピユータ１へのデータ転送にお
いても前述した場合と同様に第２のデータバツフ
ア３ｂ，４ｂの状態よりDTRQ信号を発生する
ことができる。
おいて、まず、ホストコンピユータ１が２個の磁
気バブルメモリデバイス６ａ，６ｂへデータを転
送する場合について説明する。初期状態におい
て、各第１のデータバツフア３ａ，３ｂおよび第
２のデータバツフア４ａ，４ｂはデータが無く空
の状態であり、第３のFULL信号線１７の信号お
よび第４のFULL信号線１８の信号は“Ｈ”であ
る。また、WR信号線２４のWR信号は“Ｈ”で
あるので、DTRQ信号線２６のDTRQ信号は
“Ｈ”であり、ホストコンピユータ１は各データ
バツフア３ａ，３ｂ，４ａ，４ｂに対してデータ
を転送する。この場合、ホストコンピユータ１か
らの１ブロツク（１ページの容量と同じ）目のデ
ータは第１のデータバツフア３ａへ、２ブロツク
目のデータは第２のデータバツフア３ｂへそれぞ
れ転送される。また、３ブロツク目、４ブロツク
目のデータはそれぞれ第１のデータバツフア４
ａ、第２のデータバツフア４ｂへ転送され、以後
ホストコンピユータ１からの転送はこれの繰り返
しである。また、各データバツフア３ａ，３ｂ，
４ａ，４ｂからの各磁気バブルメモリデバイス６
ａ，６ｂへのデータ転送は、第１のデータバツフ
ア３ａは第１の磁気バブルメモリデバイス６ａ
へ、第２のデータバツフア３ｂは第２の磁気バブ
ルメモリデバイス６ｂへそれぞれ同時に行なわ
れ、次に第１のデータバツフア４ａおよび第２の
データバツフア４ｂのデータがそれぞれ第１の磁
気バブルメモリデバイス６ａおよび第２の磁気バ
ブルメモリデバイス６ｂへ同時に転送される。以
後各データバツフア３ａ，３ｂ，４ａ，４ｂと各
磁気バブルメモリデバイス６ａ，６ｂとの間のデ
ータ転送はこれの繰り返しである。また、このよ
うな磁気バブルメモリ装置において、第２のデー
タバツフア３ｂ，４ｂがホストコンピユータ１か
らのデータで満たされているとき、DTRQ信号
線２６のDTRQ信号が“Ｌ”となり、ホストコ
ンピユータ１はデータ転送を停止する。そして、
ホストコンピユータ１から各データバツフア３
ａ，３ｂ，４ａ，４ｂへのデータ転送は、第１の
データバツフア３ａ、第２のデータバツフア３
ｂ、第１のデータバツフア４ａ、第２のデータバ
ツフア４ｂの順であるので、第２のデータバツフ
ア３ｂ，４ｂがホストコンピユータ１のデータで
満たされていれば、第１のデータバツフア３ａ，
４ａもホストコンピユータ１のデータで満たされ
ている。このようにホストコンピユータ１が各磁
気バブルメモリデバイス６ａ，６ｂへデータを転
送する場合は、第２のデータバツフア３ｂ，４ｂ
の状態によりDTRQ信号を発生することができ
る。また、各磁気バブルメモリデバイス６ａ，６
ｂからホストコンピユータ１へのデータ転送にお
いても前述した場合と同様に第２のデータバツフ
ア３ｂ，４ｂの状態よりDTRQ信号を発生する
ことができる。
以上説明したように本発明は磁気バブルメモリ
デバイス１個につき１ページ分の容量のデータバ
ツフアをｎ個設け、ｍ個の磁気バブルメモリデバ
イスを並列動作させた場合のホストコンピユータ
データ転送許可信号（DTRQ信号）発生回路数
を簡素化でき、特に並列動作数が多い場合にその
効果を極めて大となる。
デバイス１個につき１ページ分の容量のデータバ
ツフアをｎ個設け、ｍ個の磁気バブルメモリデバ
イスを並列動作させた場合のホストコンピユータ
データ転送許可信号（DTRQ信号）発生回路数
を簡素化でき、特に並列動作数が多い場合にその
効果を極めて大となる。
第１図および第２図は従来の磁気バブルメモリ
装置の一例を示すブロツク図、第３図は本発明に
よる磁気バブルメモリ装置の一例を示すブロツク
図である。 １……ホストコンピユータ、２ａ，２ｂ……第
１のデータセレクタ、３ａ，３ｂ……第１のデー
タバツフア、４ａ，４ｂ……第２のデータバツフ
ア、５ａ，５ｂ……第２のデータセレクタ、６ａ
……第１の磁気バブルメモリデバイス、６ｂ……
第２の磁気バブルメモリデバイス、７……第１の
パラレルデータバス、８ａ，８ｂ……第２のパラ
レルデータバス、９ａ，９ｂ……第３のパラレル
データバス、１０ａ，１０ｂ……第１のシリアル
データバス、１１ａ，１１ｂ……第２のシリアル
データバス、１２ａ，１２ｂ……第３のシリアル
データバス、１３……第１のFULL信号線、１４
……第２のFULL信号線、１５……第１のインバ
ータ、１６……第２のインバータ、１７……第３
のFULL信号線、１８……第４のFULL信号線、
１９……第１のオア回路、２０……第２のオア回
路、２１……第１のアンド回路、２２……第２の
アンド回路、２３……読み出し（RD）信号線、
２４……書き込み（WR）信号線、２５……第３
のオア回路、２６……データ転送許可（DTRQ）
信号、２９……データ転送許可（DTRQ）信号
発生回路。
装置の一例を示すブロツク図、第３図は本発明に
よる磁気バブルメモリ装置の一例を示すブロツク
図である。 １……ホストコンピユータ、２ａ，２ｂ……第
１のデータセレクタ、３ａ，３ｂ……第１のデー
タバツフア、４ａ，４ｂ……第２のデータバツフ
ア、５ａ，５ｂ……第２のデータセレクタ、６ａ
……第１の磁気バブルメモリデバイス、６ｂ……
第２の磁気バブルメモリデバイス、７……第１の
パラレルデータバス、８ａ，８ｂ……第２のパラ
レルデータバス、９ａ，９ｂ……第３のパラレル
データバス、１０ａ，１０ｂ……第１のシリアル
データバス、１１ａ，１１ｂ……第２のシリアル
データバス、１２ａ，１２ｂ……第３のシリアル
データバス、１３……第１のFULL信号線、１４
……第２のFULL信号線、１５……第１のインバ
ータ、１６……第２のインバータ、１７……第３
のFULL信号線、１８……第４のFULL信号線、
１９……第１のオア回路、２０……第２のオア回
路、２１……第１のアンド回路、２２……第２の
アンド回路、２３……読み出し（RD）信号線、
２４……書き込み（WR）信号線、２５……第３
のオア回路、２６……データ転送許可（DTRQ）
信号、２９……データ転送許可（DTRQ）信号
発生回路。
Claims (1)
- １ 複数ビツトの情報を記憶するマイナループを
ｐ個備え、ｐビツトをページ単位として１ビツト
づつシリアルにデータを転送する磁気バブルメモ
リと、それぞれがホストコンピユータと上記磁気
バブルメモリとの間でｐビツトのデータを一時蓄
積する一対のデータバツフアとから成るメモリ構
成を複数組備え、上記ホストコンピユータと上記
データバツフアのいずれか一方と交互にしかも各
組同時にデータの転送を行い、上記各組の上記磁
気バブルメモリとそれに対応する組の上記データ
バツフアのいずれか一方と交互にしかも各組同時
にデータの転送を行うための上記各組の設けられ
たデータセレクタを有し、上記データバツフア対
におけるデータの空き及び満杯の検出回路は上記
複数組のうちの１組に対してのみ設け、上記１組
の検出結果で代表して全組の上記データバツフア
対の転送制御を行うことを特徴とする磁気バブル
メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010180A JPS60156159A (ja) | 1984-01-25 | 1984-01-25 | 磁気バブルメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010180A JPS60156159A (ja) | 1984-01-25 | 1984-01-25 | 磁気バブルメモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60156159A JPS60156159A (ja) | 1985-08-16 |
| JPH0544755B2 true JPH0544755B2 (ja) | 1993-07-07 |
Family
ID=11743084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59010180A Granted JPS60156159A (ja) | 1984-01-25 | 1984-01-25 | 磁気バブルメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60156159A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102902641B (zh) * | 2006-07-28 | 2016-08-10 | 联想创新有限公司（香港) | Cpu连接电路、数据处理装置、算术处理设备及相应方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52106642A (en) * | 1976-03-05 | 1977-09-07 | Hitachi Ltd | Data transfer unit |
| JPS5654560A (en) * | 1979-10-12 | 1981-05-14 | Nippon Telegr & Teleph Corp <Ntt> | Memory system |
| JPS56101261A (en) * | 1980-01-16 | 1981-08-13 | Mitsubishi Electric Corp | Disc device |
| JPS5837740A (ja) * | 1981-08-31 | 1983-03-05 | Nippon Telegr & Teleph Corp <Ntt> | バツフアメモリ制御方式 |
-
1984
- 1984-01-25 JP JP59010180A patent/JPS60156159A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52106642A (en) * | 1976-03-05 | 1977-09-07 | Hitachi Ltd | Data transfer unit |
| JPS5654560A (en) * | 1979-10-12 | 1981-05-14 | Nippon Telegr & Teleph Corp <Ntt> | Memory system |
| JPS56101261A (en) * | 1980-01-16 | 1981-08-13 | Mitsubishi Electric Corp | Disc device |
| JPS5837740A (ja) * | 1981-08-31 | 1983-03-05 | Nippon Telegr & Teleph Corp <Ntt> | バツフアメモリ制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60156159A (ja) | 1985-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3945793B2 (ja) | 同期型半導体メモリ装置のデータ入力回路 | |
| CA1233259A (en) | High performance memory utilizing pipelining techniques | |
| JPH0618033B2 (ja) | デイスクと中央演算処理装置との間でデータを転送するための方法および装置 | |
| JPH04107070A (ja) | 符号，復号装置 | |
| JPS61239491A (ja) | 電子装置 | |
| EP0057096A2 (en) | Information processing unit | |
| JPH0544755B2 (ja) | ||
| JPS5843934B2 (ja) | シンゴウヘンカンソウチ | |
| JPH076093A (ja) | 記憶制御装置 | |
| JP3596798B2 (ja) | ２ビット／４ビット・エンコーダを持つレジスタ・ファイル・アレイ | |
| JPH02212952A (ja) | メモリアクセス制御方式 | |
| JPS61198344A (ja) | ブロツクデ−タ書込方式 | |
| JPH01119823A (ja) | 先入れ先出し記憶装置 | |
| JPS63292356A (ja) | Ｄｍａ制御装置 | |
| JPH04360425A (ja) | 半導体記憶装置 | |
| JPS6244352B2 (ja) | ||
| SU1256034A1 (ru) | Устройство дл сопр жени двух ЭВМ с общей пам тью | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS6136854A (ja) | メモリ切換装置 | |
| JPS63163550A (ja) | デ−タ選別回路 | |
| JPH05250307A (ja) | 情報転送装置 | |
| JPS6289085A (ja) | デ−タ転送方法 | |
| JPH03223950A (ja) | バス変換回路 | |
| JPS63201810A (ja) | 情報処理システムの時刻方式 | |
| JPH0642227B2 (ja) | デ−タ転送装置 |