JPS5843934B2 - シンゴウヘンカンソウチ - Google Patents

Description

【発明の詳細な説明】 本発明はシフトレジスタを切換えて直並列変換を自由に
行なうことのできる信号変換装置に関する。

一般に、直列記憶媒体たとえばカセット磁気テープ、デ
ィスク、ドラム等を並列処理プロセッサに接続し、補助
記憶装置として使う場合処理速度等の関係により処理プ
ロセッサと記憶媒体間にバッファメモリを設けることが
ある。

従来のこの種技術側について第１図とともに説明する。

第１図において１は並列処理プロセッサ、２はシフトレ
ジスタをメモリとするバッファメモリ部、３はカセット
磁気テープ等の直列記憶媒体である。

この構成においてデータの転送経路として（■）プロセ
ッサ→シフトレジスタ→直列記憶媒体、（■）直列記憶
媒体→シフトレジスタープロセッサの２つがある。

（Ｉ）Ｏ場合、プロセッサからのデータは並列信号なの
でシフトレジスタへ入力するには、並列→直列変換が必
要である。

（ＩＩＦ）場合、直列記憶媒体より読み出された直列デ
ータはシフトレジスタへ入力されるが、プロセッサへは
並列データを入力しなければならないので直列→並列変
換が必要である。

次に、第１図ａの直並列変換シフトレジスタ部を主構成
要素とするバッファメモリ部２について第１図すととも
に説明する。

まず（１）の場合について述べる。

並列処理プロセッサよりの出力データ１３は直→並、並
→直変換しジスク（以後変換レジスフと略す）１１へ送
られる。

変換レジスフ１１にラッチするにはラッチ信号１６が必
要であり、これはプロセッサより出力される。

変換レジスタ１１中のデータをシフトレジスタ１２に格
納するには、マルチプレクサ１５を変換レジスタ１１モ
ードに選択すべく選択信号２１を制御し、タイミング制
御部によって生成される変換レジスタ１１のシフトクロ
ック１８およびシフトレジスタ１２のクロック２２を人
力することによって順次シフトレジスタにプロセッサよ
りのデータが入力される。

例えば入力信号１３が８ビツトならば、１８．２２のシ
フトクロックは８個必要となる。

かくして、シフトレジスタ１２に格納されたデータは出
力端子１７より直列記憶媒体へ送られる。

（ＩＩ）の場合は直列記憶媒体よりの読出データ２０は
マルチプレクサ１５の選択信号２１によってシフトレジ
スタ１２に入力される。

シフトレジスタ１２内のデータをプロセッサに読込むた
めには、変換レジスタ１１ヘシフトレジスタ１２の出力
端子１７を接続し、各々のシフトクロック１８及び２２
を印加することによって、シフトレジスタ１２のデータ
は変換レジスタ１１に並列データとして揃う。

そこで、変換レジスタ１１のデータは出力信号線１４よ
りプロセッサへ転送される。

このように、従来の方式は変換レジスタを必要とし、さ
らに変換レジスタのシフトクロックおよびシフトレジス
タのシフトクロックを生成する必要があったため、回路
が複雑になっていた。

後に述べる本発明を採用することによって、変換レジス
タは必要でなくなるため、並→直、直→並変換時のシフ
トクロック生成を不要とする。

本発明は上記従来技術において極めて簡単な構成で直並
列変換を自由に行なうことのできる信号変換装置を提供
するものである。

以下、本発明の一実施例を第２図とともに説明する。

第２図において、２１は直列データモードの入力端子、
２２は直列データモードと並列データモードを区別する
選択制御信号の入力端子、２３〜２６はそれぞれ並列デ
ータの入力端子、２７はアンドゲート、オアーゲートに
より構成されたマルチプレクサ、２８〜３１はそれぞれ
マルチプレクサ２７の出力端子、３２〜３５はシフトレ
ジスタ、３６〜３９はそれぞれシフトレジスタ３２〜３
５の出力端子、４０は並列モードの時のクロックパルス
の入力端子、４１は直列モード時のクロックパルスの入
力端子、４２はシフトレジスタ３２〜３５へ加えられる
クロックパルスの出力端子である。

次に動作を説明する。

（１）並列入力直列出力の場合 マルチプレクサ２７の選択制御信号２２を１１１１１に
することにより入力端子２３ 、２４ 。

２５．２６に加わった制御装置からの信号はマルチプレ
クサ２７の出力端子２８．２９．３０゜３１にあられれ
それぞれシフトレジスタ３２゜３３．３４，３５に入力
される。

同時に端子４０に加わった並列入力のときのクロックパ
ルスが各シフトレジスタ３２ 、３３ 、３４ 、３５
に加えられる。

このようにして並列データをシフトレジスタ３２．３３
．３４．３５に書込むことができる。

この並列入力はシフトレジスタが一杯になった時点で終
了する。

次に並列入力データの直列出力変化について説明する。

まず並列にシフトレジスタ３２ 、３３ 。３４．３５
へ入力されたデータを直列出力する場場合は、マルチプ
レクサ２７の選択制御端子２２に加わる信号を”０″に
することによりシフトレジスタ３２の出力端子３６をシ
フトレジスタ３３の入力端子２９に、シフトレジスタ３
３の出力端子３７をシフトレジスタ３４の入力端子３０
に、シフトレジスタ３４の出力端子３８をシフトレジス
タ３５の入力端子３１に接続することにより、シフトレ
ジスタ３２，３３゜３４．３５を一列にシフトレジスタ
に構成する。

このように構成されたシフトレジスタの出力端子３９か
ら、直列入出力モード時のクロックパルスを入力端子４
１に加えることにより、クロックライン４２にあられれ
るクロックパルスによって各シフトレジスタ３２．３３
．３４，３５゜の内容は直列に出力される。

）直列入力並列出力の場合 シフトレジスタへの直列入力の場合は、直列出力の場合
と同様に選択制御端子２２に加わる信号を０゛とし、シ
フトレジスタ３２，３３゜３４．３５を一列に構成する
。

したがって直列入力端子２１より入力される直列データ
を、端子４１に加わる直列入出力モード時のクロックパ
ルス入力によってシフトレジスタ３２，３３゜３４．３
５への直列入力が行なわれる。

シフトレジスタ３２，３３，３４，３５に直列入力され
た内容は並列モードクロック入力端子４０にクロックパ
ルスを入力することによって各シフトレジスタ３２．３
３．３４．３５の出力端子３６．３７，３８．３９より
順次制御装置へ取出すことができる。

このようにして直列人力並列出力の変換は終了する。

並列入力されたデータの順序は直列出力時には保たれな
いが、直列出力された媒体より読出されたデータを直列
入力するので、直列入力終了時においては、直列出力前
の状態、即ち並列入力された後の状態とシフトレジスタ
３２．３３．３４．３５の内容とが一致するので並列出
力によって順次正しく読出すことが可能である。

上記実施例より明らかなように本発明によればシフトレ
ジスタの入出力データの直並列変換をマルチプレクサを
用いて、シフトレジスタの接続状態を変更し、並列のデ
ータ列を直列のビット列（但し、ビット順序は問わない
）へ、また直列のビット列を並列データ列（最初のデー
タ順に戻される）に変換できるため、相方の変換操作に
より最終的にデータの語順に変更を生じることはなく、
従来技術のように直並列変換レジスタを別途に用いる方
法より直並列変換が簡単に行なえる特徴がある。

【図面の簡単な説明】

第１図は従来の一実施例の信号変換装置のブロック図、
第２図は本発明の一実施例による信号変換装置のブ冶ツ
ク図である。 ８・・・・・・マルチプレクサ、３２〜３５・・・・・
・シフトレジスタ。

Claims (1)

【特許請求の範囲】
1. １０個のシフトレジスタ（但しｎは２以上の整数）と、
   ｎビットの並列データが入力される並列入力線と、ｎ個
   の２人力１出力マルチプレクサと、直列データが入力さ
   れる直列データ入力線と、前記並列データまたは前記直
   列データの前記マルチプレクサへの入力を選択する入力
   選択制御信号が入力される選択制御信号線とを備え、ｉ
   番目（ｉ＝１．２．・・・・・・、ｎ）の前記マルチプ
   レクサの出力をｉ番目の前記シフトレジスタの入力に接
   続し、ｉ番目の前記マルチプレクサの一方の人力にｉ番
   目の前記並列入力線を接続するとともに、他方の入力に
   、ｉ−１で前記直列データ入力線を、ｉ二２以上でｉ−
   １番目の前記シフトレジスタの出力を接続し、ｉ番目の
   前記シフトレジスタの出力をｉ番目の並列データ出力と
   し、ｎ番目の前記シフトレジスタの出力を直列データ出
   力とし、前記入力選択制御信号が第１のモード時の、前
   記ｎ個のシフトレジスタが直列に接続されるように前記
   ｎ個のマルチプレクサを制御し、前記入力選択制御信号
   が第２のモードの時、前記ｎ個のシフトレジスタが並列
   になるように前記ｎ個のマルチプレクサを制御すること
   を特徴とする信号変換装置。