JPH01276912A - ディジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、各サンプリング期間毎に符号化されたディジ
タル信号に、これとは非同期の複数の係数データに基づ
き演算を行うディジタル信号処理装置に関する。

（従来の技術） 近年、情報を符号化して記録／再生が可能なディジタル
・オーディオ・テープレコーダ（以下、ＤＡＴという）
やディジタル・オーディオ・ディスク（以下、ＤＡＣと
いう）等の電子機器が普及している。

そしてこのような電子機器では、外部入力によるオーデ
ィオ信号を磁気テープや光ディスク等の記録媒体に書込
む前の段階で、符号化されたオーディオ信号とは非同期
の係数に基づき、オーディオ演算器がその符号化された
オーディオ信号に演算を行っている。

第５図は、このようなディジタル演算器を示すものであ
る。

同図に示すように、ディジタル演算器の演算器１には、
係数Ｘ＾、　　ＫＢを取込むレジスタ２．３が並列に接
続されている。またディジタル演算器の演算器１には、
符号化されたオーディオ信号を入力する信号ライン４が
接続されている。

なおここで演算器１は、次式に基づいて演算を行うもの
とす名。

０”　＝　　ＤｎＩＩＫＡ　　＋　　Ｄｎｅ　　Ｋｅ　
　　＋＋・ｍｍ。

このような構成のディジタル演算器では、ｎ−１〜ｎ＋
１番目の各サンプリング期間毎に係数に＾１〜ＫＡ　’
が順にレジスタ２に、係数Ｋｅ　’〜Ｗｅ　’が順にレ
ジスタ３に取込まれる。

そして、各サンプリング期間毎に演算器１が符号化され
たオーディオ信号の演算を上記０式に基づいて行ってい
る。

なお、各係数に＾、・　Ｋ８は、各サンプリング期間内
でペア（上記０式にて添字が同一であること）として用
いられるとともに、各係数に＾、　にθが変らないよう
に保持されている。

（発明が解決しようとする課題） しかしながら、上述した従来のディジタル演算器では、
各サンプリング期間毎に非同期の各係数に＾、　　Ｋａ
が転送されると、先に取込んだ係数に＾、　　Ｋａに代
えて新たな係数Ｘ＾、　　Ｋｅを取込んでいる。

この結果、演算器１での演算タイミングがずれてしまう
と、各レジスタ２．３への係数に＾。

Ｋｅの取込みタイミングがずれてしまい、これにより適
切な演算を行うことがでなくなってしまう。

本発明は、このような事情により成されたもので、適切
な演算を行うことができるディジタル信号処理装置を提
供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明のディジタル信号処理装置は、上記目的を達成す
るために、サンプリング期間毎に符号化されたディジタ
ル信号とは非同期に供給される複数の係数データを取込
む第１の取込み手段と、各サンプリング期間の変化時で
あって、第１の取込み手段の取込み動作が行われない場
合に限り第１の取込み手段に取込まれている各係数デー
タを取込む第２の取込み手段と、第２の取込み手段に取
込まれた係数データに基づいて符号化されたディジタル
信号の演算を行う演算手段とを備えたものである。

（作　用） 本発明のディジタル信号処理装置では、第２の取込み手
段が各サンプリング期間の変化時であって、第１の取込
み手段の取込み動作が行われない場合に限り′Ｒ４１の
取込み手段に取込まれている各係数データを取込むこと
ができる。

（実施例） 以下、本発明の実施例の詳細を図面に基づいて説明する
。

第１図は、本発明をディジタル演算器に適用した場合の
一実施例を示すものである。

同図に示すように、ディジタル演算器の演算器５には、
係数ｋを取込むレジスタ６．７が直列に接続されている
。またディジタル演算器の演算器５には、符号化された
オーディオ信号を入力する信号ライン８が接続されてい
る。

なお、ここで、演算器５は、次式に基づいて演算を行う
ものとする。

ｎ−１１１ ０−Ｄ　　　赤　Ｋ＋Ｄ−Ｋ　　　　・・・・・・・・
・０次に、このような構成のディジタル演算器の動作を
第２図を用いて説明する。

なお、係数取込みクロックｂは、各サンプリング期間の
立上がり時または立下がり時に原則として発生するもの
である。但し、この係数取込みクロックｂは、各サンプ
リング期間の立上がり時または立下がり時にレジスタ６
への係数の取込みが更新中、すなわち先に取込まれた係
数に代えて新たな係数を取込むための係数取込みクロッ
クａが発生した場合には不発とされる。

まず、ｎ−１番目のサンプリング期間での係数取込みク
ロックａの立上がり時には、レジスタ６に先に取込まれ
ている係数に１に代えて係数ＫＪが取込まれる。このと
きレジスタ７には、同サンプリング期間の立上がり時に
係数取込みクロックａの不発によって係数取込みクロッ
クｂが発生し、これにより先に取込まれた係数に１に代
えて係数ＫＪが取込まれる。

そして演算器５は、上記０式に基づきｏ　ｎ−２・Ｋｌ
　＋Ｄｎ−１・　Ｋ１の演算を行った後、この演算デー
タ０°−１を出力する。

次いで、ｎ番目のサンプリング期間での係数取込みクロ
ックａの立上がり時には、レジスタ６１；先に取込まれ
た係数Ｋｊに代えて係数に１が取込まれる。また同サン
プリング期間での２度目の係数取込みクロックａの立上
がり時には、レジスタ６に係数に１に代えて係数ＫＬが
取込まれる。このとき、レジスタ７には、同サンプリン
グ期間の立下がり時に係数取込みクロックａの発生によ
って係数取込みクロックｂが不発とされるため、先のｎ
−１番目のサンプリング期間の立上がり時に取込まれた
係数に１が更新されずに保持されている。

そして演算器５は、上記０式に基づきｏ　ｎ−１・Ｋ＋
Ｄ−に’の演算を行った後、この演算データＯｎを出力
する。

さらに、ｎ＋１番目のサンプリング期間での係数取込み
クロックａ立上がり時には、レジスタ６に先に取込まれ
ている係数に１に代えて係数Ｋｌが取込まれる。このと
きレジスタ７には、同サンプリング期間の立上がり時に
係数取込みクロックａの不発によつて係数取込みクロッ
クｂが発生し、これにより先に取込まれた係数に１に代
えて係数に＆が取込まれる。

そして演算器５は、上記０式に基づきＤｎ　・ＫＬ＋Ｄ
　　　＃に’の演算を行った後、この演算データＯｎ＋
１を出力する。

さらにまた、ｎ＋２番目のサンプリング期間での係数取
込みクロックａ立上がり時には、レジスタ６に先に取込
まれている係数Ｋｍに代えて係数ＫＬが取込まれる。ま
た同サンプリング期間での２度目の係数取込みクロック
ａの立上がり時には、レジスタ６に係数ＫＬに代えて係
数に１が取込まれる。このときレジスタ７には、同サン
プリング期間の立下がり時に係数取込みクロックａの発
生によって係数取込みクロックｂが不発とされるため、
先のｎ＋１番目のサンプリング期間の立上がり時に取込
まれた係数ＨＩＬが更新されずに保持されている。

そして演算器５は、上記０式に基づきＤ　ｎ　”　１　
・にｔｉ−＋　Ｄｌｌ”２　・　ＫＬの演算を行った後
、この演算データＯｎ＋２を出力する。

このように、この実施例では、レジスタ７へ係数ｋを取
込むための係数取込みクロックｂの発生が、原則として
各サンプリング期間の立上がり時または立下がり時とさ
れるが、これら立上がり時または立下がり時にレジスタ
６へ係数ｋを取込むための係数取込みクロックｂが発生
した場合には不発とされる。この結果、レジスタ６での
係数にの更新が終了し、た後、レジスタ７に係数ｋが取
込まれるので、演算器５による符号化されたオーディオ
信号の演算が適切に行われる。

第３図は、第１図のディジタル演算器の構成を変えた他
の実施例を示すものである。

同図に示すように、ディジタル演算器の演算器９には、
係数に＾、　　Ｋｅを取込むレジスタ１０゜１１がそれ
ぞれレジスタ１２．１３を介して並列に接続されでいる
。またディジタル演算器の演算器９には、符号化された
オーディオ信号を入力する信号ライン１４が接続されて
いる。

なお、ここで、演算器９は、次式に基づいて演算を行う
ものとする。

ｎ　　　　　　　ｔ　　　　　　　　１Ｏ−Ｄ−に＾　
＋Ｄｎ・に日　・・・・・・・・・０次に、このような
構成のディジタル演算器の動作を第４図を用いて説明す
る。

なお、係数取込みクロックｆは、各サンプリング期間の
立上がり時または立下がり時に原則として発生するもの
である。但し、この係数取込みクロックｆは、各サンプ
リング期間の立上がり時または立下がり時に各レジスタ
１０．１１への係数の取込みが更新中、すなわち先に取
込まれた係数に代えて新たな係数を取込むための係数取
込みクロックｃ、ｄが発生し、これにより取込み禁止パ
ルスｅが発生した場合には不発とされる。

−まず、ｎ−１番目のサンプリング期間での係数取込み
クロックＣの立上がり時には、レジスタ１０に先に取込
まれた係数に＾１に代えて係数ＫＡ　ｊが取込まれる。

また同サンプリング期間での２度目の係数取込みクロッ
クＣの立上がり時には、レジスタ１０に係数ＫＡ　ｊに
代えて係数に＾１が取込まれる。さらに同サンプリング
期間での係数取込みクロックｄの立上がり時には、レジ
スタ１１に先に取込まれた係数Ｋｅ　’に代えて係数Ｗ
ｅ　ｊが取込まれる。さらにまた同サンプリング期間で
の２度目の係数取込みクロックｄの立上がり時には、レ
ジスタ１１に係数Ｋｅ　ｊに代えて係数に＋３１が取込
まれる。

このとき、係数取込みクロックｃ、ｄの各発生時には、
ハイレベル期間として各レジスタ１２゜１３への係数に
＾、　　Ｋｅの取込みを禁止する取込み禁止パルスｅが
発生する。

次いで各レジスタ１２．１３には、同サンプリング期間
の立上がり・時に取込み禁止パルスｅが発生するため、
先のｎ−２番目のサンプリング期間の立下がり時に、取
込まれた係数ＫＡｊ、に８ｊが更新されずに保持されて
いる。

ｎ−１ｊ そして？ｊＩＷ５９ｊｔ、Ｄ−に＾＋Ｄｎ−１・ＫＢｊ
の演算を行った後、この演算データ０ｎ−１を出力する
。

次いで、ｎ番目のサンプリング期間での係数取込みクロ
ックＣの立上がり時には、レジスタ１０に先に取込まれ
た係数に＾１に代えて係数ＫＡＬが取込まれる。また同
サンプリング期間での係数取込みクロックｄの立上がり
時には、レジスター１に先に取込まれた係数Ｋｅ　’に
代えて係数　Ｋａ　’が取込まれる。

このとき、係数取込みクロックｃ、ｄの発生時には、ハ
イレベル期間として各レジスター２゜１３への係数に＾
、　　Ｗｅの取込みを禁止する取込み禁止パルスｅが発
生する。

次いで各レジスター２．１３には、同サンプリング期間
の立上がり時に取込み禁止パルスｅが不発とされるため
、係数取込みクロックｆの発生によって先に取込まれた
係数ＫＡｊ、Ｋａｊに代え係数に＾　、ＫＢ’が取込ま
れる。

ソー、テ演）ｉＩ器（Ｈ；ｉ、Ｄｎ−ＫＡｌ＋Ｄｎ・Ｋ
ａ　’の演算を行った後、この演算データＯを出力する
。

さらにｎ＋１番目のサンプリング期間での係数取込みク
ロックＣの立上がり時には、レジスター０に先に取込ま
れた係数ＫＡ　’に代えて係数ＫＡＩＩが取込まれる。

また同サンプリング期間での係数取込みクロックｄの立
上がり時には、レジスタ１１に先に取込まれた係数に８
Ｌに代えて係数Ｋｅ　　が取込まれる。

このとき、係数取込みクロックｃ、ｄの発生時には、ハ
イレベル期間として各レジスター２゜１３への係数に＾
、　　ＫＢの取込みを禁止する取込み禁止パルスｅが発
生する。

次いで各レジスター２．１３には、同サンプリング期間
の立上がり時に取込み禁止パルスｅが発生するため、係
数取込みクロックｆの不発によっ■ て先に取込まれた係数に＾　、　ＫＢ１が保持されてい
る。

ｎ＋１　　　１ そして演算器９は、Ｄ　　　＊　　ＫＡ　　＋　Ｄ”’
　ａに８　　の演算を行った後、この演算データ（、ｎ
＋　１を出力する。

さらにまたｎ＋２番目のサンプリング期間での係数取込
みクロックＣの立上がり時には、レジスタ１０に先に取
込まれた係数ＫＡＩｌに代えて係数に＾１が取込まれる
。また同サンプリング期間での２度目の係数取込みクロ
ックＣの立上がり時には、レジスター０に係数ＫＡｌに
代えて係数ＫＡｊが取込まれる。さらに同サンプリング
期間での係数取込みクロックｄの立上がり時には、レジ
スタ１１に先に取込まれた係数ＫＢ”に代えて係数に８
’が取込まれる。

このとき、係数取込みクロックｃ、ｄの発生時には、ハ
イレベル期間として各レジスター２゜１３への係数に＾
、　　Ｋｅの取込みを禁止する取込み禁止パルスｅが発
生する。

次いで各レジスター２．１３には、同サンプリング期間
の立上がり時に取込み禁止パルスｅが不発とされるため
、係数取込みクロックｆの発生によって先に取込まれた
係数に＾　、Ｋａ’に代えて係数ＫＡ　”　＋　　ＫＢ
”が取込まれる。

ｎ＋２ そして演算器９は、Ｄ　　　ａＫＡ　　＋　Ｄ””　＊
ＫＢ″の演算を行った後、この演算データＯｎ＋２を出
力する。

このように、この実施例では、各レジスター２゜１３へ
係数に＾、　　Ｋｅを取込むための係数取込みクロック
ｒの発生が、原則として各サンプリング期間の立上がり
時または立下がり時とされるが、ら立上がり時または立
下がり時に係数取込み禁止パルスｅが発生した場合には
不発とされる。この結果、各レジスタ１０．１１での係
数に＾、　　Ｋｅの更新が終了した後に各レジスタ１２
．１３へ係数に＾、　　ＫＢが取込まれるので、演算器
９による符号化されたオーディオ信号の演算が適切に行
われる。

なお、以上の各実施例では、本発明を各レジスタ７．１
２および１３へ取込まれる係数が２個までの例について
説明したが、この例に限らず、その係数を３個以上取込
む場合に適用してもよい。

また以上の各実施例では、本発明をディジタル演算器に
適用した場合について説明したが、この例に限らず、デ
ィジタルフィルタや乗算器等の他のディジタル信号処理
装置に応用してもよい。

［発明の効果］ 以上説明したように、本発明のディジタル信号処理装置
によれば、￥Ｓ２の取込み手段が各サンプリング期間の
変化時であって、第１の取込み手段の取込み動作が行わ
れない場合に限り第１の取込み手段に取込まれている各
係数データを取込むことができるので、演算手段による
符号化されたオーディオ信号の演算が適切に行われる。

【図面の簡単な説明】

第１図は本発明をディジタル演算器に適用した場合の一
実施例を示すブロック図、第２図は第１図のディジタル
演算器の動作を示すタイミングチャート、第３図は第１
図のディジタル演算器の構成を変えた他の実施例を示す
ブロック図、第４図は第３図のディジタル演算器の動作
を示すタイミングチャート、第５図は従来のディジタル
演算器の構成を示すブロック図、第６図は第５図のディ
ジタル演算器の動作を示すタイミングチャートである。 ５．９・・・演算器、６．７，１０，１１．１２゜１３
・・・レジスタ。

Claims (1)

【特許請求の範囲】
1. （１）サンプリング期間毎に符号化されたディジタル信
   号とは非同期に供給される複数の係数データを取込む第
   １の取込み手段と、 前記各サンプリング期間の変化時であって、前記第１の
   取込み手段の取込み動作が行われない場合に限り前記第
   １の取込み手段に取込まれている各係数データを取込む
   第２の取込み手段と、前記第２の取込み手段に取込まれ
   た係数データに基づいて前記符号化されたディジタル信
   号の演算を行う演算手段と を備えたディジタル信号処理装置。