JPS61276174A - デ−タ検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ、産業上の利用分野 Ｂ・　発明の概要 Ｃ・従来の技術 Ｄ・　発明が解決しようとする問題点 Ｅ０問題点を解決するための手段 Ｆ０作用 Ｇ、実施例 Ｇ−１，基本構成および作用 Ｇ−２，具体的構成例および動作 Ｇ−３，多トラツク再生の具体例 Ｈ０発明の効果 Ａ、産業上の利用分野 本発明は、ディジタル信号の再生波形よりデータを検出
するデータ検出器に関する。

Ｂ１発明の概要 本発明は、ディジタル信号の再生波形をチャンネルビッ
トレートのＭ倍（ただしＭ）１）の周波数でサンプリン
グし、このサンプル値に基いて元のディジタル信号のデ
ータを検出する際に、サンプル値のオーバーフローをリ
ミットして信号波形の不連続を防止することにより、デ
ータ検出誤りの発生率を低減し、再生ヘッドに対する要
求特性を緩和するものである。

Ｃ１従来の技術 一般に、磁気テープ等の記録媒体に記録されたディジタ
ル信号の再生波形よりデータを検出するためには、磁気
ヘッド等の再生ヘッド部からの信号を増幅するためのア
ンプや、コンパレータ等の波形整形回路や、ＰＬＬ回路
等を用いたビットクロック抜き出し回路や、このピット
クロックに応じてデータを検出するデータ検出回路等が
必要とされる。

ところで、このようなデータ検出のための回路は、通常
アナログ回路にて構成されるため、ＩＣ化が困難という
問題点がある。また、特に、固定ヘッドタイプで多トラ
ツク（多チャンネル）並列記録型のディジタルテープレ
コーダの場合には、各トラックの再生信号に対して上記
データを検出するための回路がそれぞれ必要となり、構
成が複雑化する。

そこで本件出願人は、特願昭５７−２０１６５９号（特
開昭５９−９２４１０号）において、ディジタル信号の
再生波形をＡ／Ｄ変換してディジタル信号処理を行うこ
とにより、元のディジタル信号のデータを検出するよう
なデータ検出器を先に提案している。このデータ検出器
は、例えば２０トラツクのマルチトラック再生ヘッドか
らの再生波形を、アナログマルチプレクサで時分割多重
サンプリングし、その後Ａ／Ｄｉ換してディジタル時分
割多重化信号処理をすることにより各チャンネルのデー
タを検出するものである。

Ｄ０発明が解決しようとする問題点 ところで、このようなディジタル信号処理によるデータ
検出の際には、回路構成の簡略化や処理速度向上の観点
から、有限ビット長の固定小数点方式が一般に採用され
るわけであるが、このような有限ビット長の固定小数点
方式においては演算中のサンプル値データのオーバーフ
ロー（桁あふれ）の問題が回避できない。

このオーバーフローは、一般にＡ／Ｄ　（アナログ／デ
ィジタル）変換時や、再生イコライザ回路（等化器）に
おける信号処理の際に生じ易く、これは、マルチトラッ
クヘッドの各トラック毎のヘッドの特性のばらつきや、
使用に伴うヘッド摩耗等による特性変化等が原因と考え
られる。この場合、製造時や出荷時等において、上記マ
ルチトラックヘッドの感度のばらつきを各トラック毎に
調整することは極めて面倒であり、また、多少のばらつ
きを許容することにしても、レベルの低いトラックのヘ
ッドからの再生データを確実に検出しようとすると、レ
ベルの高いトラックのヘッドからの再生信号のサンプル
値データがオーバーフローし易くなる。

そして、このようなオーバーフローが生ずると、例えば
２の補数表示データの場合には、正、負の極性が反転し
てしまい、無効データとなるため、元のディジタル記録
信号のデータ検出に悪影響を及ぼすことになる。

特に、上述した先行技術のデータ検出装置においては）
相隣る２つのサンプル値に基いて上記再生ディジタル信
号波形が基準レベル（例えば零レベル）と交差する点を
検出し、この交差する点（例えばゼロクロス点）に基い
てデータ検出位置（位相）を決定しているため、例えば
上記オーバーフロ一時の極性反転が生ずると、元の信号
のゼロクロス点とは無関係な位置でゼロクロスが発生し
、正常なデータ検出位置を求めることができなくなり、
データ検出エラーの発生率が大幅に増大してしまう。

本発明は、このような実情に鑑みてなされたものであり
、データ検出処理前にオーバーフローが生ずることによ
るデータ検出エラーの発生を防止し、再生ヘッドに要求
される特性を緩和し得るようなデータ検出装置の提供を
目的とする。

Ｅ０問題点を解決するための手段 上記の問題点を解決するために、本発明のデータ検出装
置は、ディジタル信号の再生波形をチャンネルビットレ
ートのＭ倍（ただしＭ〉１）の周波数でサンプリングす
る手段と、相隣る２つのサンプル値に基いて上記ディジ
タル信号が基準レベルと交差する点からサンプル時点ま
での間隔を演算し、この演算出力に基いてデータ検出信
号を発生することにより上記ディジタル信号のデータを
検出するデータ検出回路部と、このデータ検出回路部よ
りも前段に設けられ、上記サンプル値のオーバーフａ−
を検出してオーバーフロー発生時にサンプル値を制限し
て出力するオーバーフローリミッタとを有して成ること
を特徴としている。

Ｆ１作用 データ検出に先立って、サンプル値にオーバーフローが
生じたときにはオーバーフローリミッタがサンプル値を
上限値あるいは下限値に制限することにより、データ検
出処理の際の誤動作を防止できる。

Ｇ、実施例 Ｇ−１，基本構成および作用 以°下、本発明の一実施例として、固定のマルチトラッ
クヘッドを用いたディジタルテープレコーダの各トラッ
ク（谷チャンネル）からの再生信号よりデータを検出す
るためのデータ検出装置について図面を参照しながら説
明する。

第１図はこのようなデータ検出装置の基本構成を示すブ
ロック図であり、この第１図において、ｎ個（例えば２
０個程度）の再生ヘッドｉ＊　ｍ　Ｉｓ　ｙ・・・、１
！１から得られる再生信号または再生信号を積分して得
られる信号８Ｐ１　、８ｐｇ　、・・・、　８Ｐｎは、
それぞれプリアンプ２ｔｙ２ａ＊・・・、２ｎを介して
アナログマルチプレクサ３に送られ、このアナログマル
チプレクサ３からの出力がＡ／Ｄ（アナログ／ディジタ
ル）変換器４に送られてディジタルサンプリングデータ
に変換される。ここで、図示しない磁気テープにはｎ本
のトラックがテープ走行方向に互いに平行となるように
してテープ幅方向に配列されて記録形成されている。上
記ｎ個の再生へラドｊｘｐｂ＋・・・、Ｉｎはこれらの
ｎ本のトラックに対応してテープ幅方向に沿って配列さ
れており、これらの再生ヘッドから同時に得られる上記
谷トラックの再生信号の波形、または再生信号を積分処
理した信号の波形、の−、例を第２図Ａ、Ｂ、Ｃに示す
。ここで、再生ヘッド１ｘ、１ｚ＋・・・、１ｎにいわ
ゆる磁気抵抗ヘッド（ＭＲヘッド）を用いた場合には、
ヘッドからの再生信号が第２図Ａ、　Ｂ　、Ｃのように
表れるが、通常のいわゆるリングヘッドを用いた場合に
は、ヘッドからの再生信号を積分処理することにより第
２図Ａ、Ｂ、Ｃのような信号が得られるものである。

上記アナログマルチプレクサ３およびＡ／Ｄ変換器４は
、これらの第２図Ａ、Ｂ、Ｃに示す再生信号を互いにず
れたタイミングｂ　ｊ　ｈ　＋　”’　ｌ”ｆｉの時点
で順次にサンプリングして第２図りに示すような順次信
号（時分割多重信号）となし、これらトあるいはサンプ
リング周波数は、元の記録データ信号の１チャンネル当
りのビットレートをｆビット／秒とするとき、２ｆＨｚ
としており、１チヤンネルビツトに相当する期間内に２
回のサンプリングを行っている。この場合、元の記録デ
ータ信号がＮＲＺ系の変調方式（ＮＲＺＩ方式、４／ｓ
ＭＮＲＺＩ方式、８−１０ｉ換方式等）ニヨるものであ
る場合は、その所要帯域はナイキスト規準によりｆＨｚ
まであれば充分であり、従って、サンプリング周波数を
２ｆＨｚとしても元の情報が失われることはない。なお
、このサンプリング周波数は一般にＭｆ（ただしＭ）１
）Ｈｚとしてよい。

次に、Ａ／Ｄ変換器４からのディジタル順次（時分割多
重）信号は、ディジタルイコライザ回路あるいはディジ
タル等化器５に送られる。この等化量５により記録再生
特性の補償や波形歪の改善等が行われるわけであるが、
このときのディジタル演算処理によってオーバーフロー
が生ずる虞れがある。

そこで、ディジタル等化器５からの出力を、本発明の要
旨となるオーバーフローリミッタ６に送リ、オーバーフ
ローが生じたときにはオーバーフロー直前の上限値ある
いは下限値にデータの値を制限するようにしている。す
なわち、等化器出力データが上限値を越えてオーバーフ
ローしたときには上限値に、またデータが下限値を下回
るようにオーバーフローしたときには下限値に、それぞ
れデータを固定している。

例えば、ディジタル等化器５からの出力データが２の補
数表示された６ビツトデータの場合には、有効に表示し
得る値は°’１０００００・曙の「−６４」から°’０
１１１１１°°の「６８」までであり、等化器の１チヤ
ンネル分の波形が第３図Ａに示されるように上記表示可
能範囲（−６４〜６３）内に入っておれば、オーバーフ
ローは生じない。これに対して、等化器５内部において
演算処理結果が第３図Ｂに示されるように上記表示可能
範囲からはみ出た場合には、等化量５から出力される２
の補数表示された６ビツトのデータの値は、第８図Ｃの
ように不連続なものとなって、正常な記録データ検出が
行えなくなる。特に、本発明実施例においては、後述す
るように、等化器出力波形のゼロクロス（零交差）点に
基いて元のディジタル記録データのビットクロツタ位相
を決定し、このビットクロックによりデータ検出を行う
ようにしているため、第８図Ｃのように、上記オーバー
フローの結果生じた極性反転によって、本来の再生波形
のゼロクロス点以外の部分で不要なゼロクロスが生じて
しまうと、ピットクロックが大幅に乱れて、データ検出
に甚大な悪影響を及ぼす虞れがある。

このため、オーバーフローリミッタ６において上記オー
バーフローが生じたときに上記表示可能範囲の上限値ｒ
６ｆ３Ｊ（あるいは下限値［−６４４）に制限すること
により、第３図りに示すような波形となり、上記不要な
ゼロクロスの発生を防止できる。

オーバーフローリミッタ６からの出力信号は、時分割多
重データ検出回路部１に送られて、各チャンネル毎のサ
ンプル値系列に基く各チャンネル毎の元の記録データの
検出が時分割的に行われる。

このデータ検出動作は、任意の１チヤンネルについての
サンプル値系列におけるチャンネルビット期間をＮ等分
し、これらの等分された各位相位置を０−Ｎ−１で表現
するようにし、相隣る２つのサンプル値に基いて当該チ
ャンネルの再生波形が基準レベル（例えば零レベル）と
交差する点を演算し、この交差する点を上記０〜Ｎ−１
のうちので表現される各位相位置を、上記再生波形から
元のディジタル記録データを検出するためのデータ検出
点とすることにより行っている。このデータ検出点を求
めるために、例えば上記再生波形のビットクロック成分
に同期したクロックを出力するディジタルＰＬＬ回路を
用い、このディジタルＰＬＬ回路からのクロックに基い
て、上記再生波形から元の記録データを検出する。

以上のような構成のデータ検出装置によれば、データ検
出回路部７における実際のデータ検出処理、特に、ディ
ジタルＰＬＬによる元の記録データのピットクロックに
同期したデータ検出用クロックの抽出処理に先立って、
オーバーフローリミッタ６がサンプル値のオーバーフロ
ーを上限値や下限値に制限しているため、上記不要ゼロ
クロスの発生等が未然に防止され、上記データ検出用ク
ロックの抽出処理が誤動作なく有効に行われる。゛Ｇ−
２，具体的構成例および動作 次に、このようなデータ検出装置の具体的な回路構成例
および動作について、第４図ないし第９図を参照しなが
ら説明する。ただし、第４図ないし第９図においては、
説明を簡略化するために１チヤンネル分のデータ検出に
関連する構成や動作波形を示している。

第４図において、再生ヘッド１からアンプ２を介して得
られた再生信号は、Ａ／Ｄ変換器４にて前述したディジ
タルのサンプル値に変換され、ディジタル等化器５に送
られる。なお、多チャンネルのデータ検出を行う場合に
は、前述したように、Ａ／Ｄ変換器４の前段にアナログ
マルチプレクサを設け、各チャンネルを時分割走査して
時分割多重化された順次サンプル値信号を得、ディジタ
ル等化器５以降の回路構成においても、各チャンネル毎
の時分割信号処理が行われるわけである。

ディジタル等化器５は、一般に高次の（例えば７次の）
ＦＩＲディジタルフィルタにより構成されており、第４
図に示すように、複数の遅延素子１１、複数の係数乗算
器１２および総和加算器１３を有している。このディジ
タル等化器５のより具体的な構成としては、第５図に示
すように、フィルタの次数に対応した段数あるいはステ
ージ数のシフトレジスタ１３が上記複数の遅延素子１１
として用いられ、複数の乗算係数が記憶された係数メモ
リ１４と乗算器１５とが上記複数の係数乗算器１２とし
て用いられて、シフトレジスタ１３の各段からの出力と
係数メモリ１４の各メモリユニットからの乗算係数とが
例えば時分割的に乗算器１５により順次乗算されて出力
される。また、上、記総和加算器１３は、第５図に示す
ように、加算器１６とアキュームレータ１７とにより構
成され、乗算器１５からの上記時分割的に出力される乗
算値を累積加算してフィルタ出力すなわち等化器の出力
を得ている。

ここで、Ａ／Ｄ変換器４からのサンプル値および係数メ
モリ１４からの乗算係数をそれぞれ８ビツトの２の補数
表示されたディジタルデータとし、乗算および累積加算
された結果の上位１２ビツトをアキュームレータ１７に
て蓄えるようにしており、アキュームレータ１Ｔからは
この１２ビツトのうちの有効な６ビツトを抜き出して出
力し、次段のオーバーフローリミッタ６に送っている。

このとき取り出される６ビツトは、正常動作時の有効ビ
ットを考慮して上記１２ビツト中の所定位置に予め設定
されており、例えば第６図に示すように、アキュームレ
ータ１７の１２ビツト中の第４番目のビットいわゆる４
８Ｂから第９番目のビットいわゆる９８Ｂまでの６ビツ
トを上記取り出し位置に設定し、この６ビツトのデータ
をオーバーフローリミッタ６に送るようにしている。

次に、オーバーフローリミッタ６においては、上記１２
ビツト中から６ビツトを取り出す際に生じたオーバーフ
ローを何らかの手段により検知し、オーバーフローが生
じたときには、６ビツトで表現可能な上限値あるいは下
限値をオーバーフローの向き（極性）に応じて選択して
出力する。

例えば、第５図に示すオーバーフ”Ｊ　ミツタロにおい
ては、ＥＸオアゲート（排他的論理和回路）２１、切換
スイッチ２２および２３を用いて上述のオーバーフロー
リミット動作を行わせている。すなわち、等比容５のア
キュームレータ１１内部の１２ビツト中の例えばＭＳＢ
（最上位ビット）をオーバーフロー検出のためのビット
データ（以下オーバーフロービットという）　Ｄｏｖｔ
としてＥＸオアゲート２１の一方の入力端子に送り、ア
キュームレータ１７から出力データとして取り出される
６ビツトデータＤ工。のＭＳＢデータＤＭＳＢをＥＸオ
アゲート２１の他方の入力端子に送っている。したがっ
て、オーバーフローが生じたときには、第６図ζこ示す
ように、上記ＤｏｖｆとＤＭｇｎ　とが不一致となり、
ＥＸオアゲート２１からの出力Ｄ　ｚｘｏｎが°”ｌ゛
となる。このｇｘオアゲート２１からの出力Ｄ　ＥＸＯ
Ｒは、切換スイッチ２２の切換制御端子に送られること
により、Ｄ　ＥＸＯＲが°°０′°のとき被選択端子２
２ａがＤ　ＥＸＯＲが°°１゛°のとき被選択端子２２
ｂがそれぞれ選択されるようになっている。切換スイッ
チ２２の被選択端子２２ａには、等比容５のアキューム
レータ１７からの上記６ビツトデータＤａｃｅが供給さ
れ、被選択端子２２ｂには、切換スイッチ２３からの上
記上限値あるいは下限値の固定された値Ｄｆｌ、が供給
されている。切換スイッチ２３は、一方の被選択端子２
３ａに６ビツトの２の補数表示で表現可能な上限値”０
１１１１１”が供給され、他方の被選択端子２３ｂに下
限値”１０００００°“が供給されており、上記オーバ
ーフロービットＤ。ｖｆに応じて切換制御されるように
なっている。すなわち、Ｄｏｖｆが０°°のとき被選択
端子２３ａが選択されて上記上限値”０１１１１１“′
が固定値Ｄｆｌｘとして切換スイッチ２２の端子２２ｂ
に送られ、Ｄｏｖｆが°１１１１のとき上記下限値”　
１０００００°°が固定値Ｄｆｌｘとして切換スイッチ
２２の端子２２ｂに送られる。さらに、切換スイッチ２
２からの出力が、オーバーフローリミッタ６の出力Ｄｏ
ｕｔとして上述した次段のデータ検出回路部γに送られ
る。

このような構成のオーバーフローリミッタ６の動作につ
いて、第７図のフローチャートを参照しながら説明する
。

先ず、第７図のステップＳＴＩにおいて、上記オーバー
フロービットＤ０マｆが゛０°“か否かを判別する。こ
のオーバーフロービットＤｏｖｆは、アキニームレータ
１Ｔの内部データの極性を示しており、この極性に応じ
て上記固定データＤｆｌｘの切り換えを行う。すなわち
、ＤｏｖｉがｌＩＱ＋＋のときにはアキニームレータ１
γの内部データの極性が「正」であるから、ステップＳ
Ｔ２において上記切換スイッチ２３を端子２３ａ側に切
換接続し、上記固定データＤｆｌｘを２の補数表示によ
り６ビツトで表現可能な正の最大値である°’０１１１
１１°“　に固定する。

これに対して、上記り、マｆが°°０°゛でないとき（
１１１１１のとき）には、アキニームレータ１７の内部
データの極性が負であるから、ステップＳＴ８において
上記切換スイッチ２３を端子２３ｂ側に切換接続し、上
記ＤｔＩｘを負側の最大値（下限値）である”１０００
００”　に固定する。

次に、ステップＳＴ４においては、上記ＥＸオアゲート
２１からの出力Ｄ　ＥＸＯＲを見ることによりオーバー
フローが生じたかどうかを検出しており、ＤＥＸＯＲが
°°０“のときには、オーバーフローが生じておらず、
ステップＳＴ５に進んで上記切換スイッチ２２を端子２
２ａ側に切換接続し、アキュームレータ１７からの６ビ
ツト出力Ｄａｅａをそのままオーバーフローリミッタ６
の出力Ｄｏｕｔとして送出するのに対し、Ｄ　ＥＸＯＲ
が°°０°１でないと＆　（”１”　）とき）には、オ
ーバーフローが生じており、ステップＳＴ６に進んで上
記切換スイッチ２２を端子２２ｂ側に切換接続し、上記
固定データＤｒ＋、をＤｏｕｔとして出力する。

このようにして得られたオーバーフローリミッタ６から
の出力Ｄｏｕｔが、例えば第４図に示すようなデータ検
出回路部Ｔに送られることにより、この回路部Ｔの出力
端子４１からは元の再生信号Ｓｐに同期された出力クロ
ックｌ＋が得られ、出力端子４２からは上記再生信号を
読み取ったデータＤ。

が得られる。ここで、第４図の各点■〜Ｏに現れる出力
を第８図■〜◎に示す。また、第８図中のクロック１ｌ
ｔｌ”ｒｌｓ、オーバーフローリミッタ６からの出力Ｄ
６ｕｔ、出力クロックｆｋおよび最終出力データＤｏは
それぞれ第４図と対応する。

この第４図のデータ検出回路部γは、本件出願人が先に
特願昭５７−２０１６５９号（特開昭５９−９２４１０
号）において提案したデータ検出装置の要部と同様な構
成となっており、動作も同様であるため、以下基本的な
動作を概略的に説明する。

先ず、データ検出回路部７への入力データであるオーバ
ーフローリミッタ９からのデータＤｏｕｔは、第８図の
信号波形Ｓｄを２　ｆＨｚ（ｆは１チャンネル当りのビ
ットレート）のクロックｌｘでサンブリ等比容５および
リミッタ６にてそれぞれアナログ的に等化処理しリミッ
トした波形に相当する。この信号波形Ｓｄのゼロクロス
点は、元の記録データのビット境界位置に対応し、デー
タ検出のための最適位置となるビット中央位置は、元の
データのビットクロツタ（周波数ｆＨｚ）の１周期を８
６０とするとき、上記ゼロクロス点に対して１８０の位
相差を有する点となる。すなわち、元のデータのビット
中央位置を例えば０位相とするとき、上記ゼロクロス点
は必ず１８０位相の位置に表われることになる。

このような点を考慮して、上記データＤｏｕｔの各サン
プル値Ｓ１．８ｚ、・・・、Ｓｇについて、元のデータ
のピットクロツタにおける各サンプリング点の位相（位
置）ｐｌ＋ｐ２＋・・・ｔｐｅを、上記ゼロクロス点（
１８０位相）に基いて算出する。このとき、上記元のデ
ータのビットクロックの１周期をＮ等分、例えばＮ＝１
６等分して、各分割された位置（位相〕を０．１．２　
、・・・、１５の番号で表わすものとする。この場合の
０が上記θ°位相に対応し、従になる。第８図の例にお
いては、上記ゼロクロス点は、Ｓ２と８３との間、Ｓ４
と８５との間およびＳｓと８９との間にそれぞれｘｌ、
ｘｚ、ｘＢ点として存在している。いま一般的に、デー
タＳＩ　と８１＋１との間にこのようなゼロクロス点が
存在するときは、データＳ１＋１の位相位置ｐム＋１は
、 の演算で求めることができる。例えば９３点は、で求め
ることができる。

このような演算は、第４図のフリップフロップ４４、演
算回路４５および加算器４９により行われる。すなわち
、フリップフロップ４４により、■サンプル周期だけデ
ータＤ　ｏｕｔを遅延し、このフリップフロップ４４の
０点の出方と遅延前の０点せるわけである。ここで、第
４図中のＭＳＢ（最上位ビット、すなわち２の補数表示
データの符号ビット）検出回路４６は、上記遅延前の０
点のデータのＭＳＢと遅延後の［Ｆ］点のデータのＭＳ
Ｂとをそれぞれ取り出すものであり、これらの各ＭＳＢ
がＥＸオアゲート４７に送られることによって上記の点
のデータと０点のデータとの間に上記ゼロクロス点が存
在するか否かが検出され、ゼロクロス点が存在するとき
ＥＸオアゲート４７からの出力は°゛１°゛となる。Ｅ
Ｘオアゲート４７の出力は、アンドゲート４８に送られ
、上記ゼロクロス点が存在するときのみアンドゲート４
８が信号通過状態となって、上記加算器４９から係数器
５２を介して得られた出力を次段の加算器５３に送る。

第４図の加算器４９、係数器５２、アンドゲート４８、
加算器５３、レジスタ５４および加算器５１等により、
実質的にディジタルＰＬＬ回路が構成されている。この
場合、加算器５３、レジスタ５４および加算器５１によ
り上記ＰＬＬ回路のＶＣＯ（電圧制御発振器）が実質的
に形成され、クロック０２人力に応じてレジスタ５４は
０点の位相（位置）情報出力を０点を介して加算器５１
に送り、加算器５１は、−発生器５５からの位相デ−タ
すなわち上記クロックｌｘの１周期分に対応す−１Ｎ る位相進み量データΣ（＝８）を上記０点の位相データ
に加算し、加算器５３を介して上記０点に送ることによ
って、上記クロック〆２の入力毎にΣ（＝８）ずつ増加
する位相データ（ただしｍｏｄ１６）が得られる。ここ
で、加算器５３にアンドゲート４Ｂから供給されるデー
タは位相誤差デークロックの位相にロックされるように
制御される。

相データを減算することによってこれらの位相データ間
の誤差分を検出する。加算器４９からの位相誤差データ
は、上記ＰＬＬ回路のループゲインを決めるための係数
器５２に送られて係数Ｋ（ただしＯ≦に＝１、例えばに
＝０．５）が乗算され、アンドゲート４８を介して上記
加算器５３に送られる。

以上のようにして、上記ディジタルＰＬＬ回路の加算器
５１の出力または０点の出力または［Ｆ］点の出力とし
て、上記ゼロクロス点を「８」とするときの各サンプリ
ング点の位相位置（一般にｐｔ）を示す位置信号が得ら
れる。この位置信号からデータ検出点となる位相位置が
ｒＯＪの点を検出するわけであるが、第４図においては
、コンパレータ５６を設けて、０点の出力と［Ｆ］点の
出力、すなわち一般にＩ）ｔとｐ　１４１とを比較する
ようにしている。そして、ｐｔ　＞　ｐｔ＋ｔのときに
、２のデータＳ１とＳＬ＋ｓとの間に「０」点があるも
のとして、上記コンパレータ５６より［Ｆ］点に「Ｈ」
（あるいは°°１°“）の出力を発生するようにしてい
る。第８図の場合はＳｌと８２．　Ｓｓと丸、ＳＳとＳ
６及びＳフと８８の間に上記データ検出点があり、上記
のタイミングで０点にデータ検出点を示すｒＨＪの出力
が現われている。

次にこの［Ｆ］点の出力をＦＦ５７のＤ端子に加え、こ
のＦＦ５７をクロックｙｉ２より９０遅れたクロッフグ
３で駆動する。そしてこのＦＦ５７のＱ出力とタロツク
０８をアンドゲート５８に加えることによって、出力端
子４１にクロックｙ４を得ることができる。後述するよ
うにこのクロックｙ５４が実際のデータ検出に用いられ
る。

次にデータ検出方法について述べる。

データ検出は［Ｆ］点にデータ検出点を示すｒＨＪの出
力が現われたとき、そのデータ検出点の両側のデータか
ら知ることができる。例えば第８図の場合はｐｔとｐ２
との間にデータ検出点「０」があり、その両側のデータ
Ｓｌ、Ｓ、は共に「正」であるから、求めるデータはｒ
ＨＪである。またｐａとｐ４との間にもデータ検出点「
０」があり、その両側のデータ８１１．８４は共に「負
」であるから、データはｒＬＪサンプル期間期間穴所の
２つのデータ８１．８Ｉ＋１は通常は同符号であるので
、これらを調べることにより、２サンプルに１回の割合
で実質的に誤差のないデータを求めることができる。尚
、２つのデータＳ＋　、ＳＬ＋１が「正」か「負」かを
知るには、２つのデータ８１　、　Ｓ１＋１のＭＳＢが
ｒＨＪかｒＬＪかを見ればよい。

しかしながら上記のデータ検出方法は次のような不都合
が生じることがある。

例えば第９図Ａ、Ｂに示すように２つのデータＳｉ　ｒ
　５ｉｆｔの位置ｐＩとｐ１４１との間にゼロクロス点
とデータ検出点とが存在する場合がある。同図への場合
は求めるデータＳＯはｒＨＪであり、同図Ｂの場合は求
めるデータＳＯはｒＬＪである。前述した検出方法によ
り、データ検出点の両側のデータ”ｌ＊ｓｌ＋１のＭｓ
Ｂを調べると符号が異っているので、どちらをデータと
してよいか判定することができなくなる。

このような不都合を解消するために、本実施例では、コ
ンパレータ５９を設けて、０点の出力と０点の出力とを
比較し、０点出力〉０点出力のとき、このコンパレータ
５９より０点にｒＨＪの出力を発生するようにしている
。０点の出力値はゼロクロス点からサンプリング時点１
）＋＋ｔまでの時間間隔を表し、また０点の出力値はデ
ータ検出点からサンプリング時点ｐ＋＋１までの時間間
隔を示している。従って第９図Ａ、Ｂのようなことが生
じる場合は０点の出力値が０点の出力値より大きくなり
、データ検出点での信号Ｓｏの値はＳ　＋＋１と同符号
となる。また逆に０点の出力値が０点の出力値より小さ
い時はデータ検出点での信号ＳＯの値はＳ＋　の値と同
符号となる。従って、第９図Ａ、Ｂの場合はｓ、ｌのＭ
ＳＢを調べればデータを求めることができる。

上記０点の出力はアンドゲート６０の一方の端子に加え
られると共に、インバータ６２で反転されてアンドゲー
ト６１の一方の端子に加えられる。

上記アンドゲート６０の他方の端子にはＭＳＢ検出回路
４６よりの点のデータＳＩ＋ｌのＭＳＢが加えられる。

また上記アンドゲート６１の他方の端子には、Ｍ８Ｂ検
出回路４６より０点のデータＳｔのＭＳＢが加えられる
。なお、０点の出力の値は、ゼロクロス点検出時の値以
外は特に意味の無いものであり、通常は０点にはｒＨＪ
かｒＬＪかの出力が現われている。上記アンドゲート６
０，６１の出力はオアゲート６３を介してＦＦ６４のＤ
端子に加えられる。このＦ’Ｆ６４は前記クロツクダ会
で駆動されている。

上記構成によれば、通常はＭＳＢ検出回路４６から得ら
れる２つのＭＳＢは共に「正」又は「釦であり、また０
点の出力は［Ｈ４かｒＬＪとなっている。従って、アン
ドゲート６０，６１の何れかの出力がＭＳＢに応じたレ
ベルとなり、この出力がオアゲート６３を通じてＦＦ６
４に加えられる。ＦＦ６４はクロックｌｈをデータ検出
タイミングとして、Ｑ端子から出力端子４２にデータＤ
。

を出力する。また第９図にの場合は、０点出力がｒＨＪ
になると共に、アンドゲート６０に加えられるＭＳＢが
「正」となる。従ってこのアンドゲート６０よりｒＨＪ
のデータが得られる。また第９図Ｂの場合はアンドゲー
ト６１に加えられるＭＳＢは「負」であるから、ｒＬＪ
のデータが得られる。

このようにして得られた最終的な出力データＤＯは、例
えば後段の復調回路で復調された後、メモリに書き込ま
れ、適当なタイミングで読み出されることによってジッ
タ除去等が施されるわけである。

以上のような構成のデータ検出装置によれば、ディジタ
ル等化器５からの出力サンプル値にオーバーフローが生
じても、オーバーフローリミッタ６により極性反転等の
異常発生が防止され不要なゼロクロス（零交差）等が生
じないため、データ検出回路部Ｔにおけるデータ検出動
作、特にクロッフグ番の検出動作に悪影響を及ぼすこと
がなく、データ検出誤りの発生率、いわゆるエラーレー
トを大幅に改善できる。これは、元の再生データ信号の
品質改善、例えば音質改善に大きく貢献し得るものであ
る。

また、オーバーフローを気にする必要がなくなることよ
り、再生ヘッド１に要求される特性や再生ヘッドアンプ
２に要求される性能が緩和され、感度調整やゲイン調整
を簡略化でき、工場出荷時等の調整が容易となるのみな
らず、ヘッド摩耗等による経年変化によって再生ヘッド
の感度が変化しても問題は生じない。

Ｇ−３、多トラツク再生の具体例 以上は１つのトラックから再生された再生信号のデータ
を検出する場合について述べたが、次に、第１図や第２
図とともに述べたように、ｎ本のトラックからのｎ個の
再生信号を順次にサンプリングして得られる順次信号か
らデータ検出を行う場合の回路の具体例を第１０図を参
照しながら説明する。

第１０図において、ｎ個のヘッド１１〜１ｎから得られ
る再生信号Ｓｐ、〜Ｓｐｎは、夫々プリアンプ２１〜ム
を通じてアナログマルチプレクサ３に加えられる。マル
チプレクサ３は再生信号Ｓｐｘ　ｗ　Ｓｐａを第２図Ａ
、Ｂ、Ｃのようにサンプリングして、同図りに示すよう
な順次信号と成す。この順次信号はＡ／Ｄ変換器４によ
ってディジタル順次信号に変換されてディジタルイコラ
イザ回路（ディジタル等化器）５に加えられる。このイ
コライザ回路５は、直列接続されたに個（例えば７個）
の０段シフトレジスタ７０１〜７０にと、各シフトレジ
スタ７０１〜７０にの出力に夫々所定の係数ａｌ、ａ！
〜ａｋを″乗算する係数器７０１−７０にと、総和加算
用レジスタγ２（第４図の加算器１３に対応）とによリ
ディジタルフィルタとして構成されている。

上記構成によればシフトレジスタγ０工〜７０にの各出
力には常に同じトラックの再生信号のデータが現われて
いる。これらのデータは係数器７１１〜７１ｋにより所
定の係数が乗ぜられた後、レジスタ７２に加えられて順
次信号に変換される。従ってこの順次信号は前記Ａ／Ｄ
変換されたディジタル順次信号をイコライザで補正した
ディジタル順次信号となっている。この補正されたディ
ジタル順次信号は前述したオーバーフローリミッタ６を
介し、ｎ段のレジスタ７３とデータ検出回路主要部７４
に加えられる。このデータ検出回路主要部Ｔ４は第４図
の装置のデータ検出回路部７と略同様に構成されている
。但し第４図のレジスタ５４は、第１θ図においてはｎ
段のレジスター５と対応している。また第１θ図の■、
■、−＆；（Ｉ）ｌ　−０点は第４図のそれらと対応す
る。

上記構成によれば、■、［Ｆ］点には常に同一トラック
のデータＳｔ＋ｔ、Ｓｔ　がトラック順に現れ、これら
のデータが、第４図及び第８図について既述した動作に
よってトラック順に処理される。この結果、出力端子４
１に各トラックのりＯツクダ、■〜Ｊ’＋ｎが順次に出
力され、出力端子４２に各トラックのデータＤｏｌ−Ｄ
ｏｎが順次に出力される。尚、レジスタ　−０１〜７０
ｋに代えてＢＢＤ、ＣＯＤ等を用いることができる。そ
の場合は、Ａ／Ｄ変換器４はイコライザ回路５と検出回
路主要部Ｔ４との間に設けられる。

以上のような構成によれば、オーバーフローがリミッタ
６にてリミットされることによって不要ゼロクロスの発
生等が防止され、データ検出エラーの発生率を低減でき
るのみならず、マルチ再生ヘッドの谷ヘッド間の感度が
多少ばらつきを持つていても、低感度のヘッドの再生波
形の振幅に着目して再生ヘッドアンプのゲイン調整を各
トラックとも同一に行うことにより、レベルの低いトラ
ックは適当に増幅され、またレベルの高いトラックは飽
和気味に増幅されるがオーバーフローが防止されるため
、それぞれ正常にデータ検出が可能となる。これは、各
トラックのアンプ毎にゲイン調整することは面倒であり
作業性が悪いことを考慮すれば、出荷時等の調整作業を
大幅に簡略化できることになり、また、マルチトラック
再生ヘッドに対する要求特性も緩和されることから、歩
留り向上にも貢献し得る。さらに、ｎ本のトラックにつ
いてイコライザ回路５やデータ検出回路部１等を共用で
き、構成が簡略化できるとともに、ディジタル処理を行
っているためＩＣ化が容易となる。

なお、本発明は、上述の実施例のみに限定されるもので
はなく、例えば、オーバーフローリミッタ６の具体的構
成は、図示の倒板外にも種々前えられ、また、データの
符号形態も２の補数表示に限定されず、ビット数も任意
に設定可能であることは勿論である。

Ｈ０発明の効果 本発明のデータ検出装置によれば、実際のデータ検出に
先立って、オーバーフローリミッタによりサンプル値の
オーバーフローが制限され、不要なゼロクロスの発生等
が防止されるため、データ検出エラーの発生率を低減で
き、また再生ヘッドに要求される性能も緩和される。特
に、マルチトラック再生ヘッドの場合に、各ヘッドのば
らつきに応じて各ヘッドアンプのゲインをそれぞれ独立
に調整する手間を省くことが可能となり、調整作業効率
およびヘッド歩留りを大幅に改善できる。

【図面の簡単な説明】

第１図は本発明の一実施例の基本構成を示すブロック図
、第２図は６トラツクの再生信号を時分割多重化しなが
らサンプリングして順次信号を得る動作を説明するため
の波形図、第８図はオーバーフローリミット処理を説明
するための波形図、第４図は本発明の一実施例の具体的
構成例を示すブロック回路図、第５図はディジタル等化
器およびオーバーフローリミッタの具体例を示すブロッ
ク回路図、第６図は第５図の各部データ内容の一例を示
す図、第７図はオーバーフローリミット動作の一例を説
明するためのフローチャート、第８図は第４図のデータ
検出回路部の動作を説明するためのタイムチャート、第
９図はデータ検出の一例を説明するための図、第１θ図
は多トラツク再生に適用した具体例を示すブロック回路
図である。

Claims (1)

1. 【特許請求の範囲】 ディジタル信号の再生波形をチャンネルビットレートの
   Ｍ倍（ただしＭ＞１）の周波数でサンプリングする手段
   と、 相隣る２つのサンプル値に基いて上記ディジタル信号が
   基準レベルと交差する点からサンプル時点までの間隔を
   演算し、この演算出力に基いてデータ検出信号を発生す
   ることにより上記ディジタル信号のデータを検出するデ
   ータ検出回路部と、このデータ検出回路部よりも前段に
   設けられ、上記サンプル値のオーバーフローを検出して
   オーバーフロー発生時にサンプル値を制限して出力する
   オーバーフローリミッタとを有して成るデータ検出装置
   。