JPS6352307A - 磁気デイスク装置 - Google Patents
磁気デイスク装置Info
- Publication number
- JPS6352307A JPS6352307A JP61194589A JP19458986A JPS6352307A JP S6352307 A JPS6352307 A JP S6352307A JP 61194589 A JP61194589 A JP 61194589A JP 19458986 A JP19458986 A JP 19458986A JP S6352307 A JPS6352307 A JP S6352307A
- Authority
- JP
- Japan
- Prior art keywords
- data
- correction information
- time correction
- recording data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 16
- 230000003111 delayed effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、高密度記録を行なう磁気ディスク装置に関す
る。
る。
（従来の技術）
高密度記録を行なう磁気ディスク装ぼにおいては、記録
データを磁気媒体に書込む際に、記録データのデータパ
ターンに依存してピークシフト現象が発生する。したが
って、このピークシフト現東を防止するためには、予め
ピークシフトと逆の方向にデータをシフトさせておく、
いわゆる時間補正（ブリ・コンベンセーション）を行な
わなければならない。
データを磁気媒体に書込む際に、記録データのデータパ
ターンに依存してピークシフト現象が発生する。したが
って、このピークシフト現東を防止するためには、予め
ピークシフトと逆の方向にデータをシフトさせておく、
いわゆる時間補正（ブリ・コンベンセーション）を行な
わなければならない。
以下、この様子を第３図及び第４図を参照して説明する
。第３図は高密度記録を行なうために１＼ＲＺ形式で外
部から転送されてきた記録データをＭＦＭ形式の記録デ
ータに変換して、磁気媒体に書込むを場合の例を示すも
のであり、第３図（Ａ）はデータ転送用の基準クロック
、第３図（Ｂ）はＮＲＺ形式の記録データである。
。第３図は高密度記録を行なうために１＼ＲＺ形式で外
部から転送されてきた記録データをＭＦＭ形式の記録デ
ータに変換して、磁気媒体に書込むを場合の例を示すも
のであり、第３図（Ａ）はデータ転送用の基準クロック
、第３図（Ｂ）はＮＲＺ形式の記録データである。
すなわち、第３図（Ｂ）に示すＮＲＺ形式の記録データ
は、第３図（Ａ）の基準クロックに同期して転送される
。そして、このＮＲＺ形式の記録データは、磁気ディス
ク装置の内部でｔｖｌ Ｆ Ｍ変換規則によって第３図
（Ｃ）及び第３図（Ｄ）に示すクロックパルスおよびデ
ータパルスに基づき第３図（Ｅ）に示すようなＭＦＭ形
式の記録データに変換される。このようにして変換され
た記録データは、磁気媒体に書込まれるものであるが、
ここで、第４図に示すようなデータパターンのときにピ
ークシフトが発生する。
は、第３図（Ａ）の基準クロックに同期して転送される
。そして、このＮＲＺ形式の記録データは、磁気ディス
ク装置の内部でｔｖｌ Ｆ Ｍ変換規則によって第３図
（Ｃ）及び第３図（Ｄ）に示すクロックパルスおよびデ
ータパルスに基づき第３図（Ｅ）に示すようなＭＦＭ形
式の記録データに変換される。このようにして変換され
た記録データは、磁気媒体に書込まれるものであるが、
ここで、第４図に示すようなデータパターンのときにピ
ークシフトが発生する。
すなわち、第４図（Ａ）および第４図＜８）に示すよう
に記録データが「Ｏｌｌ、１」および「１．０．０，０
」のパターンを持った場合には、矢印を付したパルスに
進みが生じるため、予めこのパルスを矢印の示す方向に
遅らしておく必要がある。
に記録データが「Ｏｌｌ、１」および「１．０．０，０
」のパターンを持った場合には、矢印を付したパルスに
進みが生じるため、予めこのパルスを矢印の示す方向に
遅らしておく必要がある。
また、第４図（Ｃ）及び第４図（Ｄ）に示すように記録
データが「１．１、Ｏｊおよび「０、Ｏ２０，１」のパ
ターンを持った場合には、矢印を付したパルスに遅れが
生じるため、予めこのパルスを矢印の示す方向に進まし
ておく必要がある。
データが「１．１、Ｏｊおよび「０、Ｏ２０，１」のパ
ターンを持った場合には、矢印を付したパルスに遅れが
生じるため、予めこのパルスを矢印の示す方向に進まし
ておく必要がある。
このように、高密度記録を行なう磁気ディスク装買にあ
っては、記録デ〜りに第４図に示すようなデータパター
ンに依存してピークシフト現象が起きるため、時間補正
を行なわなければならなくなる。
っては、記録デ〜りに第４図に示すようなデータパター
ンに依存してピークシフト現象が起きるため、時間補正
を行なわなければならなくなる。
そこで、従来は、第５図に示すような補正回路によって
時間補正を行なっていた。第５図は従来の補正回路の回
路構成を示すブロック図である。
時間補正を行なっていた。第５図は従来の補正回路の回
路構成を示すブロック図である。
すなわち、第５図において、１１はシフトレジスタであ
り、このシフトレジスタ１１は、外部から転送されてく
るＮＲＺ形式の記録データＳ１を基準クロック信号Ｃ３
１に同期して格納し、格納した記録データをデコーダ１
２に出力する。
り、このシフトレジスタ１１は、外部から転送されてく
るＮＲＺ形式の記録データＳ１を基準クロック信号Ｃ３
１に同期して格納し、格納した記録データをデコーダ１
２に出力する。
デコーダ１２は、ＮＲＺ形式の記録データＳ１をＭ Ｆ
Ｍ形式の記録データＳ２に変換する繍能と、変換後の
記録データＳ２のデータパターンをデコードして時間補
正情報を作成するｄ能を有しており、シフトレジスタ１
１からのＮＲＺ形式の記録データＳ１を基準クロック信
号Ｃ３１および基準クロック信号Ｃ８２によってＭＦＭ
形式の記録データＳ２に変換し、変換後の記録データＳ
２のデータパターンをデコードして、前方向に補正する
場合の信号３３ａ、補正しない場合の信号Ｓ ３ｂ、後
方向に補正する場合の信号Ｓ３０をＮＡＮＤ回路１３ａ
１１３ｂ１１３ｃに出力する。
Ｍ形式の記録データＳ２に変換する繍能と、変換後の
記録データＳ２のデータパターンをデコードして時間補
正情報を作成するｄ能を有しており、シフトレジスタ１
１からのＮＲＺ形式の記録データＳ１を基準クロック信
号Ｃ３１および基準クロック信号Ｃ８２によってＭＦＭ
形式の記録データＳ２に変換し、変換後の記録データＳ
２のデータパターンをデコードして、前方向に補正する
場合の信号３３ａ、補正しない場合の信号Ｓ ３ｂ、後
方向に補正する場合の信号Ｓ３０をＮＡＮＤ回路１３ａ
１１３ｂ１１３ｃに出力する。
また、１４ａ 、 １４ｂ 、 １４ｃは遅延回路であ
り、遅延回路１４ａは基準クロック信号Ｃ３２を遅延時
間Ｄｏだけ遅らせた遅延信号Ｓ４ａをＮＡＮＤ回路１３
ａに出力する。同様に遅延回路１４ｂは遅延時間ＤＩだ
け遅らせた遅延信号Ｓ４ｂをＮＡＮＤ回路１３ｂに出力
し、遅延回路１４Ｃは遅延時間Ｄ２だけ遅らせた遅延信
号Ｓ４ｃをＮ Ａ Ｎ Ｄ回路１３ｃに出力する。
り、遅延回路１４ａは基準クロック信号Ｃ３２を遅延時
間Ｄｏだけ遅らせた遅延信号Ｓ４ａをＮＡＮＤ回路１３
ａに出力する。同様に遅延回路１４ｂは遅延時間ＤＩだ
け遅らせた遅延信号Ｓ４ｂをＮＡＮＤ回路１３ｂに出力
し、遅延回路１４Ｃは遅延時間Ｄ２だけ遅らせた遅延信
号Ｓ４ｃをＮ Ａ Ｎ Ｄ回路１３ｃに出力する。
ＮＡＮＤ回路１３ａ 、 １３ｂ 、 １３ｃはデコー
ダ１２からの信号と遅延回路からの信号との否定論理積
を取り、その結果の信号Ｓ ５ａ、 Ｓ ５ｂ、 Ｓ
５ｃをＮ Ａ Ｎ Ｄ回路１５に出力する。ＮＡＮＤ回
路１５は、ＮＡＮＤ回路１３からの信号を入力し、その
否定論理積を取ることにより、時間補正を（テなった〜
ｌ Ｆ Ｍ形式の記録データＳ６を出力する。
ダ１２からの信号と遅延回路からの信号との否定論理積
を取り、その結果の信号Ｓ ５ａ、 Ｓ ５ｂ、 Ｓ
５ｃをＮ Ａ Ｎ Ｄ回路１５に出力する。ＮＡＮＤ回
路１５は、ＮＡＮＤ回路１３からの信号を入力し、その
否定論理積を取ることにより、時間補正を（テなった〜
ｌ Ｆ Ｍ形式の記録データＳ６を出力する。
以下、上記のようにして構成さ机る補正回路の動作を第
６図に示すタイミングチャートを参照して説明する。す
なわち、まず、外部から転送されてくるＮＲＺ形式の記
録データＳ１は、基準クロック信号Ｃ８Ｉの立下がりエ
ツジでシフトレジスタ１１に入力する。この場合、シフ
トレジスタ１１は４ビツトのシフトレジスタで構成され
ているため、１１ａのデータが１１ｂへ、１１ｂのデー
タが１１Ｃへ、１１ｃのデータが１１ｄへ順次シフトさ
れるようになる。
６図に示すタイミングチャートを参照して説明する。す
なわち、まず、外部から転送されてくるＮＲＺ形式の記
録データＳ１は、基準クロック信号Ｃ８Ｉの立下がりエ
ツジでシフトレジスタ１１に入力する。この場合、シフ
トレジスタ１１は４ビツトのシフトレジスタで構成され
ているため、１１ａのデータが１１ｂへ、１１ｂのデー
タが１１Ｃへ、１１ｃのデータが１１ｄへ順次シフトさ
れるようになる。
このようにして、シフトレジスタ１１に記録データＳ１
が格納されると、格納された記録データＳ１がデコーダ
１２に出力される。そして、このデコーダ１２において
、シフ１〜レジスタ１１からの記録データＳ１を基準ク
ロック信号Ｃ８＋および基準クロック信号Ｃ３２に同期
してデコードし、ＭＦＭ形式の記録データＳ２に変換す
る。なお、２つのクロック信号（基準タロツク信号Ｃ８
１と基準タロツク信号Ｃ３２）を用いているのは、同期
のタイミングをより正確にとるためである。
が格納されると、格納された記録データＳ１がデコーダ
１２に出力される。そして、このデコーダ１２において
、シフ１〜レジスタ１１からの記録データＳ１を基準ク
ロック信号Ｃ８＋および基準クロック信号Ｃ３２に同期
してデコードし、ＭＦＭ形式の記録データＳ２に変換す
る。なお、２つのクロック信号（基準タロツク信号Ｃ８
１と基準タロツク信号Ｃ３２）を用いているのは、同期
のタイミングをより正確にとるためである。
ここで、デコーダ１２は変換後の記録データＳ２のデー
タパターンをデコードすることによって、時間補正の必
要性を判定し、必要に応じて時間補正情報を作成する。
タパターンをデコードすることによって、時間補正の必
要性を判定し、必要に応じて時間補正情報を作成する。
すなわち、記録データＳ２を前方向に補正する場合の補
正情報信号Ｓ３ａ、補正しない場合の補正情報信号Ｓ３
ｂ、１１方向に補正する場合の補正情報信号Ｓ３ｃをそ
れぞれＮ Ａ Ｎ Ｄ回路１３ａ、１３ｂ、１３ｃに出
力する。この場合、第６図に示す記録データＳ２のなか
のパルス１６が遅れるため、基準クロック信号Ｃ３ｉの
立下がりエツジ１７ａ〜立下がりエツジ＋７ｂの間、前
方向に補正する場合の補正情報信号Ｓ３ａが出力される
。また、記録データＳ２のなかのパルス１８が進むため
、基準クロック信号Ｃ８１の立下がりエツジ１９ａ〜立
下がりエツジ１９ｂの間、後方向に補正する場合の補正
情報信号Ｓ３０が出力される。なお、同様にして補正し
ないパルスに対しても基準クロック信号Ｃ８１の立ち下
がりエツジから次の立下がりエツジまでの間、補正しな
い場合の補正情報信号５３ｂ（図示せず）が出力される
。
正情報信号Ｓ３ａ、補正しない場合の補正情報信号Ｓ３
ｂ、１１方向に補正する場合の補正情報信号Ｓ３ｃをそ
れぞれＮ Ａ Ｎ Ｄ回路１３ａ、１３ｂ、１３ｃに出
力する。この場合、第６図に示す記録データＳ２のなか
のパルス１６が遅れるため、基準クロック信号Ｃ３ｉの
立下がりエツジ１７ａ〜立下がりエツジ＋７ｂの間、前
方向に補正する場合の補正情報信号Ｓ３ａが出力される
。また、記録データＳ２のなかのパルス１８が進むため
、基準クロック信号Ｃ８１の立下がりエツジ１９ａ〜立
下がりエツジ１９ｂの間、後方向に補正する場合の補正
情報信号Ｓ３０が出力される。なお、同様にして補正し
ないパルスに対しても基準クロック信号Ｃ８１の立ち下
がりエツジから次の立下がりエツジまでの間、補正しな
い場合の補正情報信号５３ｂ（図示せず）が出力される
。
一方、このとき、遅延回路１４ａ、１４ｂ、１４ｃによ
って、それぞれ基準クロック信号Ｃ８２を遅延時間Ｄｏ
だけ遅らせた遅延信号Ｓ４ａ、遅延時間Ｄｌだけ遅らせ
た遅延信号３４ｂ、遅延時間Ｄ２だけ遅られた遅延信号
Ｓ４ｃがＮＡＮＤ回路１３ａ、１３ｂ、１３ｃに出力さ
れる。
って、それぞれ基準クロック信号Ｃ８２を遅延時間Ｄｏ
だけ遅らせた遅延信号Ｓ４ａ、遅延時間Ｄｌだけ遅らせ
た遅延信号３４ｂ、遅延時間Ｄ２だけ遅られた遅延信号
Ｓ４ｃがＮＡＮＤ回路１３ａ、１３ｂ、１３ｃに出力さ
れる。
このようにして、ＮＡＮＤ回路１３ａ、１３ｂ。
１３Ｃそれぞれにデコーダ１２からの補正情報信号５３
ａ１Ｓ３ｂ、 Ｓ３ｃと、遅延回路１４ａ 、 １４ｂ
、１４ｃからの遅延信号３４ａ、遅延信号Ｓ ４ｂ、遅
延信号Ｓ４０が入力すると、ＮＡＮＤ回１１３ａ、ｉ３
ｂ、１３ｃは、それぞれ否定論理積をとって、その結果
の信号Ｓ５ａ、 Ｓ５ｂ、 Ｓ５ｃヲＮＡＮＤＯｏ路１
５ｋｍ出力する。ＮＡＮＤ回路１５は、ＮＡＮＤ回路１
３ａ、１３ｂ、 １３ｃからの信号Ｓ Ｓａ、 Ｓ ５
ｂ、Ｓ ５ｃの否定論理積を取ることにより、時間補正
を行なったＭ Ｆ Ｍ形式の記録データＳ６を出力する
ようになる。
ａ１Ｓ３ｂ、 Ｓ３ｃと、遅延回路１４ａ 、 １４ｂ
、１４ｃからの遅延信号３４ａ、遅延信号Ｓ ４ｂ、遅
延信号Ｓ４０が入力すると、ＮＡＮＤ回１１３ａ、ｉ３
ｂ、１３ｃは、それぞれ否定論理積をとって、その結果
の信号Ｓ５ａ、 Ｓ５ｂ、 Ｓ５ｃヲＮＡＮＤＯｏ路１
５ｋｍ出力する。ＮＡＮＤ回路１５は、ＮＡＮＤ回路１
３ａ、１３ｂ、 １３ｃからの信号Ｓ Ｓａ、 Ｓ ５
ｂ、Ｓ ５ｃの否定論理積を取ることにより、時間補正
を行なったＭ Ｆ Ｍ形式の記録データＳ６を出力する
ようになる。
このように、高富度記録を行なう磁気ディスク装置にあ
っては、上記のような補正回路を用いることにより、自
動的にピークシフトを減らす方向に書き込みタイミング
をずらすことができる。
っては、上記のような補正回路を用いることにより、自
動的にピークシフトを減らす方向に書き込みタイミング
をずらすことができる。
しかしながら、第５図に示すような補正回路にあっては
、基準クロック信号を基準として時間補正情報を得るよ
うに構成されているため、補正情報信号の遅延幅が上記
基準クロック信号の時間幅によって決定されてしまう。
、基準クロック信号を基準として時間補正情報を得るよ
うに構成されているため、補正情報信号の遅延幅が上記
基準クロック信号の時間幅によって決定されてしまう。
すなわち、例えば、第６図における前方向に補正する信
号Ｓ３ａの遅延幅Ｊや、後方向に補正する信号Ｓ ３ｃ
の遅延幅には、基準クロック信号Ｃ８１の立下がりエツ
ジから次の立下がりエツジまでしか取ることができい。
号Ｓ３ａの遅延幅Ｊや、後方向に補正する信号Ｓ ３ｃ
の遅延幅には、基準クロック信号Ｃ８１の立下がりエツ
ジから次の立下がりエツジまでしか取ることができい。
したがって、必然的に時間補正後の記録データＳ６にお
ける遅延時間Ｄｏ 、ＤｔおよびＤ２のとり得る範囲も
決まってしまものであり、例えば上記遅延時間Ｄｏ 、
ＤｌおよびＤ２をもっと取りたい場合には、大変に不具
合なものとなる。
ける遅延時間Ｄｏ 、ＤｔおよびＤ２のとり得る範囲も
決まってしまものであり、例えば上記遅延時間Ｄｏ 、
ＤｌおよびＤ２をもっと取りたい場合には、大変に不具
合なものとなる。
（発明が解決しようとする問題点）
上記した如く、従来の磁気ディスク装置にあっては、補
正情報信号の遅延幅が基準クロック信号の時間幅によっ
て決定されてしまうため、遅延時間の融通性を高めるこ
とができなかった。
正情報信号の遅延幅が基準クロック信号の時間幅によっ
て決定されてしまうため、遅延時間の融通性を高めるこ
とができなかった。
本発明は上記のような点に鑑みなされたもので、補正情
報信号の遅延幅を大きく取ることにより遅延時間の融通
性の高い時間補正を行なうことができる磁気ディスク装
置を提供することを目的とする。
報信号の遅延幅を大きく取ることにより遅延時間の融通
性の高い時間補正を行なうことができる磁気ディスク装
置を提供することを目的とする。
［発明の構成コ
（問題点を解決するための手段）
すなわち、本発明に係わるトｎ気ディスク装買にあって
は、入力記録データを所定の記録データ形式に変換する
データ変換手段と、上記入力記録データのデータパター
ンあるいは上記データ変換手段によって変換された記録
データのデータパターンに基づいて時間補正情報を作成
する時間マ；１正情報作成手段とを備え、この補正情報
作成手段によって得られる時間補正情報を上記データ変
換手段によって得られる変換後の記録データを基準にし
て記録し、この記録された時間補正情報に基づいて上記
変換後の記録データの時間補正を行なうように構成する
ものである。
は、入力記録データを所定の記録データ形式に変換する
データ変換手段と、上記入力記録データのデータパター
ンあるいは上記データ変換手段によって変換された記録
データのデータパターンに基づいて時間補正情報を作成
する時間マ；１正情報作成手段とを備え、この補正情報
作成手段によって得られる時間補正情報を上記データ変
換手段によって得られる変換後の記録データを基準にし
て記録し、この記録された時間補正情報に基づいて上記
変換後の記録データの時間補正を行なうように構成する
ものである。
（作用）
上記のようにして構成される磁気ディスク装置にあって
は、変換後の記録データを基準として時間補正情報が一
時記憶され、この記憶された時間補正情報に基づいて時
間補正が行われるようになる。したがって、時間補正の
時間幅を大きくとることができるようになる。
は、変換後の記録データを基準として時間補正情報が一
時記憶され、この記憶された時間補正情報に基づいて時
間補正が行われるようになる。したがって、時間補正の
時間幅を大きくとることができるようになる。
（実施例）
以下、図面を参照して本発明の一実施例を説明する。第
１図は一実施例に係わる磁気ディスク装置の補正回路の
回路構成を示すブロック図である。なお、第１図におい
て、第５図と同一部分には同一符号を付してその説明は
省略するものとする。
１図は一実施例に係わる磁気ディスク装置の補正回路の
回路構成を示すブロック図である。なお、第１図におい
て、第５図と同一部分には同一符号を付してその説明は
省略するものとする。
すなわち、第１図において、２１はデコーダであり、こ
のデコーダ２１はシフトレジスタ１１に格納されたＮＲ
Ｚ形式の記録データＳ１をＷｉミクロツク号Ｏ８１およ
び基準クロック信号Ｃ３２に同期してデコードし、〜ｌ
Ｆ Ｍ形式の記録データＳ２に変換する機能を有して
いる。また、このデコーダ２１は、変換後の記録データ
Ｓ２のデータパターンをデコードすることによって、ネ
４正の必要性を判断し、必要に応じて時間補正情報を作
成する。すなわち、記録データＳ２を前方向に補正する
場合の補正情報信号５１１ａ、補正しない場合の補正情
報信号８１１ｂ、後方向に補正する場合の補正情報信号
３１１ｃをフリップフロップ２２に出力する。
のデコーダ２１はシフトレジスタ１１に格納されたＮＲ
Ｚ形式の記録データＳ１をＷｉミクロツク号Ｏ８１およ
び基準クロック信号Ｃ３２に同期してデコードし、〜ｌ
Ｆ Ｍ形式の記録データＳ２に変換する機能を有して
いる。また、このデコーダ２１は、変換後の記録データ
Ｓ２のデータパターンをデコードすることによって、ネ
４正の必要性を判断し、必要に応じて時間補正情報を作
成する。すなわち、記録データＳ２を前方向に補正する
場合の補正情報信号５１１ａ、補正しない場合の補正情
報信号８１１ｂ、後方向に補正する場合の補正情報信号
３１１ｃをフリップフロップ２２に出力する。
さらに、このデコーダ２１は〜ＩＦ〜１形式の記録デー
タ＄２を出力するという信号Ｓ１２をＡＮＤ回路２３に
出力する機能を有している。なお、この信号３１２は上
記補正情報信号５１１ａ、補正情報信号３１１ｂ１補正
情報信号３１１ｃの論理和であっても良い。
タ＄２を出力するという信号Ｓ１２をＡＮＤ回路２３に
出力する機能を有している。なお、この信号３１２は上
記補正情報信号５１１ａ、補正情報信号３１１ｂ１補正
情報信号３１１ｃの論理和であっても良い。
ＡＮＤ回路２３は、基準クロック信号Ｃ３２とデコーダ
２１からの信号２１との論理積を取り、その結果の信号
Ｓ１３をフリップフロップ２２および遅延回路１４ａ、
ｉ４ｂ、ｉ４ｃに出力する機能を有している。
２１からの信号２１との論理積を取り、その結果の信号
Ｓ１３をフリップフロップ２２および遅延回路１４ａ、
ｉ４ｂ、ｉ４ｃに出力する機能を有している。
上記フリップフロップ２２は、Ｄフリップフロップによ
って構成されており、ＡＮＤ回路２３からの信号Ｓ１３
を基準として、上記デコーダ２１からの補正情報信号５
１１ａ１補正情報信号８１１ｂ、補正情報信＠５１１ｃ
を記録するに能を有している。そして、このフリップフ
ロップ２２は、記憶した補正情報信号３１１ａ、補正情
報信号８１１ｂ、補正情報信号５１１ｃを、それぞれ補
正情報信号５１４ａ、補正情報信号５１４ｂ、補正情報
信号５１４０としてＮＡＮＤ回路１３ａ 、 １３ｂ
、 １３ｃ ニ出力する。
って構成されており、ＡＮＤ回路２３からの信号Ｓ１３
を基準として、上記デコーダ２１からの補正情報信号５
１１ａ１補正情報信号８１１ｂ、補正情報信＠５１１ｃ
を記録するに能を有している。そして、このフリップフ
ロップ２２は、記憶した補正情報信号３１１ａ、補正情
報信号８１１ｂ、補正情報信号５１１ｃを、それぞれ補
正情報信号５１４ａ、補正情報信号５１４ｂ、補正情報
信号５１４０としてＮＡＮＤ回路１３ａ 、 １３ｂ
、 １３ｃ ニ出力する。
一方、遅延回路１４ａ、１４ｂ、１４Ｃは、それぞれＡ
ＮＤ回路２３からの信号Ｓ１３を入力し、遅延時間Ｄｏ
だけ遅らせた信号３１５ａ、遅′ｉ時間Ｄ１だけ遅ら
せた信号５１５ｂ、遅延時間Ｄ２だけ遅らせた信号５１
５ＣをそれぞれＮＡＮＤ回路１３ａ、１３ｂ１１３ｃに
出力する。
ＮＤ回路２３からの信号Ｓ１３を入力し、遅延時間Ｄｏ
だけ遅らせた信号３１５ａ、遅′ｉ時間Ｄ１だけ遅ら
せた信号５１５ｂ、遅延時間Ｄ２だけ遅らせた信号５１
５ＣをそれぞれＮＡＮＤ回路１３ａ、１３ｂ１１３ｃに
出力する。
Ｎ Ａ Ｎ Ｄ回路１３ａ、１３ｂ、１３ｃは、それぞ
れフリップフロップ２２からの信号と遅延回路１４ａ、
１４ｂ、１４ｃからの信号の否定論理積を取り、その結
果の信号１６ａ、信号５１６ｂ、信号１らＣを出力する
。ＮＡＮＤ回路１５は、ＮＡＮＤ回路１３ａ、ｉ３ｂ、
１３ｃからの信号５１６ａ、信号Ｓ １６ｂ Ｓ信号１
６ｃの否定論理積を取り、時間補正を（うなったＮ、ｊ
Ｆ Ｎ、１形式の記録データＳ１７を出力する。
れフリップフロップ２２からの信号と遅延回路１４ａ、
１４ｂ、１４ｃからの信号の否定論理積を取り、その結
果の信号１６ａ、信号５１６ｂ、信号１らＣを出力する
。ＮＡＮＤ回路１５は、ＮＡＮＤ回路１３ａ、ｉ３ｂ、
１３ｃからの信号５１６ａ、信号Ｓ １６ｂ Ｓ信号１
６ｃの否定論理積を取り、時間補正を（うなったＮ、ｊ
Ｆ Ｎ、１形式の記録データＳ１７を出力する。
以下、上記のようにして構成される補正回路の動作を第
２図に示すタイムミングチャートを参照して説明する。
２図に示すタイムミングチャートを参照して説明する。
すなわち、まず、外部から転送されてくるＮＲＺ形式の
記録データ＄１は、基準クロック信＠ ＣＳ Ｉの立下
がりエツジでシフトレジスタ１１に入力する。この場合
、シフトレジスタ１１は４ビツトのシフトレジスタで構
成されているため、１１ａのデータが１１ｂ ヘ、１１
ｂのデータが１１ｃへ、１１ｃのデータが１１ｄへ順次
シフトされるようになる。
記録データ＄１は、基準クロック信＠ ＣＳ Ｉの立下
がりエツジでシフトレジスタ１１に入力する。この場合
、シフトレジスタ１１は４ビツトのシフトレジスタで構
成されているため、１１ａのデータが１１ｂ ヘ、１１
ｂのデータが１１ｃへ、１１ｃのデータが１１ｄへ順次
シフトされるようになる。
このようにして、シフトレジスタ１１に記録データＳ１
が格納されると、格納された記録データＳ１がデコーダ
２１に出力される。そして、このデコーグ２１において
、シフトレジスタ１１からの記録データＳ１を基準クロ
ック信号Ｃ８１および基準クロック信号Ｃ８２に同期し
てデコードし、Ｍ Ｆ Ｍ形式の記録データＳ２に変換
する。
が格納されると、格納された記録データＳ１がデコーダ
２１に出力される。そして、このデコーグ２１において
、シフトレジスタ１１からの記録データＳ１を基準クロ
ック信号Ｃ８１および基準クロック信号Ｃ８２に同期し
てデコードし、Ｍ Ｆ Ｍ形式の記録データＳ２に変換
する。
ここで、デコーダ２１は変換後の記録データＳ２のデー
タパターンをデコードすることによって、補正の必要性
を判定し、必要に応じて時間補正情報を作成する。すな
わち、記録データＳ２を前方向に補正する場合の補正情
報信号５１１８、補正しない場合の補正情報信号８１１
ｂ、ＩＮ方向に補正する場合の補正情報信号５１１ｃを
それぞれフリップフロップ２２に出力する。
タパターンをデコードすることによって、補正の必要性
を判定し、必要に応じて時間補正情報を作成する。すな
わち、記録データＳ２を前方向に補正する場合の補正情
報信号５１１８、補正しない場合の補正情報信号８１１
ｂ、ＩＮ方向に補正する場合の補正情報信号５１１ｃを
それぞれフリップフロップ２２に出力する。
この場合、第２図に示す記録データＳ２のなかのパルス
３１が遅れるため、このパルス３１の立上がりから次の
パルス３２の立上がりの間、前方向に補正する場合の補
正情報信号３１４ａが出力される。
３１が遅れるため、このパルス３１の立上がりから次の
パルス３２の立上がりの間、前方向に補正する場合の補
正情報信号３１４ａが出力される。
また、記録データＳ１のなかのパルス３３が進むため、
このパルス３３の立上がりから次のパルス３４の立上が
りの間、後方向に補正する場合の補正情報信号５１４ｃ
が出力される。なお、同様にして補正しないパルスに対
してもそのパルスの立上がりからの次のパルスの立上が
りまでの間、補正しない場合の補正情報信号３１４ｂ
（図示せず）が出力される。
このパルス３３の立上がりから次のパルス３４の立上が
りの間、後方向に補正する場合の補正情報信号５１４ｃ
が出力される。なお、同様にして補正しないパルスに対
してもそのパルスの立上がりからの次のパルスの立上が
りまでの間、補正しない場合の補正情報信号３１４ｂ
（図示せず）が出力される。
さらに、このとき、デコーダ２１は記録データＳ２を出
力するという信号３１２をＡＮＤ回路２３に出力する。
力するという信号３１２をＡＮＤ回路２３に出力する。
この場合、Ａ Ｎ Ｄ回路２３に（は基準クロック信号
Ｃ３２が入力しており、Ａ Ｎ Ｄ回路２３はこの基準
クロック信号Ｃ８２と上記デコーダ２１からの信号３１
２との論理積を取り、その結果の信号Ｓ１３をフリップ
フロップ２２および遅延回路１４ａ、１４ｂ、 １４ｃ
に出力する。
Ｃ３２が入力しており、Ａ Ｎ Ｄ回路２３はこの基準
クロック信号Ｃ８２と上記デコーダ２１からの信号３１
２との論理積を取り、その結果の信号Ｓ１３をフリップ
フロップ２２および遅延回路１４ａ、１４ｂ、 １４ｃ
に出力する。
このようにして、デコーダ２１からの補正情報信号５１
１ａ、 ５ｌｌｂ、 ５１１ｃは、上記信号Ｓ１３を基
準としてフリップフロップ２２に乙己憶される。そして
、フリップフロップ２２は、記憶した補正情報信号５１
１ａＳＳｌｌｂ、 ＄１１ｃを補正情報信号３１４ａ、
５１４ｂ、 ５１４ＧとしてＮＡＮＤ回路１３ａ、１３
ｂ、１３ｃに出力する。
１ａ、 ５ｌｌｂ、 ５１１ｃは、上記信号Ｓ１３を基
準としてフリップフロップ２２に乙己憶される。そして
、フリップフロップ２２は、記憶した補正情報信号５１
１ａＳＳｌｌｂ、 ＄１１ｃを補正情報信号３１４ａ、
５１４ｂ、 ５１４ＧとしてＮＡＮＤ回路１３ａ、１３
ｂ、１３ｃに出力する。
一方、このＮＡＮＤ回路１３ａ、１３ｂ、１３ｃには、
遅延回路１４ａ １１４ｂ 、 １４ｃからの遅延信号
５１５ａ 。
遅延回路１４ａ １１４ｂ 、 １４ｃからの遅延信号
５１５ａ 。
１５ｂ、 １５ｃが入力しており、したがって、ＮＡＮ
Ｏ回路１３ａ、１３ｂ、１３はそれぞれ論理＠算を旅す
ことにより、信号Ｓ １６ａ 、 Ｓ １６ｂ 、 Ｓ
１６ｃをＮＡＮＤ回路１５に出力する。ＮＡＮＤ回路
１５は、この信号Ｓ １６ａ 、 Ｓ １６ｂ 、５１
６ｃを入力し、その否定論理積を取ることにより、時間
補正を行なったＭ Ｆ Ｍ形式の記録データＳ１７を出
力するようになる。
Ｏ回路１３ａ、１３ｂ、１３はそれぞれ論理＠算を旅す
ことにより、信号Ｓ １６ａ 、 Ｓ １６ｂ 、 Ｓ
１６ｃをＮＡＮＤ回路１５に出力する。ＮＡＮＤ回路
１５は、この信号Ｓ １６ａ 、 Ｓ １６ｂ 、５１
６ｃを入力し、その否定論理積を取ることにより、時間
補正を行なったＭ Ｆ Ｍ形式の記録データＳ１７を出
力するようになる。
このように、この補正回路にあっては、デコーダ２１に
よって得られる補正情報信号を変換後の記録データを用
いて、−時、フリップフロップ２２に記憶し、このフリ
ップフロップ２２からの出力され補正情報信号に基づい
て時間補正を行なうようにしているため、前方向に補正
する信号３１４ａの遅延幅Ｍや、後方向に補正する信号
５１４ｃの遅延幅Ｎが、記録データＳ２のパルス間隔を
基準として取ることができる。
よって得られる補正情報信号を変換後の記録データを用
いて、−時、フリップフロップ２２に記憶し、このフリ
ップフロップ２２からの出力され補正情報信号に基づい
て時間補正を行なうようにしているため、前方向に補正
する信号３１４ａの遅延幅Ｍや、後方向に補正する信号
５１４ｃの遅延幅Ｎが、記録データＳ２のパルス間隔を
基準として取ることができる。
したがって、必然的に時間補正後の記録データ８１７に
おける遅延時間Ｄｏ 、ＤｌおよびＤ２の取り得る範囲
を大きくすることができ、遅延時間の融通性を高めるこ
とができるようになる。
おける遅延時間Ｄｏ 、ＤｌおよびＤ２の取り得る範囲
を大きくすることができ、遅延時間の融通性を高めるこ
とができるようになる。
なお、この実施例では、変換した記録データのデータパ
ターンに基づいて時間７Ｉｎ正情報を得るように構成し
たが、この時間補正情報は、例えば変換前の記録データ
のデータパターンに基づいて得ることも可能であり、こ
のようにして構成した場合でも同様の効果が得られるも
のである。
ターンに基づいて時間７Ｉｎ正情報を得るように構成し
たが、この時間補正情報は、例えば変換前の記録データ
のデータパターンに基づいて得ることも可能であり、こ
のようにして構成した場合でも同様の効果が得られるも
のである。
［発明の効果］
以上のように本発明によれば、変換用の基準クロックを
基準とすることなく、変換後の記録データを基準として
時間補正情報を記録し、この記録した時間補正情報に基
づいて時間補正を行なうように構成したことにより、時
間補正後の記録データにおける遅延幅を大きく取ること
ができ、遅延時間の融通性を高めることができるように
なる。
基準とすることなく、変換後の記録データを基準として
時間補正情報を記録し、この記録した時間補正情報に基
づいて時間補正を行なうように構成したことにより、時
間補正後の記録データにおける遅延幅を大きく取ること
ができ、遅延時間の融通性を高めることができるように
なる。
第１図は本発明の一実施例に係わる補正回路の回路構成
を示すブロック図、第２図は同実施例の動作を説明する
ためのタイミングチャート、第３図はＭ Ｆ Ｍ変換方
式を説明するための図、第４図はピークシフトを説明す
るための図、第５図は従来の補正回路の回路構成を示す
ブロック図、第６図は上記第５図における補正回路のＤ
作を説明するためのタイミングチャートである。 １１・・・シフトレジスタ、１３ａ 、 １３ｂ 、
１３ｃ ＋＋ＮＡＮＤ回路、１４ａ、１４ｂ 、 １４
ｃｍ３延回路、１５・・・ＮＡＮＤ回路、２１・・・デ
コーダ、２２・・・フリップフロップ。 出願人代理人 弁理士 鈴江武彦 へ 、−弓 ０ の の −Ｎ ″ ′ｓ ゝ （Ｊ （Ｊ Ｌｎ の の の の（Ａ
） （Ｅ） 第３図 （Ａ） （Ｂ） 第５図
を示すブロック図、第２図は同実施例の動作を説明する
ためのタイミングチャート、第３図はＭ Ｆ Ｍ変換方
式を説明するための図、第４図はピークシフトを説明す
るための図、第５図は従来の補正回路の回路構成を示す
ブロック図、第６図は上記第５図における補正回路のＤ
作を説明するためのタイミングチャートである。 １１・・・シフトレジスタ、１３ａ 、 １３ｂ 、
１３ｃ ＋＋ＮＡＮＤ回路、１４ａ、１４ｂ 、 １４
ｃｍ３延回路、１５・・・ＮＡＮＤ回路、２１・・・デ
コーダ、２２・・・フリップフロップ。 出願人代理人 弁理士 鈴江武彦 へ 、−弓 ０ の の −Ｎ ″ ′ｓ ゝ （Ｊ （Ｊ Ｌｎ の の の の（Ａ
） （Ｅ） 第３図 （Ａ） （Ｂ） 第５図
Claims (1)
- 【特許請求の範囲】 入力記録データを所定の記録データ形式に変換し、変換
後の記録データに対して、この記録データのデータパタ
ーンによって定められる時間補正を行ない、時間補正後
の記録データを媒体へ記録する磁気ディスク装置におい
て、 入力記録データを所定の記録データ形式に変換するデー
タ変換手段と、 上記入力記録データのデータパターンあるいは上記デー
タ変換手段によって変換された記録データのデータパタ
ーンに基づいて時間補正情報を作成する時間補正情報作
成手段と、 この補正情報作成手段によって得られる時間補正情報を
上記データ変換手段によって得られる変換後の記録デー
タを基準にして記録する時間補正情報記録手段と、 この時間補正情報記録手段によって記録された時間補正
情報に基づいて上記変換後の記録データの時間補正を行
なう時間補正手段とを具備したことを特徴とする磁気デ
ィスク装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194589A JPS6352307A (ja) | 1986-08-20 | 1986-08-20 | 磁気デイスク装置 |
| EP87111631A EP0256498B1 (en) | 1986-08-20 | 1987-08-11 | Write compensator for magnetic disk apparatus |
| DE8787111631T DE3766041D1 (de) | 1986-08-20 | 1987-08-11 | Aufzeichnungskompensator fuer ein magnetisches plattengeraet. |
| US07/084,145 US4885645A (en) | 1986-08-20 | 1987-08-12 | Write compensator for magnetic disk apparatus |
| KR1019870009031A KR910003020B1 (ko) | 1986-08-20 | 1987-08-19 | 자기디스크장치의 기입보상회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194589A JPS6352307A (ja) | 1986-08-20 | 1986-08-20 | 磁気デイスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6352307A true JPS6352307A (ja) | 1988-03-05 |
Family
ID=16327057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61194589A Pending JPS6352307A (ja) | 1986-08-20 | 1986-08-20 | 磁気デイスク装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4885645A (ja) |
| EP (1) | EP0256498B1 (ja) |
| JP (1) | JPS6352307A (ja) |
| KR (1) | KR910003020B1 (ja) |
| DE (1) | DE3766041D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3005030U (ja) * | 1994-06-07 | 1994-12-06 | 株式会社今井製作所 | 連続炉 |
| JP2008259010A (ja) * | 2007-04-06 | 2008-10-23 | Hitachi Cable Ltd | 車両用ガラスアンテナ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276666A (en) * | 1992-03-04 | 1994-01-04 | Storage Technology Corporation | Bit shift post-compensation using sampled data prequalifier |
| US5335118A (en) * | 1992-07-22 | 1994-08-02 | Seagate Technology, Inc. | Disc drive with write precompensation using window/pulse timing measurements |
| JP3147255B2 (ja) * | 1992-10-13 | 2001-03-19 | ソニー株式会社 | データ記録方法、データ記録装置およびデータ記録媒体 |
| JP3677141B2 (ja) | 1997-05-30 | 2005-07-27 | 株式会社日立グローバルストレージテクノロジーズ | 記録等化器及びそれを用いた磁気記録再生装置 |
| US6404572B1 (en) * | 1999-05-05 | 2002-06-11 | Texas Instruments Incorporated | Circuit and method for generating a write precompensation signal |
| US7002764B2 (en) | 2004-02-26 | 2006-02-21 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for providing generalized write pre-compensation |
| US7123429B2 (en) * | 2004-02-26 | 2006-10-17 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for providing write pre-compensation using a read timing path |
| WO2007014473A1 (de) * | 2005-08-03 | 2007-02-08 | Ozonia Ag | Ozongenerator |
| US7515372B2 (en) * | 2006-04-03 | 2009-04-07 | Seagate Technology Llc | Compensating the effects of static head-media spacing variations and nonlinear transition shift in heat assisted magnetic recording |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61233404A (ja) * | 1985-04-08 | 1986-10-17 | Mitsubishi Electric Corp | デ−タ書込補償回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3510786A (en) * | 1967-07-17 | 1970-05-05 | Ibm | Synchronizing circuit compensating for data bit shift |
| US3879342A (en) * | 1973-12-28 | 1975-04-22 | Honeywell Inf Systems | Pre-recorded digital data compensation system |
| US4000513A (en) * | 1975-07-28 | 1976-12-28 | Computer Peripherals, Inc. | Apparatus and method for data recording with peak shift compensation |
| IT1091253B (it) * | 1977-09-30 | 1985-07-06 | Olivetti & Co Spa | Dispositivo per la codifica di informazioni in una pluralita di codici di regiastrazione e per la precompensazione degli errori in fase di scrittura |
| US4334250A (en) * | 1978-03-16 | 1982-06-08 | Tektronix, Inc. | MFM data encoder with write precompensation |
| US4516178A (en) * | 1982-09-15 | 1985-05-07 | Ampex Corporation | Cylinder crossing detection circuit for disc drive or the like |
| JPS5977607A (ja) * | 1982-10-27 | 1984-05-04 | Hitachi Ltd | 記録タイミング補正方式 |
| JPS5987610A (ja) * | 1982-11-10 | 1984-05-21 | Fujitsu Ltd | 書込デ−タのプリシフト回路 |
| IT1206332B (it) * | 1983-10-25 | 1989-04-14 | Honeywell Inf Systems | Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici. |
| JPS6252771A (ja) * | 1985-08-30 | 1987-03-07 | Toshiba Corp | 磁気ヘツドの速度検出装置 |
-
1986
- 1986-08-20 JP JP61194589A patent/JPS6352307A/ja active Pending
-
1987
- 1987-08-11 DE DE8787111631T patent/DE3766041D1/de not_active Expired - Lifetime
- 1987-08-11 EP EP87111631A patent/EP0256498B1/en not_active Expired - Lifetime
- 1987-08-12 US US07/084,145 patent/US4885645A/en not_active Expired - Fee Related
- 1987-08-19 KR KR1019870009031A patent/KR910003020B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61233404A (ja) * | 1985-04-08 | 1986-10-17 | Mitsubishi Electric Corp | デ−タ書込補償回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3005030U (ja) * | 1994-06-07 | 1994-12-06 | 株式会社今井製作所 | 連続炉 |
| JP2008259010A (ja) * | 2007-04-06 | 2008-10-23 | Hitachi Cable Ltd | 車両用ガラスアンテナ |
| US8026858B2 (en) | 2007-04-06 | 2011-09-27 | Hitachi Cable, Ltd. | Glass antenna device for a vehicle |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0256498B1 (en) | 1990-11-07 |
| US4885645A (en) | 1989-12-05 |
| DE3766041D1 (de) | 1990-12-13 |
| EP0256498A3 (en) | 1988-10-26 |
| KR910003020B1 (ko) | 1991-05-15 |
| EP0256498A2 (en) | 1988-02-24 |
| KR880003316A (ko) | 1988-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6352307A (ja) | 磁気デイスク装置 | |
| JPS6390078A (ja) | パルス符号変調信号再生用装置 | |
| JP2004039138A5 (ja) | ||
| SU1131483A3 (ru) | Устройство дл многодорожечного воспроизведени цифровых данных с носител магнитной записи | |
| JPS6047213A (ja) | 記録タイミング補正方式 | |
| JPS5977608A (ja) | 記録タイミング補正 | |
| JPH0721700A (ja) | エラー訂正用メモリ装置 | |
| JPH01276912A (ja) | ディジタル信号処理装置 | |
| JP2777952B2 (ja) | 動作状態設定方式 | |
| JP2560406B2 (ja) | ディジタル位相制御回路 | |
| JPS6023761Y2 (ja) | 遅延変調回路の位相制御回路 | |
| JPH05300103A (ja) | Ｐｃｍデコーダーのデータ多数決判定回路 | |
| SU1103280A1 (ru) | Устройство перезаписи цифровой информации на магнитную ленту дл средств отображени | |
| SU1064299A1 (ru) | Устройство дл записи сигналов цифровой информации на магнитном носителе | |
| JPS5945614A (ja) | デ−タ記録方法 | |
| JPS60229273A (ja) | 磁気記録媒体へのデ−タ記録方法 | |
| JPS62181554A (ja) | デ−タ再生回路 | |
| JPH0289258A (ja) | 磁気記録装置のインデクス信号制御回路 | |
| JPH0522363A (ja) | データ受信回路 | |
| JPS58191042A (ja) | フア−ストイン・フア−ストアウトレジスタ制御回路 | |
| JPS5830653B2 (ja) | ジキキロクサイセイソウチ | |
| JPH03137803A (ja) | 磁気記憶装置の書込み補償方式および書込み補償回路 | |
| JPH0251714A (ja) | システムクロック・ジェネレータ | |
| JPS5821800A (ja) | 合声音信号のパルス幅変調方式 | |
| JPH04353604A (ja) | 記録タイミング補正回路 |