JPS61233404A - デ−タ書込補償回路 - Google Patents
デ−タ書込補償回路Info
- Publication number
- JPS61233404A JPS61233404A JP7279985A JP7279985A JPS61233404A JP S61233404 A JPS61233404 A JP S61233404A JP 7279985 A JP7279985 A JP 7279985A JP 7279985 A JP7279985 A JP 7279985A JP S61233404 A JPS61233404 A JP S61233404A
- Authority
- JP
- Japan
- Prior art keywords
- data
- peak shift
- write data
- write
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
コノ発明ハマイクロコンピュータのディスク装置に用い
るデータ書込補償回路に関する。
るデータ書込補償回路に関する。
第２図は例えばインテル社発行、オーイーエムシステム
ハンドブック（「ＯＥＭ Ｓｙｓｔｅｍ Ｈａｎｄｂｏ
ｏｋｌ）１９８４年度版（０ｒｄｅｒ Ｎｕｍｂｅｒ
： ２１０９４１−００２）、第７−８頁〜第７−１２
頁に示されたディスク装置のデータ書込システムを示す
ブロック接続図であり、図において、１はディスクコン
トロールボード、２は書込テークのドライブ回路。
ハンドブック（「ＯＥＭ Ｓｙｓｔｅｍ Ｈａｎｄｂｏ
ｏｋｌ）１９８４年度版（０ｒｄｅｒ Ｎｕｍｂｅｒ
： ２１０９４１−００２）、第７−８頁〜第７−１２
頁に示されたディスク装置のデータ書込システムを示す
ブロック接続図であり、図において、１はディスクコン
トロールボード、２は書込テークのドライブ回路。
３はディスクコントロールボード１とディスク装置４と
を結ぶテークバス、５はディスク装置４に設けた書込デ
ータのレシーブ回路である。
を結ぶテークバス、５はディスク装置４に設けた書込デ
ータのレシーブ回路である。
次に動作について説明する。
ディスクコントロールボード１はディスク装置４ヘデー
タを書き込む場合、書込データのドライブ回路２を駆動
してデータバス３へ書込データを送り込む。ディスク装
置４はレシーブ回路５でその書込データを受は取り、そ
のデータパターンで書込補償が必要であるか否かを判断
し、必要である場合には書込データのビークシフ）ｔ−
行った後、ディスク面にその書込データを書き込む。
タを書き込む場合、書込データのドライブ回路２を駆動
してデータバス３へ書込データを送り込む。ディスク装
置４はレシーブ回路５でその書込データを受は取り、そ
のデータパターンで書込補償が必要であるか否かを判断
し、必要である場合には書込データのビークシフ）ｔ−
行った後、ディスク面にその書込データを書き込む。
従来のディスク装置のデータ書込システムは以上のよう
に構成されているので、データの書込補償をするにはデ
ィスク装置ごとに書込補償回路を内蕨させる必要があり
、またこのような書込補償回路を持たないディスク装置
を接続したものでは、特殊で高価なディスク装置コント
ロールカードを使用しなければならない等の問題点がめ
った。
に構成されているので、データの書込補償をするにはデ
ィスク装置ごとに書込補償回路を内蕨させる必要があり
、またこのような書込補償回路を持たないディスク装置
を接続したものでは、特殊で高価なディスク装置コント
ロールカードを使用しなければならない等の問題点がめ
った。
この発明は上記のような問題点を解消するためになされ
たもので、書込補償回路を持たないディスク装置を、必
要な書込補償を行うようにコントロールすることができ
るデータ書込補償回路を得ること金目的とする。
たもので、書込補償回路を持たないディスク装置を、必
要な書込補償を行うようにコントロールすることができ
るデータ書込補償回路を得ること金目的とする。
この発明にかかるデータ書込補償回路は、第１の制御回
路によってディスクコントローラからの書込データおよ
びピークシフトデータを書込データ用のクロックに同期
してラッチさせ、かつその書込データを１クロック分遅
延させ、この第１の制御回路より出力される書込データ
よりも１クロック先行して第２の制御回路が上記ピーク
シフトデータを出力するようになし、さらに上記第１の
制御回路からの書込データを、ディレーラインによって
一定時間間隔で設定した３種類の異る時間ずつ遅延させ
て、ピークシフト進み、ピークシフトナシ、ピークシフ
ト遅れの３つの書込データを出力させ、上記第２の制御
回路が出力するピークシフトデータに従って選択回路が
上記ディレーラインから出力する上記書込データを選択
してディスク装置に入力するような構成としたものであ
る。
路によってディスクコントローラからの書込データおよ
びピークシフトデータを書込データ用のクロックに同期
してラッチさせ、かつその書込データを１クロック分遅
延させ、この第１の制御回路より出力される書込データ
よりも１クロック先行して第２の制御回路が上記ピーク
シフトデータを出力するようになし、さらに上記第１の
制御回路からの書込データを、ディレーラインによって
一定時間間隔で設定した３種類の異る時間ずつ遅延させ
て、ピークシフト進み、ピークシフトナシ、ピークシフ
ト遅れの３つの書込データを出力させ、上記第２の制御
回路が出力するピークシフトデータに従って選択回路が
上記ディレーラインから出力する上記書込データを選択
してディスク装置に入力するような構成としたものであ
る。
この発明におけるデータ書込補償回路は、この書込補償
回路を持たないディスク装置を、ディスクコントロール
ボード側からコントロールするように動作し、予めビー
クシフ）を行った複数の書込データの中の１つを選んで
ディスク装置に入力して、これをディスク面に書き込む
ように動作する。
回路を持たないディスク装置を、ディスクコントロール
ボード側からコントロールするように動作し、予めビー
クシフ）を行った複数の書込データの中の１つを選んで
ディスク装置に入力して、これをディスク面に書き込む
ように動作する。
以下、この発明の実施例を図について説明する。
第１図において、２１は書込データ用のクロックＷ
ＣＬＫ、書込データＷ ＤＡＴＡおよびこの書込データ
Ｗ ＤＡＴＡのピークシフトデータｐｃｇ 。
ＣＬＫ、書込データＷ ＤＡＴＡおよびこの書込データ
Ｗ ＤＡＴＡのピークシフトデータｐｃｇ 。
ＰＣＬを出力するノーードディスクコントローラ、２２
はハードディスクコントローラからの上記クロックＷ
ＣＬＫを３０ ｎ ｓｅａ遅延させるディレーライン、
２３はハードディスクコントローラ２１から出力される
書込データＷ ＤＡＴＡとこの書込データＷ ＤＡＴ
ＡのピークシフトデータＰＣＥ 。
はハードディスクコントローラからの上記クロックＷ
ＣＬＫを３０ ｎ ｓｅａ遅延させるディレーライン、
２３はハードディスクコントローラ２１から出力される
書込データＷ ＤＡＴＡとこの書込データＷ ＤＡＴ
ＡのピークシフトデータＰＣＥ 。
ＰＣＬｆｔクロックＷ ＣＬＫに同期してラッチし、
カッ書込データＷ ＤＡＴＡを１クロック分遅延させて
出力するＩＣ構成の第１の制御回路、２４はこの制御回
路２３から出力される書込データ ＷＤＡＴＡより１ク
ロック分先行してピークシフトデータＰＣｇ、ＰＣＬｔ
−出力するＩＣ構成、の第２の制御回路、２５は第１の
制御回路２３からの書込データＷ ＤＡＴＡを１２ｎｓ
ｅｏ 、２４ｎｇａａ 。
カッ書込データＷ ＤＡＴＡを１クロック分遅延させて
出力するＩＣ構成の第１の制御回路、２４はこの制御回
路２３から出力される書込データ ＷＤＡＴＡより１ク
ロック分先行してピークシフトデータＰＣｇ、ＰＣＬｔ
−出力するＩＣ構成、の第２の制御回路、２５は第１の
制御回路２３からの書込データＷ ＤＡＴＡを１２ｎｓ
ｅｏ 、２４ｎｇａａ 。
３６ｎｇｓａ遅延させて、ピークシフト進み、ピークシ
フトなし、ピークシフト遅れの３種の書込データＷ
ＤＡＴＡを出力するディレーライン、２６は第２の制御
回路２４が出力するピークシフトデータＰＣＥ 、ＰＣ
Ｌに従って、ディレーライン２５が出力する書込データ
Ｗ ＤＡＴＡの中の１つを選択する選択回路、２７は上
記各回路からなる書込補償回路の最終出力段の出力端子
で、これには書込補償済みの、正論理のＭ Ｆ Ｖｉタ
イプＴＴＬデータが出力される。
フトなし、ピークシフト遅れの３種の書込データＷ
ＤＡＴＡを出力するディレーライン、２６は第２の制御
回路２４が出力するピークシフトデータＰＣＥ 、ＰＣ
Ｌに従って、ディレーライン２５が出力する書込データ
Ｗ ＤＡＴＡの中の１つを選択する選択回路、２７は上
記各回路からなる書込補償回路の最終出力段の出力端子
で、これには書込補償済みの、正論理のＭ Ｆ Ｖｉタ
イプＴＴＬデータが出力される。
次に動作について説明する。
ハードディスクコントローラ２１から出力される書込デ
ータＷ ＤＡＴＡは、第１の制御回路２３において書込
データ用のクロックＷ ＣＬＫに同期してラッチされる
とともに、１クロック分遅延されてディレーライン２５
に入力され、このディレーライン２５で１２ｎｓｅｏ
、２４ｎｓｅａ 、ａ６ｎ ｓｅａの３種の遅延を持つ
書込データが生成される。
ータＷ ＤＡＴＡは、第１の制御回路２３において書込
データ用のクロックＷ ＣＬＫに同期してラッチされる
とともに、１クロック分遅延されてディレーライン２５
に入力され、このディレーライン２５で１２ｎｓｅｏ
、２４ｎｓｅａ 、ａ６ｎ ｓｅａの３種の遅延を持つ
書込データが生成される。
一方、制御回路２３．２４はハードディスクコントロー
ラ２１からの書込データＷ ＤＡＴＡとこの書込デー
タＷ ＤＡＴＡに対応したピークシフトデータＰｃＥ
、ＰＣＬＩ上記ｐ ａ ツクＷ ＣＬＫで時間的に分
割し、ディレーライン２５から出力される書込データＷ
ＤＡＴＡに先行したピークシフトデータＰＣＥ 、Ｐ
ＣＬを出力する。選択回路２６ではこれらのピークシフ
トデータＰＣＥ、ＰＣＬの出力にもとづいて、ディレー
ライン２５により生成される書込データＷ ＤＡＴＡを
選択する。このとき、２４ ｎ ｓｅａ遅れの書込デー
タＷ ＤＡＴＡをピークシフトのない通常のデータとし
、１２ｎｓｅａ遅れの書込データＷ ＤＡＴＡをピーク
シフトが進みのデータとし、３６ｎｓａａ遅れの書込デ
ータＷ ＤＡＴＡをピークシフトが遅れのデータとして
、それぞれ選択出力する。つまり、ピークシフト時間が
１２ｎｇｅａの書込補償動作をする。ここで、選択回路
２６を七ノリシックに固定すれは、これの動作のばらつ
きを考慮する必要がなくなり、精度の高い書込補償回路
が得られる。
ラ２１からの書込データＷ ＤＡＴＡとこの書込デー
タＷ ＤＡＴＡに対応したピークシフトデータＰｃＥ
、ＰＣＬＩ上記ｐ ａ ツクＷ ＣＬＫで時間的に分
割し、ディレーライン２５から出力される書込データＷ
ＤＡＴＡに先行したピークシフトデータＰＣＥ 、Ｐ
ＣＬを出力する。選択回路２６ではこれらのピークシフ
トデータＰＣＥ、ＰＣＬの出力にもとづいて、ディレー
ライン２５により生成される書込データＷ ＤＡＴＡを
選択する。このとき、２４ ｎ ｓｅａ遅れの書込デー
タＷ ＤＡＴＡをピークシフトのない通常のデータとし
、１２ｎｓｅａ遅れの書込データＷ ＤＡＴＡをピーク
シフトが進みのデータとし、３６ｎｓａａ遅れの書込デ
ータＷ ＤＡＴＡをピークシフトが遅れのデータとして
、それぞれ選択出力する。つまり、ピークシフト時間が
１２ｎｇｅａの書込補償動作をする。ここで、選択回路
２６を七ノリシックに固定すれは、これの動作のばらつ
きを考慮する必要がなくなり、精度の高い書込補償回路
が得られる。
なお、上記実施例ではピークシフト時間が１２ｎ ｓｅ
ｃの場合について示したが、ディスク装置の特性でピー
クシフト時間が異なる場合には、ディレーライン２５を
タップ間遅延時間がそのディスク装置の持つビークシフ
）％性に一致するものと交換すれば、上記実施例と同様
の効果を得ることができる。
ｃの場合について示したが、ディスク装置の特性でピー
クシフト時間が異なる場合には、ディレーライン２５を
タップ間遅延時間がそのディスク装置の持つビークシフ
）％性に一致するものと交換すれば、上記実施例と同様
の効果を得ることができる。
以上のように、この発明によれば、予めピークシフトを
行った複数の書込データの中の１つを選択して、ディス
ク装置に入力する構成としたので従来のように書込補償
回路をディスク装置ごとに設ける必要がなくなるほか、
この書込補償回路を２つのＩＣタイプの制御回路と、デ
ィレーラインと、ＩＣタイプの選択回路とによって簡単
かつ安価に構成できる効果がある。また、書込補償回路
を持たない固定ディスク装置の書込補償制御を高精度に
実行できる効果がある。
行った複数の書込データの中の１つを選択して、ディス
ク装置に入力する構成としたので従来のように書込補償
回路をディスク装置ごとに設ける必要がなくなるほか、
この書込補償回路を２つのＩＣタイプの制御回路と、デ
ィレーラインと、ＩＣタイプの選択回路とによって簡単
かつ安価に構成できる効果がある。また、書込補償回路
を持たない固定ディスク装置の書込補償制御を高精度に
実行できる効果がある。
第１図はこの発明にかかるテータ書込補償回路図、第２
図に従来のデータ書込補償方法を示す概念図である。 ２１はディスクコントローラ、２３は第１の制御回路、
２４は第２の制御回路、２５はディレーライン、２６は
選択回路。 特許出願人 三菱電機株式会社 代理人 弁理士 １）澤 博 昭 （外２名） ２＋：ｆ’イスηコフトローラ ２３：第１の牛１釦回路 ２４ 二に２ｆ） ｉ’ｌ ＃Ｉ］ 、％２５コデ°イ
レーフイフ ２６：蔑択回路
図に従来のデータ書込補償方法を示す概念図である。 ２１はディスクコントローラ、２３は第１の制御回路、
２４は第２の制御回路、２５はディレーライン、２６は
選択回路。 特許出願人 三菱電機株式会社 代理人 弁理士 １）澤 博 昭 （外２名） ２＋：ｆ’イスηコフトローラ ２３：第１の牛１釦回路 ２４ 二に２ｆ） ｉ’ｌ ＃Ｉ］ 、％２５コデ°イ
レーフイフ ２６：蔑択回路
Claims (2)
- （１）ディスクコントローラから出力される書込データ
およびこの書込データに対応するピークシフトデータを
書込データ用のクロックに同期してラッチし、その書込
データを１クロック分遅延させて出力させる第１の制御
回路と、この第１の制御回路より出力される書込データ
よりも１クロック分先行して上記ピークシフトデータを
出力させる第２の制御回路と、上記第１の制御回路から
の書込データを一定時間間隔で設定した３種類の異る時
間ずつ遅延させることにより、ピークシフト進み、ピー
クシフトなし、ピークシフト遅れの３つの書込データを
出力するディレーラインと、上記第２の制御回路が出力
するピークシフトデータに従つて上記ディレーラインが
出力する上記書込データを選択してディスク装置に入力
する選択回路とを備えたデータ書込補償回路。 - （２）第１の制御回路、第２の制御回路、ディレーライ
ンおよび選択回路がディスクコントローラ側に設けられ
たことを特徴とする特許請求の範囲第１項記載のデータ
書込補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279985A JPS61233404A (ja) | 1985-04-08 | 1985-04-08 | デ−タ書込補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279985A JPS61233404A (ja) | 1985-04-08 | 1985-04-08 | デ−タ書込補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61233404A true JPS61233404A (ja) | 1986-10-17 |
Family
ID=13499798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7279985A Pending JPS61233404A (ja) | 1985-04-08 | 1985-04-08 | デ−タ書込補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61233404A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6352307A (ja) * | 1986-08-20 | 1988-03-05 | Toshiba Corp | 磁気デイスク装置 |
-
1985
- 1985-04-08 JP JP7279985A patent/JPS61233404A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6352307A (ja) * | 1986-08-20 | 1988-03-05 | Toshiba Corp | 磁気デイスク装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2959482B2 (ja) | 大規模集積回路 | |
| US4802120A (en) | Multistage timing circuit for system bus control | |
| JPS63303454A (ja) | バス拡張制御方式 | |
| JPH0578849B2 (ja) | ||
| US4733377A (en) | Asynchronous semiconductor memory device | |
| JPS61233404A (ja) | デ−タ書込補償回路 | |
| KR890004998B1 (ko) | 마이크로 콤퓨터 시스템용 게이트회로 | |
| JPS59229779A (ja) | 直・並・直形集積メモリ回路 | |
| JP2632512B2 (ja) | 半導体集積回路 | |
| JP2776551B2 (ja) | バスライン方式半導体記憶装置 | |
| JPS61264597A (ja) | シフトレジスタ制御方式 | |
| US6552590B2 (en) | Clocking scheme for ASIC | |
| JPS622348B2 (ja) | ||
| JP2690516B2 (ja) | リングカウンタ | |
| JP2522254B2 (ja) | 論理回路ブロック動作モ−ド設定方式 | |
| KR100587261B1 (ko) | 데이터 제어장치 | |
| JPS60245311A (ja) | 論理回路 | |
| JPH05274258A (ja) | データ処理装置間の信号伝達方法 | |
| JPH0625957B2 (ja) | クロツク乗りかえ回路 | |
| JPS6128132B2 (ja) | ||
| JPH10134590A (ja) | シフトレジスタ回路 | |
| JPS6260195A (ja) | リフレツシユ制御回路 | |
| JPH03216898A (ja) | 集積回路 | |
| JPS6160456B2 (ja) | ||
| JPS63313919A (ja) | 並一直変換装置 |