JPS6260195A - リフレツシユ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はりフレッシュ制御回路に関し、特に複数のボー
ドから成るダイナミックメモリ・システムにおける、リ
フレッシュ制御回路の改良に関する。

〔従来の技術〕

従来、仮数の同一ボードを用いる大容量のダイナミック
メモリ・システムにおいては、各ボードのリフレッシュ
動作時における消費電力のピーク値を押割するために、
一つの方法としては、各ボードごとにリフレッシュ・カ
ウンタの周期を変えて、谷ボードのリフレッシュ番タイ
ミングをシフトすることが行われておシ、あるいはまた
他の方法としては、同一周期のリフレッシュ・カウンタ
の出力を、所定の遅延線路等を用いてシフトさせ、各ボ
ードととに異なるタイミングに設定することが行われて
いる。

〔発明が解決しようとする問題点〕

上述の従来のダイナミックメモリ・システムのりフレッ
シュ制御回路においては、前記前者の方法の場合には、
各ボードごとにリフレッシュ・カウンタの周期を異なる
値に設定することが必要であるために、ストラップ等の
設定個所が必要となるという欠点が介在するとともに、
各ボードのり７レブ７エ・カウンタの最小公倍数に相当
するタイミングごとに、全ボードにおいて一蒼にリフレ
ッシュ動作が行われて、消費電力がビークに達するとい
う欠点がある。また、前記後者の方法の場合においても
、各ボードごとにリフレッ７ユ串タイミングを選択する
ことが必要であるため、ストラップ等の設定個所が必要
となり、故障時におけるボード変換時には、メモリ・ア
ドレスの設定の他に、リフレッシュ・タイミングの設定
が必要となるという欠点がある。

〔問題点を解決するための手段〕

上記の問題点を解決するために、本発明のリフレッシュ
制御回路は、複数のボードから成るダイナミックメモリ
・システムにおいて、前記各ボードに、自己のアドレス
を設定するアドレス設定回路と、各ボードに共通するク
ロック信号ならびにリセット信号に対応して所定のりフ
レックエ周期信号を生成する第１のカウンタと、前記リ
フレッシュ周期信号を入力して前記アドレス設定回路の
アドレス設定値までカウントし、リフレッシュ・タイミ
ング信号を生成して出力する第２のカウンタと、全備え
ている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の要部を示すブロック図であ
る。図に示されるように１本実施例には、比較回路１と
、アドレス設定回路２と、第１のカウンタ３と、第２の
カウンタ４と、が備えられている。

第１図において、所定のリセット信号１０１が第１のカ
ウンタ３および第２のカウンタ４に入力され、それぞれ
のカウンタは初期状態にリセットされる。第１のカウン
タ３にはクロック信号１０２が入力されてカウント括れ
、ダイナミックメモリ・システムにおける各ボードに同
期してリフレッシュ周期信号１０３が出力されて、第２
のカウンタ４に入力される。第２のカウンタ４には、リ
フレッシュ周期信号１０３の外に、アドレス設定回路２
よシ、当該ボードのアドレス設定値に対応するアドレス
信号１０５が送られてきておシ、第２のカウンタ４にお
いて、リフレッシュ周期信号１０３は、アドレス信号１
０５のアドレス設定値までカウントサれ、所定の９７レ
ツシー・タイミング信号１０７が出力される。従って、
リフレッシュ・タイミング信号１０７は、アドレス設定
回路２において設定されるアドレス値が、各ボードごと
にそれぞれ異なっているが故に、各ボードごとく位相の
異なる同一周期の信号として形成され、相互にリフレッ
シュ・タイミングか一致することがない。このため、リ
フレッシュ動作にともなう消費電力がビーク値に達する
ことはあり得ない。

なお、アドレス設定回路２から出力されるアドレス信号
１０５は比較回路１にも送られており、比較回路１にお
いて、アドレス・バスを経由して送られてくるアドレス
信号１０４と比軟照合され、内アドレス信号の一致する
時点において、当該ボードの選択信号１０６が出力され
る。

〔発明の効果〕

以上説明したように、本発明は、ダイナミックメモリψ
システムにおける谷ボード遇択用のアドレス設定値を介
して、各ボードごとに位相の異なルｓＪ−周期のりフレ
ッシー・タイミング信号が自動的且つ容易に生成される
ために、ストラップ等の設定が不要となり、ボード交換
に対応する操作性も改善さｎ１且つ、９７７１７１時に
おける消費電力のビーク１直を抑制し之を消費電力のダ
イナミックメロ　リ・システムが実現されるという効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例の要部を示すプロッタ図であ
る。 図において、１・・・・・・比較回路、２・・・・・・
アドレス設定回路、３・・・・・・第１のカウンタ、４
・・・・・・′６ｇ２のカウンタ。 代理人　弁理士　　内　原　　　晋ｉ’−”’＼。

Claims (1)

【特許請求の範囲】
1. 複数のボードから成るダイナミックメモリ・システムに
   おいて、前記各ボードに、自己のアドレスを設定するア
   ドレス設定回路と、各ボードに共通するクロック信号な
   らびにリセット信号に対応して所定のリフレッシュ周期
   信号を生成する第１のカウンタと、前記リフレッシュ周
   期信号を入力して前記アドレス設定回路のアドレス設定
   値までカウントし、リフレッシュ・タイミング信号を生
   成して出力する第２のカウンタとを備えることを特徴と
   するリフレッシュ制御回路。