JPH0578968B2 - - Google Patents
Info
- Publication number
- JPH0578968B2 JPH0578968B2 JP59253565A JP25356584A JPH0578968B2 JP H0578968 B2 JPH0578968 B2 JP H0578968B2 JP 59253565 A JP59253565 A JP 59253565A JP 25356584 A JP25356584 A JP 25356584A JP H0578968 B2 JPH0578968 B2 JP H0578968B2
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- period
- circuit
- delay
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001934 delay Effects 0.000 claims 1
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置等において、基本クロツ
クパルスに対して、所望の位相を有するクロツク
パルス群を形成するための回路の改良に関するも
のである。
クパルスに対して、所望の位相を有するクロツク
パルス群を形成するための回路の改良に関するも
のである。
情報処理装置等を構成する各回路は、装置全体
のタイミングの基準となる基本クロツクパルス
と、他の何種類かの異なる位相を有するクロツク
パルスとを必要とし、これらのクロツクパルス群
は互いに所定の時間的関連を必要とする。
のタイミングの基準となる基本クロツクパルス
と、他の何種類かの異なる位相を有するクロツク
パルスとを必要とし、これらのクロツクパルス群
は互いに所定の時間的関連を必要とする。
従来のクロツクパルス発生回路は、基本クロツ
クパルス発振器に各種遅延回路を接続し、発生し
たクロツクパルスに時間遅延を与えて、それぞれ
所要位相クロツクパルス群を作成する。
クパルス発振器に各種遅延回路を接続し、発生し
たクロツクパルスに時間遅延を与えて、それぞれ
所要位相クロツクパルス群を作成する。
即ち、上記した従来の方式は第２図に示すよう
に、基本クロツクパルス発振器１から発生したク
ロツクパルスC1が遅延回路２〜ｍによつて、各
遅延回路の遅延時間に相当する遅延が与えられ
て、所要位相のクロツクパルスC1〜Cnを得るの
である。
に、基本クロツクパルス発振器１から発生したク
ロツクパルスC1が遅延回路２〜ｍによつて、各
遅延回路の遅延時間に相当する遅延が与えられ
て、所要位相のクロツクパルスC1〜Cnを得るの
である。
通常、前記遅延回路２〜ｍにはデイレイライン
が使用される。一般に、遅延時間の調整範囲を広
く、しかも精密にするためには全体の遅延時間が
長く、且つタツプ間隔も長いデイレイラインと、
全体の遅延時間が短くタツプ間隔も短いデイレイ
ラインを直列に接続して、所要の遅延時間になる
ように、それぞれのデイレイラインのタツプを選
択する必要がある。
が使用される。一般に、遅延時間の調整範囲を広
く、しかも精密にするためには全体の遅延時間が
長く、且つタツプ間隔も長いデイレイラインと、
全体の遅延時間が短くタツプ間隔も短いデイレイ
ラインを直列に接続して、所要の遅延時間になる
ように、それぞれのデイレイラインのタツプを選
択する必要がある。
そのための調整が更に煩雑になるばかりではな
く、多くのデイレイラインと遅延時間を調整する
ための選択タツプを必要とし、部品点数が多くな
つて搭載するプリント板のスペースフアクタが悪
くなる。
く、多くのデイレイラインと遅延時間を調整する
ための選択タツプを必要とし、部品点数が多くな
つて搭載するプリント板のスペースフアクタが悪
くなる。
以上のような製造上及び調整上の問題があつ
た。
た。
本発明は上記の問題点を解決するために、基本
クロツクパルスの周期の１／ｎ倍の周期をもつク
ロツクパルスを発生する発振器を具え、該発振器
の出力の１次クロツクパルスを分周回路によつて
位相が順次１／ｎ周期毎に異なる複数の基本クロ
ツクパルスの周期をもつ２次クロツクパルスを作
成し、これら複数のクロツクパルスの中から選択
回路を介して目的とする位相に最も近い所要のク
ロツクパルスを選択する。
クロツクパルスの周期の１／ｎ倍の周期をもつク
ロツクパルスを発生する発振器を具え、該発振器
の出力の１次クロツクパルスを分周回路によつて
位相が順次１／ｎ周期毎に異なる複数の基本クロ
ツクパルスの周期をもつ２次クロツクパルスを作
成し、これら複数のクロツクパルスの中から選択
回路を介して目的とする位相に最も近い所要のク
ロツクパルスを選択する。
更に、精密な位相精度を必要とする場合は、選
択されたクロツクパルスに０〜１／ｎ周期の位相
遅延を与える遅延回路を介して、精密な所望のク
ロツクパルスを得るようにする。
択されたクロツクパルスに０〜１／ｎ周期の位相
遅延を与える遅延回路を介して、精密な所望のク
ロツクパルスを得るようにする。
上記のようなクロツクパルス作成回路では、ま
ず基本クロツクパルスの１／ｎ周期をもつ上記の
１次クロツクパルスを発生させ、このクロツクパ
ルスを分周し、基本クロツクパルスと同じ周期で
基本クロツクパルスの１／ｎ周期毎に遅延した複
数の２次クロツクパルスを作成する。
ず基本クロツクパルスの１／ｎ周期をもつ上記の
１次クロツクパルスを発生させ、このクロツクパ
ルスを分周し、基本クロツクパルスと同じ周期で
基本クロツクパルスの１／ｎ周期毎に遅延した複
数の２次クロツクパルスを作成する。
所要のクロツクパルスを得るためにはこの選択
した２次クロツクパルスと目的のクロツクパルス
との位相差分だけ補正すればよく、位相調整が容
易になり、部品点数も少ない。
した２次クロツクパルスと目的のクロツクパルス
との位相差分だけ補正すればよく、位相調整が容
易になり、部品点数も少ない。
以下、図面を参照して本発明の実施例を詳細に
説明する。
説明する。
第１図に本発明の一実施例の回路図を示す。
なお、回路の構成、動作の説明を理解し易くす
るために、上記１次クロツクパルスの周期を基本
クロツクパルスの周期の1/4とし、従つて位相の
異なる２次クロツクパルスは４種類発生するもの
とする。
るために、上記１次クロツクパルスの周期を基本
クロツクパルスの周期の1/4とし、従つて位相の
異なる２次クロツクパルスは４種類発生するもの
とする。
図中、４は１次クロツクパルス発振器で基本ク
ロツクパルスの周期の1/4のクロツクパルスを発
生する。５は分周回路で、６，７はＤ型フリツプ
フロツプ回路、８，９，１０，１１はAND回路
で、１２，１３は選択回路、１４は遅延回路であ
る。
ロツクパルスの周期の1/4のクロツクパルスを発
生する。５は分周回路で、６，７はＤ型フリツプ
フロツプ回路、８，９，１０，１１はAND回路
で、１２，１３は選択回路、１４は遅延回路であ
る。
初期状態において、フリツプフロツプ回路６の
出力Q1，1は“１”，“０”で、フリツプフロツ
プ回路７の出力Q2，2は“１”，“０”とすると、
フリツプフロツプ回路６の入力D1は“０”、フリ
ツプフロツプ回路７の入力D2は“１”である。
出力Q1，1は“１”，“０”で、フリツプフロツ
プ回路７の出力Q2，2は“１”，“０”とすると、
フリツプフロツプ回路６の入力D1は“０”、フリ
ツプフロツプ回路７の入力D2は“１”である。
１次クロツクパルス発振器４が発生したクロツ
クパルスがフリツプフロツプ回路６，７のクロツ
ク端子CPに入ると、フリツプフロツプ回路６の
出力Q1，1は反転して“０”，“１”となる。一
方フリツプフロツプ回路７の出力Q2，2はその
まま“１”，“０”である。
クパルスがフリツプフロツプ回路６，７のクロツ
ク端子CPに入ると、フリツプフロツプ回路６の
出力Q1，1は反転して“０”，“１”となる。一
方フリツプフロツプ回路７の出力Q2，2はその
まま“１”，“０”である。
従つて、AND回路１０の条件が成立して２次
クロツクパルスが出力される。
クロツクパルスが出力される。
同様に、次のクロツクパルスがクロツク端子
CPに入ると、２次クロツクパルスC4が出力され
る。
CPに入ると、２次クロツクパルスC4が出力され
る。
更に、次のクロツクパルスで２次クロツクパル
スC1が出力される。
スC1が出力される。
以下、最初から４個目のクロツクパルスがクロ
ツク端子CPに入ると、クロツクパルスC2が出力
され、以下C3，C4と繰り返される。
ツク端子CPに入ると、クロツクパルスC2が出力
され、以下C3，C4と繰り返される。
このように、一次クロツクパルスの４倍の周
期、即ち基本クロツクパルスの周期のクロツクパ
ルスが一次クロツクパルスの周期、即ち基本クロ
ツクパルス周期の1/4づつ遅延した４種の位相の
クロツクパルスとして出力される。
期、即ち基本クロツクパルスの周期のクロツクパ
ルスが一次クロツクパルスの周期、即ち基本クロ
ツクパルス周期の1/4づつ遅延した４種の位相の
クロツクパルスとして出力される。
図では選択回路１２，１３がそれぞれクロツク
パルスC1，C2を選択し、クロツクパルスC2は遅
延回路１４によつて更に遅延されてC21として出
力される例を示した。
パルスC1，C2を選択し、クロツクパルスC2は遅
延回路１４によつて更に遅延されてC21として出
力される例を示した。
上記説明は一次クロツクパルスの周期を基本ク
ロツクパルスの周期の1/4としたが任意の周期と
して、分周回路１５のフリツプフロツプ回路及び
論理回路の構成を変え、任意の位相のクロツクパ
ルスを出力させても何等支障がない。
ロツクパルスの周期の1/4としたが任意の周期と
して、分周回路１５のフリツプフロツプ回路及び
論理回路の構成を変え、任意の位相のクロツクパ
ルスを出力させても何等支障がない。
更に、本発明の方式から分周回路の代わりに時
間幅の異なるパルス作成回路に置き換えると、パ
ルス幅調整方式としても利用できる。
間幅の異なるパルス作成回路に置き換えると、パ
ルス幅調整方式としても利用できる。
以上説明したように、本発明によれば、一次ク
ロツクパルス発振器の周期を所要位相のクロツク
パルスの周期と位相の間隔によつて選択すれば、
遅延回路の数を少なくすることができる。
ロツクパルス発振器の周期を所要位相のクロツク
パルスの周期と位相の間隔によつて選択すれば、
遅延回路の数を少なくすることができる。
従つて、部品数スペースを減少させることがで
き、且つ調整作業を簡略化できる。
き、且つ調整作業を簡略化できる。
更に、これらの分周回路、選択回路、遅延回路
は半導体素子によつて実現できるので、これらを
包括してLSI化することも可能となる。
は半導体素子によつて実現できるので、これらを
包括してLSI化することも可能となる。
第１図は本発明のクロツクパルス作成回路の一
実施例を示す回路図、第２図は従来のクロツクパ
ルス作成回路を示す回路図である。 図において、１はクロツクパルス発振器、２，
３，１４は遅延回路、４は１次クロツクパルス発
振器、５は分周回路、６，７はフリツプフロツプ
回路、８〜１１はAND回路回路、１２，１３は
選択回路を示す。
実施例を示す回路図、第２図は従来のクロツクパ
ルス作成回路を示す回路図である。 図において、１はクロツクパルス発振器、２，
３，１４は遅延回路、４は１次クロツクパルス発
振器、５は分周回路、６，７はフリツプフロツプ
回路、８〜１１はAND回路回路、１２，１３は
選択回路を示す。
Claims (1)
- １ 同一周期で互いに異なる所定の位相をもつク
ロツクパルス群を作成する回路において、前記周
期の１／ｎ周期をもつ発振器を具え、該発振器の
出力パルスを分周して得られる複数の信号を適当
な論理を取ることによつて同一の周期で位相が互
いに１／ｎ周期毎に異なる複数のクロツクパルス
を作成する手段と、前記１／ｎ周期毎に位相の異
なるクロツクパルスの中から所望の位相のクロツ
クパルスを選択する回路と、選択されたクロツク
パルスに１／ｎ周期未満の遅延を与える遅延回路
とを具えたことを特徴とするクロツクパルス作成
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253565A JPS61131612A (ja) | 1984-11-29 | 1984-11-29 | クロツクパルス作成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253565A JPS61131612A (ja) | 1984-11-29 | 1984-11-29 | クロツクパルス作成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61131612A JPS61131612A (ja) | 1986-06-19 |
| JPH0578968B2 true JPH0578968B2 (ja) | 1993-10-29 |
Family
ID=17253135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59253565A Granted JPS61131612A (ja) | 1984-11-29 | 1984-11-29 | クロツクパルス作成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131612A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177127U (ja) * | 1986-04-28 | 1987-11-10 | ||
| JP3305288B2 (ja) | 1999-09-20 | 2002-07-22 | 折尾精密株式会社 | 工作機械精度計測装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5115930A (ja) * | 1974-07-09 | 1976-02-07 | Gen Corp | |
| JPS5130746A (ja) * | 1974-09-07 | 1976-03-16 | Nippon Koresu Kk | |
| JPS5756037B2 (ja) * | 1978-12-28 | 1982-11-27 | ||
| JPS58120316A (ja) * | 1982-01-04 | 1983-07-18 | ソニー・テクトロニクス株式会社 | サンプリング・パルス発生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5756037U (ja) * | 1980-09-19 | 1982-04-01 |
-
1984
- 1984-11-29 JP JP59253565A patent/JPS61131612A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5115930A (ja) * | 1974-07-09 | 1976-02-07 | Gen Corp | |
| JPS5130746A (ja) * | 1974-09-07 | 1976-03-16 | Nippon Koresu Kk | |
| JPS5756037B2 (ja) * | 1978-12-28 | 1982-11-27 | ||
| JPS58120316A (ja) * | 1982-01-04 | 1983-07-18 | ソニー・テクトロニクス株式会社 | サンプリング・パルス発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61131612A (ja) | 1986-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4290022A (en) | Digitally programmable phase shifter | |
| JP2745869B2 (ja) | 可変クロック分周回路 | |
| US5274796A (en) | Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal | |
| EP0596656A2 (en) | Programmable clock skew adjustment circuit | |
| JPS60229521A (ja) | デジタル信号遅延回路 | |
| EP0106499B1 (en) | Shift register delay circuit | |
| KR100313255B1 (ko) | 디지털주파수체배기용조합지연회로 | |
| JPH04268811A (ja) | タイミングジェネレータ | |
| JPS60120421A (ja) | デイジタル・コンピユ−タのクロツク信号を最適に調節する方法 | |
| JPH0578968B2 (ja) | ||
| USRE36063E (en) | Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal | |
| JPS63203005A (ja) | タイミング信号発生装置 | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| EP0461291A1 (en) | Clock generation in a multi-chip computersystem | |
| US4758738A (en) | Timing signal generating apparatus | |
| JPH04207520A (ja) | 非同期クロックパルスの同期化方式 | |
| JPS61208923A (ja) | デイジタルｐｌｌ回路 | |
| JPS6260195A (ja) | リフレツシユ制御回路 | |
| KR0172775B1 (ko) | 다중 클럭 발생기 | |
| JPS60146315A (ja) | クロツク信号発生方式 | |
| JPH0277914A (ja) | 多相クロック発生回路 | |
| JPH0262963B2 (ja) | ||
| JPH04302528A (ja) | 半導体集積回路 | |
| JPH0786889A (ja) | パルス信号発生回路 | |
| JPH1145127A (ja) | 遅延時間調整回路および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |