JPS61131612A - クロツクパルス作成回路 - Google Patents
クロツクパルス作成回路Info
- Publication number
- JPS61131612A JPS61131612A JP59253565A JP25356584A JPS61131612A JP S61131612 A JPS61131612 A JP S61131612A JP 59253565 A JP59253565 A JP 59253565A JP 25356584 A JP25356584 A JP 25356584A JP S61131612 A JPS61131612 A JP S61131612A
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- period
- circuit
- clock
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置等において、基本クロックパルス
に対して、所望の位相を有するクロックパルス群を形成
するための回路の改良に関するものである。
に対して、所望の位相を有するクロックパルス群を形成
するための回路の改良に関するものである。
情報処理装置等を構成する各回路は、装置全体のタイミ
ングの基準となる基本クロックパルスと、他の何種類か
の異なる位相を有するクロックパルスとを必要とし、こ
れらのクロックパルス群は互いに所定の時間的関連を必
要とする。
ングの基準となる基本クロックパルスと、他の何種類か
の異なる位相を有するクロックパルスとを必要とし、こ
れらのクロックパルス群は互いに所定の時間的関連を必
要とする。
従来のクロックパルス発生回路は、基本クロックパルス
発振器に各種遅延回路゛を接続し、発生したクロ・ツク
パルスに時間遅延を与えて、それぞれ所要位相のクロッ
クパルス群を作成する。
発振器に各種遅延回路゛を接続し、発生したクロ・ツク
パルスに時間遅延を与えて、それぞれ所要位相のクロッ
クパルス群を作成する。
即ち、上記した従来の方式は第２図に示すように、基本
クロックパルス発振器１から発生したクロックパルスＣ
１が遅延回路２〜ｍによって、各遅延回路の遅延時間に
相当する遅延が与えられて、所要位相のクロックパルス
Ｃ１〜Ｃ１を得るのである。
クロックパルス発振器１から発生したクロックパルスＣ
１が遅延回路２〜ｍによって、各遅延回路の遅延時間に
相当する遅延が与えられて、所要位相のクロックパルス
Ｃ１〜Ｃ１を得るのである。
通常、前記遅延回路２〜ｍにはディレィラインが使用さ
れる。一般に、遅延時間の調整範囲を広く、しかも精密
にするためには全体の遅延時間が長く、且つタップ間隔
も長いディレィラインと、全体の遅延時間が短くタップ
間隔も短いディレィラインを直列に接続して、所要の遅
延時間になるように、それぞれのディレィラインのタッ
プを選択する必要がある。
れる。一般に、遅延時間の調整範囲を広く、しかも精密
にするためには全体の遅延時間が長く、且つタップ間隔
も長いディレィラインと、全体の遅延時間が短くタップ
間隔も短いディレィラインを直列に接続して、所要の遅
延時間になるように、それぞれのディレィラインのタッ
プを選択する必要がある。
そのための調整が更に煩雑になるばかりではなく、多く
のディレィラインと遅延時間を調整するための選択タッ
プを必要とし、部品点数が多くなって搭載するプリント
板のスペースファクタが悪くなる。
のディレィラインと遅延時間を調整するための選択タッ
プを必要とし、部品点数が多くなって搭載するプリント
板のスペースファクタが悪くなる。
以上のような製造上及び調整上の問題があった。
本発明は上記の問題点を解決するために、基本タロツク
パルスの周期の１／ｎ倍の周期をもつクロックパルスを
発生する発振器を具え、該発振器の出力の１次クロック
パルスを分周回路によって位相が順次１／ｎ周期毎に異
なる複数の基本クロックパルスの周期をもつ２次クロッ
クパルスを作成し、これら複数のクロックパルスの中か
ら選択回路を介して目的とする位相に最も近い所要のク
ロックパルスを選択する。
パルスの周期の１／ｎ倍の周期をもつクロックパルスを
発生する発振器を具え、該発振器の出力の１次クロック
パルスを分周回路によって位相が順次１／ｎ周期毎に異
なる複数の基本クロックパルスの周期をもつ２次クロッ
クパルスを作成し、これら複数のクロックパルスの中か
ら選択回路を介して目的とする位相に最も近い所要のク
ロックパルスを選択する。
更に、精密な位相精度を必要とする場合は、選択された
クロックパルスにＯ〜１／ｎ周期の位相遅延を与える遅
延回路を介して、精密な所望のクロックパルスを得るよ
うにする。
クロックパルスにＯ〜１／ｎ周期の位相遅延を与える遅
延回路を介して、精密な所望のクロックパルスを得るよ
うにする。
上記のようなりロックパルス作成回路では、まず基本ク
ロックパルスの１／ｎ周期をもつ上記の１次クロックパ
ルスを発生させ、このクロックパルスを分周し、基本ク
ロックパルスと同じ周期で基本クロックパルスの１／ｎ
周期毎に遅延した複数の２次クロックパルスを作成する
。
ロックパルスの１／ｎ周期をもつ上記の１次クロックパ
ルスを発生させ、このクロックパルスを分周し、基本ク
ロックパルスと同じ周期で基本クロックパルスの１／ｎ
周期毎に遅延した複数の２次クロックパルスを作成する
。
所要のクロックパルスを得るためにはこの選択した２次
クロ７クパルスと目的のクロックパルスとの位相差分だ
け補正すればよく、位相調整が容易になり、部品点数も
少ない。
クロ７クパルスと目的のクロックパルスとの位相差分だ
け補正すればよく、位相調整が容易になり、部品点数も
少ない。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図に本発明の一実施例の回路図を示す。
なお、回路の構成、動作の説明を理解し易くするために
、上記１次クロックパルスの周期を基本クロックパルス
の周期の１／４とし、従って位相の異なる２次クロック
パルスは４種類発生するものとする。
、上記１次クロックパルスの周期を基本クロックパルス
の周期の１／４とし、従って位相の異なる２次クロック
パルスは４種類発生するものとする。
図中、４は１次クロックパルス発振器で基本クロックパ
ルスの周期の１／４のクロックパルスを発生する。５は
分周回路で、６．７はＤ型フリップフロップ回路、８．
９．１０．１１はＡＮＤ回路で、１２、１３は゛選択
回路、１４は遅延回路である。
ルスの周期の１／４のクロックパルスを発生する。５は
分周回路で、６．７はＤ型フリップフロップ回路、８．
９．１０．１１はＡＮＤ回路で、１２、１３は゛選択
回路、１４は遅延回路である。
初期状態において、フリップフロップ回路６の出力Ｑ、
、 酊は１”、′０”で、フリップフロップ回路７の出
力Ｑ２． Ｑ、は“１″、′０”とすると、フリップフ
ロップ回路６の入力り、は′０”、フリップフロップ回
路７の入力Ｄ２は１”である。
、 酊は１”、′０”で、フリップフロップ回路７の出
力Ｑ２． Ｑ、は“１″、′０”とすると、フリップフ
ロップ回路６の入力り、は′０”、フリップフロップ回
路７の入力Ｄ２は１”である。
１次クロックパルス発振器４が発生したクロックパルス
がフリップフロップ回路６，７のクロック端子ＣＰに入
ると、フリップフロップ回路６の出力Ｑ＋、Ｑ＋ は反
転して°′０”、°°１”となる。一方フリップフロッ
プ回路７の出力ＱＺ＋ＱＺはそのまま°′１”、′０”
である。
がフリップフロップ回路６，７のクロック端子ＣＰに入
ると、フリップフロップ回路６の出力Ｑ＋、Ｑ＋ は反
転して°′０”、°°１”となる。一方フリップフロッ
プ回路７の出力ＱＺ＋ＱＺはそのまま°′１”、′０”
である。
従って、ＡＮＤ回路１０の条件が成立して２次クロック
パルスが出力される。
パルスが出力される。
同様に、次のクロックパルスがクロック端子ＣＰに入る
と、２次クロックパルスＣ６が出力される。
と、２次クロックパルスＣ６が出力される。
更に、次のクロックパルスで２次りロフクパルスＣ，が
出力される。
出力される。
以下、最初から４個目のクロックパルスがクロック端子
ＣＰに入ると、クロックパルスＣ２が出力され、以下Ｃ
３，Ｃ，と繰り返される。
ＣＰに入ると、クロックパルスＣ２が出力され、以下Ｃ
３，Ｃ，と繰り返される。
このように、−次クロックパルスの４倍の周期、ｌに：
も基本クロックパルスの周期のクロックパルスが一次ク
ロックパルスの周期、即ち基本クロックパルス周期の１
／４づつ遅延した４種の位相のクロックパルスとして出
力される。
も基本クロックパルスの周期のクロックパルスが一次ク
ロックパルスの周期、即ち基本クロックパルス周期の１
／４づつ遅延した４種の位相のクロックパルスとして出
力される。
図では選択回路１２．１３がそれぞれクロックパルスｃ
ｌ、 ｃ２を選択し、クロックパルスＣ２は遅延回路１
４によって更に遅延されてＣＨＩ として出力される例
を示した。
ｌ、 ｃ２を選択し、クロックパルスＣ２は遅延回路１
４によって更に遅延されてＣＨＩ として出力される例
を示した。
上記説明は一次クロックパルスの周期を基本りロックパ
ルスの周期の１／４としたが任意の周期として、分周回
路１５のフリップフロップ回路及び論理回路の構成を変
え、任意の位相のクロックパルスを出力させても何等支
障がない。
ルスの周期の１／４としたが任意の周期として、分周回
路１５のフリップフロップ回路及び論理回路の構成を変
え、任意の位相のクロックパルスを出力させても何等支
障がない。
更に、本発明の方式から分周回路の代わりに時間幅の異
なるパルス作成回路に置き換えると、パルス幅調整方式
としても利用できる。
なるパルス作成回路に置き換えると、パルス幅調整方式
としても利用できる。
以上説明したように、本発明によれば、−次クロックパ
ルス発振器の周期を所要位相のクロックパルスの周期と
位相め間隔によって選択すれば、遅延回路の数を少なく
するこができる。
ルス発振器の周期を所要位相のクロックパルスの周期と
位相め間隔によって選択すれば、遅延回路の数を少なく
するこができる。
従って、部品数スペースを減少させることができ、且つ
調整作業を簡略化できる。
調整作業を簡略化できる。
更に、これらの分周回路、選択回路、遅延回路は半導体
素子によって実現できるので、これらを包括してＬＳＩ
化することも可能となる。
素子によって実現できるので、これらを包括してＬＳＩ
化することも可能となる。
第１図は本発明のクロックパルス作成回路の一実施例を
示す回路図、第２図は従来のクロックパルス作成回路を
示す回路図である。 図において、１はクロックパルス発振器、２゜３．１４
は遅延回路、４は１次クロックパルス発振器、５は分周
回路、６．７はフリップフロップ回路、８〜１１はＡＮ
Ｄ回路、１２．１３は選択回路を示す。
示す回路図、第２図は従来のクロックパルス作成回路を
示す回路図である。 図において、１はクロックパルス発振器、２゜３．１４
は遅延回路、４は１次クロックパルス発振器、５は分周
回路、６．７はフリップフロップ回路、８〜１１はＡＮ
Ｄ回路、１２．１３は選択回路を示す。
Claims (1)
- 同一周期で互い異なる所定の位相をもつクロックパルス
群を作成する回路において、前記周期の１／ｎ周期をも
つ発振器を具え、該発振器の出力パルスから前記同一の
周期で位相が互いに１／ｎ周期毎に異なる複数のクロッ
クパルスを作成する手段と、前記１／ｎ周期毎に位相の
異なるクロックパルスの中から所望の位相のクロックパ
ルスを選択する回路と、選択されたクロックパルスに１
／ｎ周期未満の遅延を与える遅延回路とを具えたことを
特徴とするクロックパルス作成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253565A JPS61131612A (ja) | 1984-11-29 | 1984-11-29 | クロツクパルス作成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253565A JPS61131612A (ja) | 1984-11-29 | 1984-11-29 | クロツクパルス作成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61131612A true JPS61131612A (ja) | 1986-06-19 |
| JPH0578968B2 JPH0578968B2 (ja) | 1993-10-29 |
Family
ID=17253135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59253565A Granted JPS61131612A (ja) | 1984-11-29 | 1984-11-29 | クロツクパルス作成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131612A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177127U (ja) * | 1986-04-28 | 1987-11-10 | ||
| US6463667B1 (en) | 1999-09-20 | 2002-10-15 | Orio Precision Co., Ltd | Machine tool precision-measuring apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5115930A (ja) * | 1974-07-09 | 1976-02-07 | Gen Corp | |
| JPS5130746A (ja) * | 1974-09-07 | 1976-03-16 | Nippon Koresu Kk | |
| JPS5756037U (ja) * | 1980-09-19 | 1982-04-01 | ||
| JPS58120316A (ja) * | 1982-01-04 | 1983-07-18 | ソニー・テクトロニクス株式会社 | サンプリング・パルス発生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5589798A (en) * | 1978-12-28 | 1980-07-07 | Kansai Electric Power Co | Device for detecting intermediation position of reactor control rod |
-
1984
- 1984-11-29 JP JP59253565A patent/JPS61131612A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5115930A (ja) * | 1974-07-09 | 1976-02-07 | Gen Corp | |
| JPS5130746A (ja) * | 1974-09-07 | 1976-03-16 | Nippon Koresu Kk | |
| JPS5756037U (ja) * | 1980-09-19 | 1982-04-01 | ||
| JPS58120316A (ja) * | 1982-01-04 | 1983-07-18 | ソニー・テクトロニクス株式会社 | サンプリング・パルス発生装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177127U (ja) * | 1986-04-28 | 1987-11-10 | ||
| US6463667B1 (en) | 1999-09-20 | 2002-10-15 | Orio Precision Co., Ltd | Machine tool precision-measuring apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0578968B2 (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4290022A (en) | Digitally programmable phase shifter | |
| US5365119A (en) | Circuit arrangement | |
| US4339722A (en) | Digital frequency multiplier | |
| KR100218125B1 (ko) | 타이밍 신호 발생 회로 | |
| EP0596656A2 (en) | Programmable clock skew adjustment circuit | |
| US6661261B2 (en) | Programmable divider with built-in programmable delay chain for high-speed/low power application | |
| JPS6243568B2 (ja) | ||
| JPH0439690B2 (ja) | ||
| US5230013A (en) | PLL-based precision phase shifting at CMOS levels | |
| US4555793A (en) | Averaging non-integer frequency division apparatus | |
| KR100313255B1 (ko) | 디지털주파수체배기용조합지연회로 | |
| US6798266B1 (en) | Universal clock generator using delay lock loop | |
| US6271702B1 (en) | Clock circuit for generating a delay | |
| JPS63151217A (ja) | 歯抜け分周回路 | |
| JP2000124795A (ja) | デジタルｄｌｌ回路 | |
| JPS61131612A (ja) | クロツクパルス作成回路 | |
| GB2052815A (en) | Digital frequency multiplier | |
| JPS63203005A (ja) | タイミング信号発生装置 | |
| US6567494B2 (en) | Method for dividing the frequency of a clock signal and frequency divider circuit for implementing the method | |
| JPH05347555A (ja) | 可変分周回路 | |
| JPH05175833A (ja) | 位相可変分周回路 | |
| JPH04207520A (ja) | 非同期クロックパルスの同期化方式 | |
| JP2841360B2 (ja) | タイミング・ジエネレータ | |
| JPH03171820A (ja) | ２ｎ―１分周回路 | |
| KR19990081701A (ko) | 피엘엘 기준클럭 인가장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |