JPS63151217A - 歯抜け分周回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 歯抜け分周回路であって、マスタークロックがら作った
複数のタイミングパルスを組合せて、安定なマスク信号
を作り、このマスク信号とマスタークロックの論理積に
より歯抜け分周されたクロックを作る。

［産業上の利用分野］ 本発明は歯抜け分周回路に関する。

電子回路においては、さまざまな用途で分周回路が用い
られている。分周回路は、通常フリップフロップの多段
接続により構成されているので、整数値の分周（２，３
，４，・・・等）は容易であるが、それ以外の例えば３
／４分周等の分数値のものは容易ではない。そこで、例
えばマスタークロックの立ち上がり８回に１回毎に、１
個のクロックを間引いてやって歯抜け分周されたクロッ
クを　作ることにより、この効果を得るようにしている
。

この目的のために従来歯抜けタイミングを考慮したクロ
ックパルスをデータとして記憶したＲＯＭが用いられて
いる。

尚、ここで、Ｎ分周とＮ／Ｍ分周との関係は、第４図に
示す通り定める。Ｎ分周は第４図（ａ　）のマスターク
ロックに対し、その周波数に対し１／Ｎの周波数のクロ
ックにすることであり、−例として第４図（ｂ）の２分
周されたクロックに示される如くなる。これに対し、Ｎ
／Ｍ分周は、マスタークロックの立上りＭ回に（Ｍ−Ｎ
）回毎マスクを行うものとする。第４図（ｃ）、（ｂ）
には、マスタークロックに対し３／４分周の爾後はクロ
ックの作成例を示している。

［従来の技術］ 第５図は、従来の爾後は分周回路の構成ブロック図であ
る。カウンタ１はマスタークロックをカウントし、その
カウント値を出力する。ＲＯＭ２には予め爾後けのタイ
ミングを考慮したクロックパルスがデータとして記憶さ
れている。例えば周期的に爾後けが起きる場合には、そ
の一周期分のクロックパターンがＲＯＭ２に記憶される
。該ＲＯＭ２は常時変化づ“るカウンタ１出力をアドレ
スとして受けて記憶されているクロックパルスデータを
出力する。出力されたデ′−夕は、一旦マスタークロッ
クによりラッチ回路３にラッチされた後、爾後けされた
クロックとして出力される。そして、通常はカウンタ１
はＬＳＩ化されており、ＬＳＩチップにＲＯＭが付加さ
れる構成となっている。

［発明が解決しようとする問題点］ 従来の回路は、発生ずる爾後（ブタロックパターンを記
憶しておくためのＲＯＭが必須である。このＲＯＭは外
付されるので、回路全体を１個のＬＳＩ化するには不向
きである。

本発明はこのような点に鑑みてなされたものであって、
回路全体を１個のＬＳＩにまとめることができると共に
、ジッタの発生を最少限にすることができる爾後は分周
回路を提供することを目的としている。

［問題点を解決するための手段］ 第１図は本発明の原理ブロック図である。図において、
１１はマスタークロックを受けて位相の異なった複数の
タイミングパルスを発生するタイミングパルス発生回路
、１２は該タイミングパルス発生回路１１の出力パルス
の論理和をとるオアゲート、１３は該オアゲート１２出
力をマスタークロックにより多段シフトし、各段のシフ
ト出力を受けてクロックをマスクするマスク信号を作る
マスク信号発生回路、１４は該マスク信号発生回路１３
出力とマスタークロックを受けて爾後は分周されたクロ
ックを作るゲート回路である。

［作用］ タイミングパルス発生回路１１から出力されたタイミン
グパルスは、オアゲート１２に入ってマスクすべき領域
に相当する連続した幅のパルスに変換される。この爾後
はタイミングパルスは、マスク信号発生回路１３に入っ
て、複数のパルスよりなるマスク信号（制御後の爾後は
タイミングパルス）に変換される。このマスク信号は、
続くゲート回路１４に入ってマスタークロックを必要な
数だけマスクする。この結果、ゲート回路１４からはジ
ッタが最も少なくなるように爾後【プ分周されたクロッ
クが得られる。本発明によれば、爾後はクロックパター
ンを記憶したＲＯＭを用いないので全回路を１個のＬＳ
Ｉにまとめることが可能となる。　　・ ［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例を示す要部構成図で、マスク
信号発生回路１３の具体的回路図を示している。そして
、ここではタイミングパルス発生回路１１の出力として
タイミングパルス１．タイミングパルス２の２つのパル
スを出力する、即ち、マスタークロックの立ち上がり４
回に１回毎、マスク（３／４分周と呼ぶ）を２段直列に
行った場合について考える。

１２は第１図に示すと同じオアゲートでタイミングパル
ス１とタイミングパルス２の論理和を出力する。２１乃
至２４はそれぞれ多段接続されたＤタイプフリップフロ
ップ（以下ＦＦと略す）で、シフトクロックとしてはマ
スタークロックが共通に用いられている。オアゲート１
２の出力Δは初段のＦＦ２１に入っている。２５は初段
ＦＦ２１の出力Ｂと２段目ＦＦ２２の出力Ｃの反転信号
の論理積をとるアンドゲート、２６は２段目のＦＦ２２
の出力Ｃと３段目ＦＦ２３の出力りと最終段ＦＦ２４の
出力Ｅの反転信号の論理積をとるアンドゲートである。

２７はアンドゲート２５の出力Ｆと、アンドゲート２７
の出力Ｇの論理和をとるオアゲートで、該オアゲート２
７出力がクロックをマスクするマスク信号となる。この
ように構成された回路の動作を第３図に示すタイミング
チャートを参照しながら説明すれば、以下の通りである
。

オアゲート１２に第３図（ロ）、（ハ）に示すＪ：うな
タイミングパルスが入ると、その出力Ａは（ニ）に示す
ようなものとなる。この出力Ａでも（イ）に示ずマスタ
ー゛クロック２個が連続してマスクされるため、マスタ
ークロック２周期分のジッタが発生する。又、そのクロ
ックを用いてデータをラッチしようとするとき、ジッタ
が大ぎいとラッチできないことがあるという悪影響が起
こる。

オアゲート１２の出力Ａは初段ＦＦ２１に入り、マスタ
ークロックによりラッチされＱ端子から出力される。以
後、順次後段のＦ［２２〜２４にマスタークロックによ
りシフトされながらラッチされる。この結果、ＦＦ２１
〜２４の出力Ｂ、Ｃ。

Ｄ、Ｅはそれぞれ（ホ）、（へ）、（ト）、（チ）に示
寸ようなものとなる。

アンドゲート２５はＢ、Ｃ出力を受けてその出力Ｆは（
す）に示すようなものとなり、アンドゲート２６はＣ，
Ｄ、Ｅ出力を受けてその出力Ｇは（ヌ）に示寸ようなも
のとなる。オアゲート２７はアンドゲート２５．２６の
出力Ｆ、Ｇを受けて（ル）に示すようなパルスを出力す
る。このパルスは、タイミングチャートより明らかなよ
うにＦとＧが交互に現われたものであり、しかも、各Ｉ
Ｉ　１　Ｉ＋レベル間でマスタークロックを１個だけマ
スクする。従ってマスタークロックを続けて２個マスク
することがないので、ジッタを最少限（マスタークロッ
ク１周期分）にすることができる。

このオアゲート２７出力がマスタークロックをマスクす
るマスク信号となりゲート回路１４に入るので〈第１図
参照）、ゲート回路１４からはマスク信号によりマスク
され歯抜は分周されたクロックが出力されることになる
。

上述の説明ではマスタークロックを２個間引いた歯抜は
クロックを作成する場合を例にとったが、これに限るも
のではない。第２図のＦＦの多段接続数及びゲート回路
の構成を考えることにより、任意の数だけクロックを間
引いた歯抜は分周回路を作成づ゛ることができる。

［発明の効果］ 以上説明したように、本発明によれば、複数個のタイミ
ングパルスの論理和出力を多段シフトしてマスク信号を
作成する構成とすることにより回路全体を１個のＬＳＩ
にまとめることができると共に、ジッタの発生を最少限
にすることができる歯抜は分周回路を提供することがで
きる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す要部構成図、第３図は
各部の動作を示すタイミングチャート、第４図はＮ分周
とＮ／Ｍ分週の関係説明図、第５図は従来回路の構成ブ
ロック図である。 第１図において、 １１はタイミングパルス発生回路、 １２はオアゲート、 １３はマスク信号発生回路、 １４はゲート回路である。 （Ｑ）マスタークロック （ｂ）２分周されたクロック （Ｃ）マスタークロック （ｄ）３／４分周歯抜はクロック ０周とＮ／Ｍ分周のＩ！ｌ傑説明図 第４図

Claims (1)

1. 【特許請求の範囲】 マスタークロックを受けて位相の異なった複数のタイミ
   ングパルスを発生するタイミングパルス発生回路（１１
   ）と、 該タイミングパルス発生回路（１１）の出力パルスの論
   理和をとるオアゲート（１２）と、該オアゲート（１２
   ）出力をマスタークロックにより多段シフトし、各段の
   シフト出力を受けてクロックをマスクするマスク信号を
   作るマスク信号発生回路（１３）と、 該マスク信号発生回路（１３）出力とマスタークロック
   を受けて歯抜け分周されたクロックを作るゲート回路（
   １４）とにより構成されてなる歯抜け分周回路。