JP5522050B2 - クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 - Google Patents
クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 Download PDFInfo
- Publication number
- JP5522050B2 JP5522050B2 JP2010535621A JP2010535621A JP5522050B2 JP 5522050 B2 JP5522050 B2 JP 5522050B2 JP 2010535621 A JP2010535621 A JP 2010535621A JP 2010535621 A JP2010535621 A JP 2010535621A JP 5522050 B2 JP5522050 B2 JP 5522050B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- frequency division
- division ratio
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
さらに、図8に示したクロックツリー回路20の各出力端にクロック分周回路100を接続するクロック分配回路においては、クロックツリー回路20により分配されるクロックSは、常に分周されていない周波数の高いクロック信号である。そのため、クロックツリー回路20の消費電力が大きいという問題がある。
また、クロックツリー回路の消費電力が大きいという第2の問題を生じる。
他の観点による本発明の目的は、第2の問題を解決するために、クロックツリー回路の消費電力を低減できるクロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法を提供することにある。
また、他の観点による本発明によれば、クロックツリー回路の消費電力を低減できるクロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法を提供することができる。
まず、図1を参照して、本発明の実施の形態1にかかるクロック分配回路について説明する。図1は、クロックAi(iは1≦i≦64の整数)で動作する回路Ai(iは1≦i≦64の整数)、クロックNで動作する通信回路N、クロックツリー回路20、クロック分周回路10aおよび10bとを備えた半導体集積回路の例である。図8で示した背景技術にかかる半導体集積回路の例と同一の構成要素には同一の符号を付してある。
マスク回路50は、入力されたマスク信号39に応じてクロックINのクロック・パルスをマスクすることにより、クロックOUTを生成して出力する機能を有する処理回路である。
(1)通信のタイミングであるタイミングT0、T4、T8では、常にクロック・パルスをマスクせず、それ以外の通信のタイミングではないタイミングT1、T2、T3、T5、T6、T7、T9、T10、T11のいずれかにあるクロック・パルスをマスクする、
かつ、
(2)分周比の小さい場合においてクロック・パルスをマスクしたタイミングに対して、分周比の大きい場合にも当該タイミングで必ずマスクする、
ことによって、クロックS'を生成している。
(1)通信のタイミングであるタイミングT0、T4、T8では、常にクロック・パルスをマスクせず、それ以外の通信のタイミングではないタイミングT1、T2、T3、T5、T6、T7、T9、T10、T11のいずれかにあるクロック・パルスをマスクする、
かつ、
(2)分周比の小さい場合においてクロック・パルスをマスクしたタイミングに対して、分周比の大きい場合にも当該タイミングで必ずマスクする、
ことによって、クロックAiを生成する。
次に、図5を参照して、本発明の実施の形態2にかかるクロック分周回路について説明する。図5は、本発明の実施の形態2にかかるクロック分周回路の構成を示すブロック図である。本発明の実施の形態2では、実施の形態1にかかるクロック分周回路10のマスク回路50およびマスク制御回路30の具体例について説明する。
20 クロックツリー回路
22 クロックバッファ
30 マスク制御回路
31 テーブル回路
32 テーブルデータ
33 カウンタ
34 カウンタ値
35 分周比設定
36 通信タイミング情報
37 タイミング選択信号
38 位相信号
39 マスク信号
50 マスク回路
52 ラッチ回路
53 ゲート回路
61 入力クロック分周比情報
100 クロック分周回路
Claims (17)
- N/S(Nは正整数,SはNより大きい正整数)により規定された分周比に基づいて、入力クロック信号のS個のクロック・パルスのうち、(S−N)個分のクロック・パルスを減少させることにより、当該入力クロック信号をN/S分周した出力クロック信号を生成するクロック分周回路であって、
前記出力クロック信号を用いる対象回路が行うデータ通信の通信タイミングを通知する通信タイミング情報を受けて、前記通信タイミング以外のクロック・パルスを優先的に減少させる制御信号を生成する制御回路と、
前記制御回路によって生成された制御信号に応じて、前記入力クロック信号のS個のクロック・パルスのうち前記制御信号で指示されたタイミングのクロック・パルスを減少させることによって前記出力クロック信号を生成する処理回路と、を備えたクロック分周回路。 - 前記処理回路は、前記制御信号に応じて、前記入力クロック信号に含まれる複数のクロック・パルスのうち、一部のクロック・パルスをマスクすることによって前記出力クロック信号を生成する処理回路を備えたことを特徴とする請求項1記載のクロック分周回路。
- 前記制御回路は、分周比の小さい場合にマスク対象となったクロック・パルスに対しては、それよりも分周比の大きい場合にマスク対象に含めることを特徴とする請求項2記載のクロック分周回路。
- 前記制御回路は、少なくとも前記分周比を規定する分周比分母Sおよび分周比分子Nの組合せごとにマスクの要否を示すテーブルデータを予め保持するテーブル回路を備え、入力されたこれら組合せに応じて前記テーブル回路から出力されたテーブルデータを前記制御信号として出力することを特徴とする請求項2記載のクロック分周回路。
- 前記テーブル回路は、前記分周比分母Sおよび前記分周比分子Nに、前記入力クロック信号の分周比を規定するS/M(Sは正整数,MはSより大きい正整数)の分周比分母Mを加えた組合せごとにマスクの要否を示すテーブルデータを予め保持することを特徴とする請求項4記載のクロック分周回路。
- 前記制御回路は、前記入力クロック信号のクロック・パルスをカウンタでカウントしてカウント値を生成するとともに、当該カウント値が分周比分母Sに達した時点でカウント値をリセットすることにより、当該入力クロック信号に対する前記通信タイミングの相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記制御信号を生成することを特徴とする請求項2〜5いずれかに記載のクロック分周回路。
- 前記テーブル回路は、前記分周比分母S、前記分周比分子Nおよび前記分周比分母Mに、前記通信タイミングに関する情報および前記入力クロック信号のクロック・パルス数を示すカウント値を加えた組合せごとにマスクの要否を示すテーブルデータを予めテーブル回路で保持し、入力されたこれら組合せに応じて前記テーブル回路から出力されたテーブルデータを前記制御信号として出力することを特徴とする請求項4記載のクロック分周回路。
- 前記通信タイミングに関する情報は、前記対象回路における通信動作に用いるクロック信号と前記出力クロック信号との位相関係が一巡する期間の各タイミングから前記対象回路での通信タイミングを選択する通信タイミング選択情報をさらに含むことを特徴とする請求項1〜7いずれかに記載のクロック分周回路。
- クロックツリー回路と、
入力されたクロック信号に対して第1の分周を行い、前記クロックツリー回路に出力する第1のクロック分周回路と、
前記クロックツリー回路から出力される複数のクロック信号を入力し、それぞれのクロック信号に対して第2の分周を行い、複数の対象回路に出力する第2のクロック分周回路と、を備え、
前記第1のクロック分周回路と前記第2のクロック分周回路は、それぞれ、
前記第2のクロック分周回路が出力するクロック信号を用いる対象回路が行うデータ通信の通信タイミングを通知する通信タイミング情報を受けて、前記通信タイミング以外のクロック・パルスを優先的に減少させる制御信号を生成する制御回路と、
前記制御回路によって生成された制御信号に応じて、前記クロック信号のS個のクロック・パルスのうち前記制御信号で指示されたタイミングのクロック・パルスを減少させることによって出力するクロック信号を生成する処理回路と、を備えたクロック分配回路。 - 前記第1のクロック分周回路は、前記第2のクロック分周回路における第2の分周のうち、最も小さい分周比と同一の分周比に基づいて、第1の分周を行うことを特徴とする請求項9記載のクロック分配回路。
- 前記第2のクロック分周回路から出力されるクロック信号は、前記複数の対象回路がデータ通信を行うタイミングに相当するクロック・パルスを全て含むことを特徴とする請求項9又は10記載のクロック分配回路。
- N/S(Nは正整数,SはNより大きい正整数)により規定された分周比に基づいて、入力クロック信号のS個のクロック・パルスのうち、(S−N)個分のクロック・パルスを減少させることにより、当該入力クロック信号をN/S分周した出力クロック信号を生成するクロック分周方法であって、
前記出力クロック信号を用いる対象回路で行うデータ通信の通信タイミングを通知する通信タイミング情報を受けて、前記通信タイミング以外のクロック・パルスを決定し、
前記入力クロック信号のS個のクロック・パルスのうち決定されたクロック・パルスに対応するクロック・パルスを減少させることによって前記出力クロック信号を生成する、クロック分周方法。 - 前記出力クロック信号を生成するに際し、前記入力クロック信号に含まれる複数のクロック・パルスのうち、一部のクロック・パルスをマスクすることによって前記出力クロック信号を生成することを特徴とする請求項12記載のクロック分周方法。
- 分周比の小さい場合にマスク対象となったクロック・パルスに対しては、それよりも分周比の大きい場合にマスク対象に含めることを特徴とする請求項13記載のクロック分周方法。
- 入力クロック信号に対して第1の分周を行い、
第1の分周が行われたクロック信号を複数に分配し、
分配されたクロック信号に第2の分周を行い、複数の回路に出力し、
前記第1の分周及び第2の分周では、それぞれ
前記第2の分周により生成されるクロック信号を用いる対象回路で行うデータ通信の通信タイミングを通知する通信タイミング情報に基づき前記通信タイミング以外のクロック・パルスを決定し、
前記入力クロック信号のS個のクロック・パルスのうち決定されたクロック・パルスに対応するクロック・パルスを優先的に減少させることによって出力するクロック信号を生成する、クロック分配方法。 - 前記第1の分周を行うに際し、前記第2の分周のうち、最も小さい分周比と同一の分周比に基づいて、第1の分周を行うことを特徴とする請求項15記載のクロック分配方法。
- 前記第2の分周によって出力されるクロック信号は、前記複数の対象回路がデータ通信を行うタイミングに相当するクロック・パルスを全て含むことを特徴とする請求項15又は16記載のクロック分配方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010535621A JP5522050B2 (ja) | 2008-10-29 | 2009-07-30 | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008278497 | 2008-10-29 | ||
JP2008278497 | 2008-10-29 | ||
JP2010535621A JP5522050B2 (ja) | 2008-10-29 | 2009-07-30 | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 |
PCT/JP2009/003631 WO2010050097A1 (ja) | 2008-10-29 | 2009-07-30 | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010050097A1 JPWO2010050097A1 (ja) | 2012-03-29 |
JP5522050B2 true JP5522050B2 (ja) | 2014-06-18 |
Family
ID=42128471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010535621A Active JP5522050B2 (ja) | 2008-10-29 | 2009-07-30 | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8422619B2 (ja) |
JP (1) | JP5522050B2 (ja) |
WO (1) | WO2010050097A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8576967B2 (en) * | 2008-07-23 | 2013-11-05 | Nec Corporation | Semiconductor device and communication method |
WO2010050097A1 (ja) * | 2008-10-29 | 2010-05-06 | 日本電気株式会社 | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 |
WO2010050098A1 (ja) * | 2008-10-29 | 2010-05-06 | 日本電気株式会社 | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 |
US8904115B2 (en) * | 2010-09-28 | 2014-12-02 | Texas Instruments Incorporated | Cache with multiple access pipelines |
US8671380B2 (en) * | 2011-07-18 | 2014-03-11 | Apple Inc. | Dynamic frequency control using coarse clock gating |
CN102508804A (zh) * | 2011-10-20 | 2012-06-20 | 豪威科技(上海)有限公司 | Sd/sdio主控制器 |
JP6115715B2 (ja) * | 2013-03-26 | 2017-04-19 | セイコーエプソン株式会社 | クロック生成装置、電子機器、移動体及びクロック生成方法 |
KR20150082911A (ko) * | 2014-01-08 | 2015-07-16 | 삼성전자주식회사 | 반도체 장치 및 그 제어 방법 |
US9214943B1 (en) * | 2014-10-16 | 2015-12-15 | Freescale Semiconductor, Inc. | Fractional frequency divider |
CN106992770B (zh) | 2016-01-21 | 2021-03-30 | 华为技术有限公司 | 时钟电路及其传输时钟信号的方法 |
CN109831191B (zh) * | 2016-09-13 | 2021-10-26 | 华为技术有限公司 | 一种多路时钟分发电路及电子设备 |
US11429133B2 (en) * | 2017-03-24 | 2022-08-30 | Huawei Technologies Co., Ltd. | Mobile terminal |
TWI627832B (zh) * | 2017-04-07 | 2018-06-21 | 奇景光電股份有限公司 | 時脈除頻方法及其電路 |
KR20220063579A (ko) * | 2020-11-10 | 2022-05-17 | 삼성전자주식회사 | 전력의 절약을 위한 클록 생성기 및 이를 포함하는 시스템 온 칩 |
US11422586B1 (en) * | 2021-02-24 | 2022-08-23 | Texas Instruments Incorporated | Methods and systems for generation of balanced secondary clocks from root clock |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63151217A (ja) * | 1986-12-16 | 1988-06-23 | Fujitsu Ltd | 歯抜け分周回路 |
JPH05160721A (ja) * | 1991-12-05 | 1993-06-25 | Toshiba Corp | 分周回路 |
JPH0946222A (ja) * | 1995-07-25 | 1997-02-14 | Nippon Steel Corp | 可変クロック発生回路 |
JP2000035832A (ja) * | 1998-07-21 | 2000-02-02 | Nec Corp | 半導体集積回路及びそのクロック分配方法 |
JP2001320022A (ja) * | 2000-05-10 | 2001-11-16 | Nec Corp | 集積回路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5239215A (en) * | 1988-05-16 | 1993-08-24 | Matsushita Electric Industrial Co., Ltd. | Large scale integrated circuit configured to eliminate clock signal skew effects |
US5043596A (en) * | 1988-09-14 | 1991-08-27 | Hitachi, Ltd. | Clock signal supplying device having a phase compensation circuit |
US5040197A (en) * | 1990-03-09 | 1991-08-13 | Codex Corp. | Fractional frequency divider for providing a symmetrical output signal |
US5088057A (en) * | 1990-04-05 | 1992-02-11 | At&T Bell Laboratories | Rational rate frequency generator |
JP2923882B2 (ja) * | 1997-03-31 | 1999-07-26 | 日本電気株式会社 | クロック供給回路を備える半導体集積回路 |
JP3879265B2 (ja) | 1998-07-17 | 2007-02-07 | ソニー株式会社 | 電子メール提供装置、通信端末装置、および電子メールシステム |
JP2001127618A (ja) | 1999-10-26 | 2001-05-11 | Yokogawa Electric Corp | クロック信号発生回路 |
US6639443B1 (en) * | 2002-04-22 | 2003-10-28 | Broadcom Corporation | Conditional clock buffer circuit |
JP2005045507A (ja) | 2003-07-28 | 2005-02-17 | Yamaha Corp | 非整数分周器 |
JP4371046B2 (ja) * | 2004-11-24 | 2009-11-25 | ソニー株式会社 | クロック分周回路 |
JP4182071B2 (ja) | 2005-02-28 | 2008-11-19 | キヤノン株式会社 | 撮像装置 |
WO2008056551A1 (fr) * | 2006-11-10 | 2008-05-15 | Nec Corporation | Circuit de diviseur de fréquence de signal d'horloge |
WO2008065869A1 (fr) * | 2006-11-29 | 2008-06-05 | Nec Corporation | Circuit de division de fréquence de signal d'horloge et procédé de division de fréquence de signal d'horloge |
US7956665B2 (en) * | 2008-02-29 | 2011-06-07 | Qimonda Ag | Methods and articles of manufacture for operating electronic devices on a plurality of clock signals |
JP5343966B2 (ja) * | 2008-03-17 | 2013-11-13 | 日本電気株式会社 | クロック信号分周回路および方法 |
WO2010050098A1 (ja) * | 2008-10-29 | 2010-05-06 | 日本電気株式会社 | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 |
WO2010050097A1 (ja) * | 2008-10-29 | 2010-05-06 | 日本電気株式会社 | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 |
-
2009
- 2009-07-30 WO PCT/JP2009/003631 patent/WO2010050097A1/ja active Application Filing
- 2009-07-30 JP JP2010535621A patent/JP5522050B2/ja active Active
- 2009-07-30 US US13/058,463 patent/US8422619B2/en active Active
-
2013
- 2013-03-13 US US13/798,711 patent/US8629703B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63151217A (ja) * | 1986-12-16 | 1988-06-23 | Fujitsu Ltd | 歯抜け分周回路 |
JPH05160721A (ja) * | 1991-12-05 | 1993-06-25 | Toshiba Corp | 分周回路 |
JPH0946222A (ja) * | 1995-07-25 | 1997-02-14 | Nippon Steel Corp | 可変クロック発生回路 |
JP2000035832A (ja) * | 1998-07-21 | 2000-02-02 | Nec Corp | 半導体集積回路及びそのクロック分配方法 |
JP2001320022A (ja) * | 2000-05-10 | 2001-11-16 | Nec Corp | 集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US20130194008A1 (en) | 2013-08-01 |
JPWO2010050097A1 (ja) | 2012-03-29 |
US8422619B2 (en) | 2013-04-16 |
US8629703B2 (en) | 2014-01-14 |
WO2010050097A1 (ja) | 2010-05-06 |
US20110200162A1 (en) | 2011-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5522050B2 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
JP5488470B2 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
JP5338819B2 (ja) | クロック分周回路、及びクロック分周方法 | |
JP5343966B2 (ja) | クロック信号分周回路および方法 | |
US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
US8644447B2 (en) | System and a method for generating time bases in low power domain | |
JP4560039B2 (ja) | 直交クロック分周器 | |
EP3350928B1 (en) | High-speed programmable clock divider | |
CN108039885B (zh) | 一种高速分频方法及具有占空比调节功能的高速分频器 | |
US6667638B1 (en) | Apparatus and method for a frequency divider with an asynchronous slip | |
JP5493591B2 (ja) | クロック分周回路および方法 | |
JP5223696B2 (ja) | クロック分周回路、及びクロック分周方法 | |
CN108111163B (zh) | 一种高速分频器 | |
JP2013115529A (ja) | クロック分周装置 | |
US7253673B2 (en) | Multi-phase clock generator and generating method for network controller | |
CN112290939B (zh) | 一种分频时钟产生电路及其分频方法 | |
JP4967400B2 (ja) | クロック分周器 | |
JP2005322075A (ja) | クロック信号出力装置 | |
JP6254465B2 (ja) | 分周クロック生成回路 | |
WO2009116399A1 (ja) | クロック信号分周回路および方法 | |
JP2014086951A (ja) | 分周パルス生成回路 | |
JP2003142992A (ja) | クロック生成回路 | |
JP2010258761A (ja) | クロック分周回路 | |
JP2003168979A (ja) | バイナリコード発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140204 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5522050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |