JP6254465B2 - 分周クロック生成回路 - Google Patents

Description

この発明は、分周クロック生成回路に係り、特に、入力クロックから周波数を低減させた分周クロックを生成する回路に関する。

従来から、各種の分周回路が使用されている。
例えば、特許文献１に開示された分周回路では、第１のフリップフロップの出力を第２のフリップフロップのデータ端子に入力すると共に第２のフリップフロップの出力信号の極性を反転して第１のフリップフロップのデータ端子に入力し、入力クロックと第２のフリップフロップの出力信号との排他的論理和をとってこの結果信号を第１および第２のフリップフロップのクロック端子にそれぞれ供給することにより、第１のフリップフロップの出力信号または第２のフリップフロップの出力信号が分周信号として取り出される。

また、特許文献２には、２つのフリップフロップを用いて入力クロックを１／２の周波数に分周することにより互いに位相が異なる第１のクロック信号と第２のクロック信号を出力し、第２のクロック信号を遅延素子で遅延させた信号と第１のクロック信号との排他的論理和をとって出力クロック信号とするクロック信号出力装置が開示されている。

特開平９−８３３５３号公報 特開２００５−３２２０７５号公報

しかしながら、特許文献１の分周回路は、奇数分周を行った場合でもＨレベルの期間とＬレベルの期間が同一となるデューティ比５０％の分周信号を得ようとするもので、デューティ比を調整することはできない。
また、特許文献２のクロック信号出力装置は、デューティ比が劣化した入力クロックから同一の周波数および所定のデューティ比の出力クロック信号を得ることを目的としており、出力クロック信号のデューティ比を変化させるためには、遅延素子として、遅延量の異なる他の遅延素子を使用しなければならなかった。

クロック信号に同期した動作を行う回路においては、それぞれ所定の周波数およびデューティ比のクロック信号が必要とされることがあり、入力クロックからデューティ比と分周数を調整可能な分周クロックを生成することが望まれている。

この発明は、このような従来の問題点を解消するためになされたもので、入力クロックから所望のデューティ比と分周数を有する分周クロックを容易に生成することができる分周クロック生成回路を提供することを目的とする。

本発明に係る分周クロック生成回路は、入力クロックの１周期を単位として分周クロックのＨレベルの期間を示すＨ幅値およびＬレベルの期間を示すＬ幅値をそれぞれ設定するためのＨ幅値設定端子およびＬ幅値設定端子と、入力クロックの数をカウントしてカウント値がＨ幅値設定端子から設定されたＨ幅値とＬ幅値設定端子から設定されたＬ幅値の和になる毎にカウント値をリセットし、カウント値がリセットされる毎に第１のパルス開始トリガを出力すると共に、カウント値がＨ幅値およびＬ幅値のうちの一方になる毎に第２のパルス開始トリガを出力するカウンタ部と、第１のパルス開始トリガが出力されてから次に第２のパルス開始トリガが出力されるまで第１のレベルを維持すると共に第２のパルス開始トリガが出力されてから次に第１のパルス開始トリガが出力されるまで第２のレベルを維持する分周用データを作成する分周用データ作成部と、分周用データを入力クロックに同期させて分周クロックとして出力する出力部とを備えたものである。

カウンタ部は、第１のパルス開始トリガとして、カウント値がリセットされる毎に入力クロック１周期にわたって第１のレベルとなり且つその他の期間は第２のレベルとなる信号を出力し、第２のパルス開始トリガとして、カウント値がＨ幅値およびＬ幅値のうちの一方になる毎に入力クロック１周期にわたって第１のレベルとなり且つその他の期間は第２のレベルとなる信号を出力し、分周用データ作成部は、第１のパルス開始トリガが第１のレベルになってから次に第２のパルス開始トリガが第１のレベルになるまで第１のレベルを維持すると共に第２のパルス開始トリガが第１のレベルになってから次に第１のパルス開始トリガが第１のレベルになるまで第２のレベルを維持する分周用データを作成するように構成することができる。
カウンタ部は、カウント値がリセットされる毎に第１のパルス開始トリガとしてＨパルス開始トリガを出力し、カウント値がＨ幅値になる毎に第２のパルス開始トリガとしてＬパルス開始トリガを出力し、第１のレベルは、Ｈレベルであり、第２のレベルは、Ｌレベルであるように構成することができる。
あるいは、カウンタ部は、カウント値がリセットされる毎に第１のパルス開始トリガとしてＬパルス開始トリガを出力し、カウント値がＬ幅値になる毎に第２のパルス開始トリガとしてＨパルス開始トリガを出力し、第１のレベルは、Ｌレベルであり、第２のレベルは、Ｈレベルであるように構成することもできる。
好ましくは、出力部は、分周用データをデータ端子に入力すると共に入力クロックをクロック端子に入力するフリップフロップから形成される。

この発明によれば、カウンタ部は、カウント値がＨ幅値設定端子から設定されたＨ幅値とＬ幅値設定端子から設定されたＬ幅値の和になる毎にカウント値をリセットして第１のパルス開始トリガを出力すると共にカウント値がＨ幅値およびＬ幅値のうちの一方になる毎に第２のパルス開始トリガを出力し、分周用データ作成部が、第１のパルス開始トリガが出力されてから次に第２のパルス開始トリガが出力されるまで第１のレベルを維持すると共に第２のパルス開始トリガが出力されてから次に第１のパルス開始トリガが出力されるまで第２のレベルを維持する分周用データを作成し、出力部が、分周用データを入力クロックに同期させて分周クロックとして出力するので、入力クロックから所望のデューティ比と分周数を有する分周クロックを容易に生成することが可能となる。

この発明の実施の形態に係る分周クロック生成回路の構成を示すブロック図である。 実施の形態に係る分周クロック生成回路にＨ幅値＝３およびＬ幅値＝２を設定して５分周クロックを生成する際のタイミングチャートである。 実施の形態に係る分周クロック生成回路にＨ幅値＝７およびＬ幅値＝２を設定して９分周クロックを生成する際のタイミングチャートである。

以下、この発明の実施の形態を添付図面に基づいて説明する。
図１に、実施の形態に係る分周クロック生成回路の構成を示す。分周クロック生成回路は、外部からＨ幅値およびＬ幅値をそれぞれ設定するためのＨ幅値設定端子ＳＨおよびＬ幅値設定端子ＳＬを有すると共に、外部から入力クロックＣＬ０を入力するための入力端子ＳＩと生成された分周クロックＣＬ１を出力するための出力端子ＳＯを有している。なお、Ｈ幅値およびＬ幅値は、それぞれ、入力クロックＣＬ０の１周期を単位として、生成しようとする分周クロックＣＬ１のＨレベルおよびＬレベルの期間を示すものである。

Ｈ幅値設定端子ＳＨおよびＬ幅値設定端子ＳＬにカウンタ部１が接続され、カウンタ部１に分周用データ作成部２が接続され、分周用データ作成部２に出力部３が接続されている。また、カウンタ部１と分周用データ作成部２と出力部３のそれぞれに入力端子ＳＩが接続され、出力部３に出力端子ＳＯが接続されている。

カウンタ部１は、入力端子ＳＩを介して入力された入力クロックＣＬ０の立ち上がりエッジをとらえて入力クロックＣＬ０の数をカウントするもので、カウント値がＨ幅値設定端子ＳＨから設定されたＨ幅値とＬ幅値設定端子ＳＬから設定されたＬ幅値の和になる毎にカウント値を「１」にリセットする。
また、カウンタ部１は、カウント値が「１」にリセットされる毎にＨパルス開始トリガＴｒＨを出力する。Ｈパルス開始トリガＴｒＨとしては、カウント値が「１」にリセットされる毎に、入力クロックＣＬ０の１周期にわたってＨレベルとなり且つその他の期間はＬレベルとなる信号が用いられる。
さらに、カウンタ部１は、カウント値がＨ幅値設定端子ＳＨから設定されたＨ幅値になる毎にＬパルス開始トリガＴｒＬを出力する。Ｌパルス開始トリガＴｒＬとしては、カウント値がＨ幅値になる毎に、入力クロックＣＬ０の１周期にわたってＨレベルとなり且つその他の期間はＬレベルとなる信号が用いられる。

分周用データ作成部２は、カウンタ部１からＨパルス開始トリガＴｒＨおよびＬパルス開始トリガＴｒＬを入力し、入力クロックＣＬ０に同期させて、Ｈパルス開始トリガＴｒＨがＨレベルになってから次にＬパルス開始トリガＴｒＬがＨレベルになるまでＨレベルを維持すると共にＬパルス開始トリガＴｒＬがＨレベルになってから次にＨパルス開始トリガＴｒＨがＨレベルになるまでＬレベルを維持するような分周用データＤＤを作成する。

ここで、カウンタ部１のカウント値が「１」にリセットされると、Ｈパルス開始トリガＴｒＨがＨレベルとなり、カウント値がＨ幅値になると、Ｌパルス開始トリガＴｒＬがＨレベルとなり、カウント値がＨ幅値とＬ幅値の和になると、「１」にリセットされるため、分周用データＤＤは、カウンタ部１のカウント値が「１」にリセットされてからＨ幅値になるまでＨレベルを維持し、カウンタ部１のカウント値がＨ幅値になってからリセットされるまで、すなわち、Ｈ幅値になってからＨ幅値とＬ幅値の和になるまでＬレベルを維持することとなる。その結果、Ｈ幅値で示される期間にわたってＨレベルとなり、その後、Ｌ幅値で示される期間にわたってＬレベルとなり、これを繰り返す波形の分周用データＤＤが作成される。

出力部３は、フリップフロップにより形成され、分周用データ作成部２で作成された分周用データＤＤをデータ端子Ｄに入力し、入力端子ＳＩからクロック端子に入力された入力クロックＣＬ０に同期させて、分周用データＤＤを分周クロックＣＬ１として出力端子ＳＯへ出力する。

次に、図２のタイミングチャートを参照して、実施の形態に係る分周クロック生成回路の動作を説明する。
ここでは、Ｈ幅値として「３」がＨ幅値設定端子ＳＨを介してカウンタ部１に設定されると共にＬ幅値として「２」がＬ幅値設定端子ＳＬを介してカウンタ部１に設定されるものとする。

まず、時刻Ｔ０に、カウンタ部１による入力クロックＣＬ０の数のカウントが開始されるときには、カウンタ部１から出力されるＨパルス開始トリガＴｒＨおよびＬパルス開始トリガＴｒＬは、共にＬレベルとなっている。カウントの開始から入力クロックＣＬ０の次の立ち上がりエッジに同期して、時刻Ｔ１に、カウント値が「１」になると共に、カウンタ部１から出力されるＨパルス開始トリガＴｒＨが、入力クロックＣＬ０の１周期Ｐにわたって時刻Ｔ２までＨレベルとなる。Ｈパルス開始トリガＴｒＨは、時刻Ｔ２を過ぎるとＬレベルに戻される。

時刻Ｔ１にＨパルス開始トリガＴｒＨがＨレベルに立ち上がるため、入力クロックＣＬ０の次の立ち上がりエッジに同期して、時刻Ｔ２に、分周用データ作成部２で作成される分周用データＤＤがＨレベルとなる。分周用データＤＤは、次にＬパルス開始トリガＴｒＬがＨレベルになるまでＨレベルを維持する。

カウンタ部１におけるカウントが続けられ、時刻Ｔ３に、カウント値がＨ幅値設定端子ＳＨを介してカウンタ部１に設定されたＨ幅値に等しい「３」になると、入力クロックＣＬ０の次の立ち上がりエッジに同期して、時刻Ｔ４に、カウンタ部１から出力されるＬパルス開始トリガＴｒＬが、入力クロックＣＬ０の１周期Ｐにわたって時刻Ｔ５までＨレベルとなる。Ｌパルス開始トリガＴｒＬは、時刻Ｔ５を過ぎるとＬレベルに戻される。

時刻Ｔ４にＬパルス開始トリガＴｒＬがＨレベルに立ち上がるため、時刻Ｔ２からＨレベルを維持してきた分周用データＤＤは、入力クロックＣＬ０の次の立ち上がりエッジに同期して、時刻Ｔ５に、Ｌレベルとなる。分周用データＤＤは、次にＨパルス開始トリガＴｒＨがＨレベルになるまでＬレベルを維持する。

さらに、時刻Ｔ５に、カウント値がＨ幅値設定端子ＳＨを介して設定されたＨ幅値とＬ幅値設定端子ＳＬを介して設定されたＬ幅値の和に等しい「５」になると、入力クロックＣＬ０の次の立ち上がりエッジに同期して、時刻Ｔ６に、カウント値が「１」にリセットされると共に、Ｈパルス開始トリガＴｒＨが、再び、入力クロックＣＬ０の１周期Ｐにわたって時刻Ｔ７までＨレベルとなる。
時刻Ｔ６にＨパルス開始トリガＴｒＨがＨレベルに立ち上がるため、時刻Ｔ５からＬレベルを維持してきた分周用データＤＤは、入力クロックＣＬ０の次の立ち上がりエッジに同期して、時刻Ｔ７に、再びＨレベルとなる。

このようにして、カウンタ部１のカウント値がＨ幅値に等しい「３」になる毎にＬパルス開始トリガＴｒＬが入力クロックＣＬ０の１周期ＰにわたってＨレベルとなり、カウント値がＨ幅値とＬ幅値の和に等しい「５」になる毎にＨパルス開始トリガＴｒＨが入力クロックＣＬ０の１周期ＰにわたってＨレベルになると共にカウント値が「１」にリセットされ、分周用データ作成部２で作成される分周用データＤＤは、Ｈ幅値で示される、入力クロックＣＬ０の３周期分の期間３・ＰにわたってＨレベルを維持した後、Ｌ幅値で示される、入力クロックＣＬ０の２周期分の期間２・ＰにわたってＬレベルを維持する信号となる。

この分周用データＤＤは、出力部３に入力され、入力クロックＣＬ０に同期して分周クロックＣＬ１として出力端子ＳＯに出力される。分周クロックＣＬ１は、分周用データＤＤと同一の波形を有しており、入力クロックＣＬ０の３周期分にわたるＨレベルの期間と入力クロックＣＬ０の２周期分にわたるＬレベルの期間とを有するデューティ比３：２の５分周クロックである。

同様に、Ｈ幅値として「７」がＨ幅値設定端子ＳＨを介してカウンタ部１に設定されると共にＬ幅値として「２」がＬ幅値設定端子ＳＬを介してカウンタ部１に設定された場合の、分周クロック生成回路の動作を図３のタイミングチャートに示す。
時刻Ｔ０に、カウンタ部１による入力クロックＣＬ０の数のカウントが開始され、入力クロックＣＬ０の次の立ち上がりエッジに同期して、時刻Ｔ１１に、カウント値が「１」になると共に、カウンタ部１から出力されるＨパルス開始トリガＴｒＨが、入力クロックＣＬ０の１周期Ｐにわたって時刻Ｔ１２までＨレベルとなる。Ｈパルス開始トリガＴｒＨは、時刻Ｔ１２を過ぎるとＬレベルに戻される。

時刻Ｔ１１にＨパルス開始トリガＴｒＨがＨレベルに立ち上がるため、入力クロックＣＬ０の次の立ち上がりエッジに同期して、時刻Ｔ１２に、分周用データ作成部２で作成される分周用データＤＤがＨレベルとなる。分周用データＤＤは、次にＬパルス開始トリガＴｒＬがＨレベルになるまでＨレベルを維持する。

カウンタ部１におけるカウントが続けられ、時刻Ｔ１３に、カウント値がＨ幅値設定端子ＳＨを介してカウンタ部１に設定されたＨ幅値に等しい「７」になると、入力クロックＣＬ０の次の立ち上がりエッジに同期して、時刻Ｔ１４に、カウンタ部１から出力されるＬパルス開始トリガＴｒＬが、入力クロックＣＬ０の１周期Ｐにわたって時刻Ｔ１５までＨレベルとなる。Ｌパルス開始トリガＴｒＬは、時刻Ｔ１５を過ぎるとＬレベルに戻される。

時刻Ｔ１４にＬパルス開始トリガＴｒＬがＨレベルに立ち上がるため、時刻Ｔ１２からＨレベルを維持してきた分周用データＤＤは、入力クロックＣＬ０の次の立ち上がりエッジに同期して、時刻Ｔ１５に、Ｌレベルとなる。分周用データＤＤは、次にＨパルス開始トリガＴｒＨがＨレベルになるまでＬレベルを維持する。

さらに、時刻Ｔ１５に、カウント値がＨ幅値設定端子ＳＨを介して設定されたＨ幅値とＬ幅値設定端子ＳＬを介して設定されたＬ幅値の和に等しい「９」になると、入力クロックＣＬ０の次の立ち上がりエッジに同期して、時刻Ｔ１６に、カウント値が「１」にリセットされると共に、Ｈパルス開始トリガＴｒＨが、再び、入力クロックＣＬ０の１周期Ｐにわたって時刻Ｔ１７までＨレベルとなる。
時刻Ｔ１６にＨパルス開始トリガＴｒＨがＨレベルに立ち上がるため、時刻Ｔ１５からＬレベルを維持してきた分周用データＤＤは、入力クロックＣＬ０の次の立ち上がりエッジに同期して、時刻Ｔ１７に、再びＨレベルとなる。

このようにして、カウンタ部１のカウント値がＨ幅値に等しい「７」になる毎にＬパルス開始トリガＴｒＬが入力クロックＣＬ０の１周期ＰにわたってＨレベルとなり、カウント値がＨ幅値とＬ幅値の和に等しい「９」になる毎にＨパルス開始トリガＴｒＨが入力クロックＣＬ０の１周期ＰにわたってＨレベルになると共にカウント値が「１」にリセットされ、分周用データ作成部２で作成される分周用データＤＤは、Ｈ幅値で示される、入力クロックＣＬ０の７周期分の期間７・ＰにわたってＨレベルを維持した後、Ｌ幅値で示される、入力クロックＣＬ０の２周期分の期間２・ＰにわたってＬレベルを維持する信号となる。

この分周用データＤＤは、出力部３に入力され、入力クロックＣＬ０に同期して分周クロックＣＬ１として出力端子ＳＯに出力される。分周クロックＣＬ１は、分周用データＤＤと同一の波形を有しており、入力クロックＣＬ０の７周期分にわたるＨレベルの期間と入力クロックＣＬ０の２周期分にわたるＬレベルの期間とを有するデューティ比７：２の９分周クロックである。

同様にして、Ｈ幅値設定端子ＳＨおよびＬ幅値設定端子ＳＬを介して任意のＨ幅値およびＬ幅値を設定することにより、設定されたＨ幅値およびＬ幅値に対応したデューティ比と分周数を有する分周クロックを容易に生成することが可能となる。
なお、上記の実施の形態では、カウンタ部１のカウント値がリセットされる毎にＨパルス開始トリガＴｒＨを入力クロックＣＬ０の１周期ＰにわたってＨレベルとし、カウント値がＨ幅値に等しくなる毎にＬパルス開始トリガＴｒＬを入力クロックＣＬ０の１周期ＰにわたってＨレベルとしたが、これに限るものではない。逆に、カウンタ部１のカウント値がリセットされる毎にＨパルス開始トリガＴｒＨを入力クロックＣＬ０の１周期ＰにわたってＬレベルとし且つその他の期間はＨレベルとし、カウント値がＨ幅値に等しくなる毎にＬパルス開始トリガＴｒＬを入力クロックＣＬ０の１周期ＰにわたってＬレベルとし且つその他の期間はＨレベルとすることもできる。

また、カウンタ部１のカウント値がリセットされる毎にＬパルス開始トリガＴｒＬを入力クロックＣＬ０の１周期ＰにわたってＨレベルとし、カウント値がＬ幅値に等しくなる毎にＨパルス開始トリガＴｒＨを入力クロックＣＬ０の１周期ＰにわたってＨレベルとしてもよい。
同様に、カウンタ部１のカウント値がリセットされる毎にＬパルス開始トリガＴｒＬを入力クロックＣＬ０の１周期ＰにわたってＬレベルとし且つその他の期間はＨレベルとし、カウント値がＬ幅値に等しくなる毎にＨパルス開始トリガＴｒＨを入力クロックＣＬ０の１周期ＰにわたってＬレベルとし且つその他の期間はＨレベルとしてもよい。

上記の実施の形態では、Ｈ幅値設定端子ＳＨおよびＬ幅値設定端子ＳＬを介してＨ幅値およびＬ幅値をそれぞれ設定したが、これに限るものではなく、入力クロックの１周期を単位として分周クロックの周期を示す周期値（Ｈ幅値とＬ幅値の和）を設定するための周期値設定端子と、Ｈ幅値およびＬ幅値のうちの一方を設定するためのレベル幅値設定端子とを備え、周期値設定端子から設定された周期値とレベル幅値設定端子から設定されたＨ幅値およびＬ幅値のうちの一方とに基づいて、周期値とＨ幅値とＬ幅値を認識しても、同様の動作を行わせることが可能となる。

１ カウンタ部、２ 分周用データ作成部、３ 出力部、ＳＨ Ｈ幅値設定端子、ＳＬ Ｌ幅値設定端子、ＳＩ 入力端子、ＳＯ 出力端子、ＣＬ０ 入力クロック、ＣＬ１ 分周クロック、ＴｒＨ Ｈパルス開始トリガ、ＴｒＬ Ｌパルス開始トリガ、ＤＤ 分周用データ、Ｐ 入力クロックの周期。

Claims (5)

1. 入力クロックの１周期を単位として分周クロックのＨレベルの期間を示すＨ幅値およびＬレベルの期間を示すＬ幅値をそれぞれ設定するためのＨ幅値設定端子およびＬ幅値設定端子と、
   前記入力クロックの数をカウントしてカウント値が前記Ｈ幅値設定端子から設定された前記Ｈ幅値と前記Ｌ幅値設定端子から設定された前記Ｌ幅値の和になる毎にカウント値をリセットし、カウント値がリセットされる毎に第１のパルス開始トリガを出力すると共に、カウント値が前記Ｈ幅値および前記Ｌ幅値のうちの一方になる毎に第２のパルス開始トリガを出力するカウンタ部と、
   前記第１のパルス開始トリガが出力されてから次に前記第２のパルス開始トリガが出力されるまで第１のレベルを維持すると共に前記第２のパルス開始トリガが出力されてから次に前記第１のパルス開始トリガが出力されるまで第２のレベルを維持する分周用データを作成する分周用データ作成部と、
   前記分周用データを前記入力クロックに同期させて前記分周クロックとして出力する出力部と
   を備えたことを特徴とする分周クロック生成回路。
2. 前記カウンタ部は、前記第１のパルス開始トリガとして、カウント値がリセットされる毎に入力クロック１周期にわたって前記第１のレベルとなり且つその他の期間は前記第２のレベルとなる信号を出力し、前記第２のパルス開始トリガとして、カウント値が前記Ｈ幅値および前記Ｌ幅値のうちの一方になる毎に入力クロック１周期にわたって前記第１のレベルとなり且つその他の期間は前記第２のレベルとなる信号を出力し、
   前記分周用データ作成部は、前記第１のパルス開始トリガが前記第１のレベルになってから次に前記第２のパルス開始トリガが前記第１のレベルになるまで前記第１のレベルを維持すると共に前記第２のパルス開始トリガが前記第１のレベルになってから次に前記第１のパルス開始トリガが前記第１のレベルになるまで前記第２のレベルを維持する前記分周用データを作成する請求項１に記載の分周クロック生成回路。
3. 前記カウンタ部は、カウント値がリセットされる毎に前記第１のパルス開始トリガとしてＨパルス開始トリガを出力し、カウント値が前記Ｈ幅値になる毎に第２のパルス開始トリガとしてＬパルス開始トリガを出力し、前記第１のレベルは、Ｈレベルであり、前記第２のレベルは、Ｌレベルである請求項２に記載の分周クロック生成回路。
4. 前記カウンタ部は、カウント値がリセットされる毎に前記第１のパルス開始トリガとしてＬパルス開始トリガを出力し、カウント値が前記Ｌ幅値になる毎に第２のパルス開始トリガとしてＨパルス開始トリガを出力し、前記第１のレベルは、Ｌレベルであり、前記第２のレベルは、Ｈレベルである請求項２に記載の分周クロック生成回路。
5. 前記出力部は、前記分周用データをデータ端子に入力すると共に前記入力クロックをクロック端子に入力するフリップフロップからなる請求項１〜４のいずれか一項に記載の分周クロック生成回路。

Images