JP2013066297A - Ｐｗｍ信号出力回路とｐｗｍ信号出力制御方法およびプログラム - Google Patents

Abstract

【課題】複数ＰＷＭ信号を自由に設定可能なＰＷＭ信号出力回路で各ＰＷＭ信号の相補の使用を適正に行う。
【解決手段】クロック計数用のカウンタとデッドタイム値記憶用レジスタと、開始設定値と停止設定値が設定され且つ生成した自開始信号で立上り自停止信号で立下るＰＷＭ信号を各々出力する複数のＰＷＭ信号出力手段とを備え、各々先の立下げＰＷＭ信号を出力する前段側と次の立下げＰＷＭ信号を出力する後段側とし、後段側は自開始設定値と前段側の停止設定値との差がデッドタイム値より小さく当該停止設定値とデッドタイム値の和がカウンタ値と一致した場合に、また差がデッドタイム値以上で自開始設定値とカウンタ値とが一致した場合に開始信号を生成し、前段側は自開始設定値がデッドタイム値より小さくデッドタイム値とカウンタ値が一致すると、また自開始設定値がデッドタイム値以上で自開始設定値とカウンタ値が一致すると開始信号を生成する。
【選択図】図３

Description

本発明は、複数のＰＷＭ（Pulse Width Modulation）信号を生成して出力するＰＷＭ信号出力回路とＰＷＭ信号出力制御方法およびプログラムに係り、特に、それぞれ周期およびディーティが任意に設定される各ＰＷＭ信号に対するデッドタイム（各ＰＷＭ信号が同時にオンしない時間）の付加を効率的に行うのに好適なＰＷＭ信号出力回路とＰＷＭ信号出力制御方法およびプログラムに関するものである。

ＰＷＭ信号は、ＩＴ調理器や無停電電源装置などのインバータ制御に設けられたＩＧＢＴ（Insulated Gate Bipolar Transistor）の制御等に用いられている。

例えば、ＩＴ調理器に用いられるインバータ回路は２個のスイッチング素子から構成され、それぞれのスイッチング素子をＰＷＭ信号によりオン・オフ制御する。このような構成において、２個のスイッチング素子が同時にオンした場合には、貫通電流が流れてインバータ制御回路にダメージを与えてしまう。

このような問題に対処するために、複数のＰＷＭ信号が同時にオンしないように、インバータ制御用マイクロコンピュータとしてデッドタイム付きＰＷＭ信号を出力する技術が例えば特許文献１〜３等において記載されている。

例えば、特許文献１では、インバータ制御用のための相補ＰＷＭ信号を生成する半導体装置において、２つのＰＷＭ信号のそれぞれに対して、各ＰＷＭ信号が同時オンしない時間（デッドタイム）を柔軟にかつ容易な構成によって付加可能とする技術が記載されている。

具体的には、この技術においては、半導体装置として、第１のＰＷＭ信号と、この第１のＰＷＭ信号の反転信号である第２のＰＷＭ信号とを生成する相補ＰＷＭ生成部と、第１のＰＷＭ信号の立ち上がり時に第１のデッドタイムを付加するとともに、第２のＰＷＭ信号の立ち上がり時に第２のデッドタイムを付加するデッドタイム付加部とを備え、デッドタイム付加部においては、第１のデッドタイムと第２のデッドタイムとを、個別に設定可能に構成している。

また、デッドタイム付加部においては、デッドタイマと、第１，第２のデッドタイム設定レジスタとを備え、デッドタイマの値が第１のデッドタイム設定レジスタの設定値に達するまでの時間を、第１のＰＷＭ信号の立ち上がり時に第１のデッドタイムとして付加する一方で、デッドタイマの値が第２のデッドタイム設定レジスタの設定値に達するまでの時間を、第２のＰＷＭ信号の立ち上がり時に第２のデッドタイムとして付加している。

このような構成とすることで、ＰＷＭ信号とその反転信号とで異なるデッドタイムの設定が可能となり、回路上でデッドタイムの最適値を変更・設定する必要がなくなるとともに、個別に最適なデッドタイムの設定を実施することが可能となり、電力損失を抑えた、より高度な制御を行うことが可能となる。

しかしながら、この特許文献５に記載の技術においては、以下のような課題には対処することができない。

例えば、ＰＷＭ信号を出力するＩＣ（Integrated Circuit）は、必ずしも相補（逆相）の信号を出力するというわけではなく、相補であっても、また全く別のものであっても、２相の制御が可能であるＩＣが望まれている。そのため、それぞれの周期やデューティを任意に制御できるように構成する必要がある。

このような、出力する複数のＰＷＭ信号のそれぞれの周期やデューティを任意に制御可能な構成としたＰＷＭ信号出力回路について図１と図２を用いて説明する。

図１は、周期やデューティを任意に制御可能なＰＷＭ信号出力回路の構成例を示すブロック図であり、図２は、図１におけるＰＷＭ信号出力回路の動作例を示すタイミングチャートである。

図１に示すＰＷＭ信号出力回路は、例えばマイクロコンピュータ等の半導体装置として構成可能であり、カウンタ１１、ＣＨ１周期設定レジスタ１２、ＣＨ１デューティ設定レジスタ１３、ＣＨ２周期設定レジスタ１４、ＣＨ２デューティ設定レジスタ１５、比較器（１）１６ａ〜比較器（４）１６ｄ、ＣＨ１出力制御回路１７、及び、ＣＨ２出力制御回路１８を有する構成となっている。

カウンタ１１は、例えばマイクロコンピュータに内蔵されたタイマ等から出力されるクロックに同期して動作し、そのクロック数を計数してカウンタ値として出力する。

また、ＣＨ１周期設定レジスタ１２、ＣＨ１デューティ設定レジスタ１３、比較器（１）１６ａ，比較器（２）１６ｂ、及び、ＣＨ１出力制御回路１７により、第１のＰＷＭ信号（ＰＷＭ１）を出力する第１のＰＷＭ信号生成部を構成し、同様に、ＣＨ２周期設定レジスタ１４、ＣＨ２デューティ設定レジスタ１５、比較器（３）１６ｃ，比較器（４）１６ｄ、及び、ＣＨ２出力制御回路１８により、第２のＰＷＭ信号（ＰＷＭ２）を出力する第２のＰＷＭ信号生成部を構成している。

このような構成からなる第１，第２のＰＷＭ信号生成部は、カウンタ１１が出力するカウンタ値に基づき、ＣＨ１周期設定レジスタ１２とＣＨ１デューティ設定レジスタ１３、および、ＣＨ２周期設定レジスタ１４とＣＨ２デューティ設定レジスタ１５のそれぞれに設定された値に対応したデューティ値のＰＷＭ信号を生成して出力する。

また、比較器（１）１６ａは、カウンタ１１が出力するカウンタ値が予め設定された値に達すると当該カウンタ１１の計数動作をリセットするリセット回路としての機能を有している。

第１，第２のＰＷＭ信号生成部のそれぞれは、ＣＨ１デューティ設定レジスタ１３、ＣＨ２デューティ設定レジスタ１５に設定される値を、開始設定値として記憶し、比較器（２）１６ｂ、比較器（４）１６ｄにおいて、カウンタ１１が出力するカウンタ値と、ＣＨ１デューティ設定レジスタ１３、ＣＨ２デューティ設定レジスタ１５に記憶されている各開始設定値とを比較し、一致すると開始信号を生成・出力する。

このようにして、比較器（２）１６ｂ、比較器（４）１６ｄから開始信号が出力されると、第１，第２のＰＷＭ信号生成部のそれぞれは、ＣＨ１出力制御回路１７、ＣＨ２出力制御回路１８において、第１，第２のＰＷＭ信号（ＰＷＭ１，ＰＷＭ２）を生成して出力する。

また、第１，第２のＰＷＭ信号生成部のそれぞれは、ＣＨ１周期設定レジスタ１２、ＣＨ２周期設定レジスタ１４に設定される値を、停止設定値として記憶し、比較器（１）１６ａ、比較器（３）１６ｃにおいて、カウンタ１１が出力するカウンタ値と、ＣＨ１周期設定レジスタ１２、ＣＨ２周期設定レジスタ１４に記憶されている各停止設定値とを比較し、一致すると停止信号を出力する。

このようにして、比較器（１）１６ａ、比較器（３）１６ｃから停止信号が出力されると、第１，第２のＰＷＭ信号生成部のそれぞれは、ＣＨ１出力制御回路１７、ＣＨ２出力制御回路１８における第１，第２のＰＷＭ信号（ＰＷＭ１，ＰＷＭ２）の生成と出力を停止する。

このような第１，第２のＰＷＭ信号生成部のそれぞれの動作を、図２を用いて説明する。図２に示す例では、第１の周期において、ＣＨ１周期設定レジスタ１２に停止設定値「７」、ＣＨ１デューティ設定レジスタ１３には開始設定値「２」、ＣＨ２周期設定レジスタ１４に停止設定値「４」、ＣＨ２デューティ設定レジスタ１５に開始設定値「１」の各値が設定されている。

このような設定状況において、クロックに同期してカウンタ１１が動作し、カウンタ１１の出力カウンタ値がＣＨ１デューティ設定レジスタ１３に設定されている開始設定値「２」と一致すると、比較器（２）１６ｂは、開始信号を生成してＣＨ１出力制御回路１７に出力し、ＣＨ１出力制御回路１７からのＰＷＭ１出力は「Ｌ（ロー）」から「Ｈ（ハイ）」に変化し、その後、カウンタ１１の値がＣＨ１周期設定レジスタ１２に設定されている停止設定値「７」と一致すると、比較器（１）１６ａは、停止信号を生成してＣＨ１出力制御回路１７に出力し、ＣＨ１出力制御回路１７からの出力であるＰＷＭ１出力は「Ｈ」から「Ｌ」に変化し、かつ、カウンタ１１の値がクリアされる。

また、カウンタ１１の出力カウンタ値がＣＨ２デューティ設定レジスタ１５に設定されている開始設定値「１」と一致すると、比較器（４）１６ｄは、開始信号を生成してＣＨ２出力制御回路１８に出力し、ＣＨ２出力制御回路１８からのＰＷＭ２出力は「Ｌ」から「Ｈ」に変化し、その後、カウンタ１１の値がＣＨ２周期設定レジスタ１４に設定されている停止設定値「４」と一致すると、比較器（３）１６ｃは、停止信号を生成してＣＨ２出力制御回路１８に出力し、ＣＨ２出力制御回路１８からの出力であるＰＷＭ２出力は「Ｈ」から「Ｌ」に変化し、カウンタ１１の出力カウンタ値がＣＨ１周期設定レジスタ１２に設定された値「７」と一致するまで、すなわち、カウンタ１１の値がクリアされるまで、その値「Ｌ」を保持する。

このようにして、図１の構成からなるＰＷＭ信号出力回路においては、２チャンネルそれぞれの周期とデューティを自由に設定することができる。

しかしながら、このように、第１，第２のＰＷＭ信号生成部のそれぞれにおいて、任意に開始設定値と停止設定値が設定可能な場合には、例えば、図２に示したように、各開始設定値と停止設定値の設定状況によっては、第１，第２のＰＷＭ信号生成部のそれぞれが出力する第１，第２のＰＷＭ信号（ＰＷＭ１，ＰＷＭ２）が同時に「Ｈ」となる期間が発生する。

このようにＰＷＭ１とＰＷＭ２が同時に「Ｈ」となる区間が存在する場合、ＰＷＭ出力の「Ｈ」区間でＯＮ（オン）する場合、２チャンネルが同時にＯＮする区間が発生し、例えば、ＰＷＭ１とＰＷＭ２とをＩＧＢＴ等の制御に用いる場合には、部品にダメージを与えてしまう。

このように、図１の構成からなるＰＷＭ信号出力回路においては、２チャンネルそれぞれの周期とデューティを自由に設定できる反面、例えばＩＧＢＴ等の制御に用いる場合に誤った設定をして、２チャンネル同時ＯＮのタイミングを作ってしまい、その結果、制御対象の素子に不具合を発生させてしまう場合がある。

すなわち、図１の構成のＰＷＭ信号出力回路では、ＰＷＭ信号出力回路における複数チャネルそれぞれの周期とディーティを任意に設定できる構成であるので、例えばＩＧＢＴ等の制御に用いる場合において、誤った設定をして２チャンネル同時ＯＮのタイミングを作ってしまう、という問題がある。

特開２００４−１８７４９２号公報 特開２００４−３５７４５０号公報 特開２００７−２０２３２９号公報

本発明は、上記問題点を解決するためになされたもので、複数のＰＷＭ信号のそれぞれに対する自由度の高い設定を可能としつつ、各ＰＷＭ信号の相補の使用においても適切な動作を可能とすることを目的とする。

上記目的を達成するため、本発明のＰＷＭ信号出力回路は、クロック数を計数してカウンタ値を出力し、リセット信号が入力されると計数したカウンタ値をリセットして計数を再開する計数手段と、デッドタイム値を記憶するデッドタイム値記憶手段と、開始設定値及び停止設定値が設定されると共に、停止信号及び開始信号を生成し、自身で生成した開始信号により立ち上がり、かつ自身で生成した停止信号により立ち下がるＰＷＭ信号を各々出力する複数のＰＷＭ信号出力手段と、を備えたＰＷＭ信号出力回路であって、前記複数のＰＷＭ信号出力手段の各々は、自身の停止設定値と前記カウンタ値とが一致した場合に、停止信号を生成し、先に立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を前段ＰＷＭ信号出力手段、前記先に立ち下がるＰＷＭ信号の立ち下がりに続いて立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を後段ＰＷＭ信号出力手段としたとき、後段ＰＷＭ信号出力手段は、自身の開始設定値と前段ＰＷＭ信号出力手段の停止設定値との差が、前記デッドタイム値より小さい場合には、前段ＰＷＭ信号出力手段の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に開始信号を生成し、前記差が前記デッドタイム値以上の場合には、自身の開始設定値と前記カウンタ値とが一致した場合に開始信号を生成し、前段ＰＷＭ信号出力手段は、自身の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に開始信号を生成し、自身の開始設定値が前記デッドタイム値以上の場合には、自身の開始設定値と前記カウンタ値とが一致した場合に開始信号を生成する。

また、前記複数のＰＷＭ信号出力手段は、第１の開始設定値及び第１の停止設定値が設定されると共に、第１の停止信号及び第１の開始信号を生成し、第１の開始信号により立ち上がり、かつ第１の停止信号により立ち下がるＰＷＭ信号を出力する第１のＰＷＭ信号出力手段と、第２の開始設定値及び第２の停止設定値が設定されると共に、第２の停止信号及び第２の開始信号を生成し、第２の開始信号により立ち上がり、かつ第２の停止信号により立ち下がるＰＷＭ信号を出力する第２のＰＷＭ信号出力手段と、により構成され、前記第１のＰＷＭ信号出力手段は、第１の停止設定値と前記カウンタ値とが一致した場合に、第１の停止信号を生成し、前記第２のＰＷＭ信号出力手段は、第２の停止設定値と前記カウンタ値とが一致した場合に、第２の停止信号を生成し、先に立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第２のＰＷＭ信号出力手段、前記先に立ち下がるＰＷＭ信号の立ち下がりに続いて立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第１のＰＷＭ信号出力手段としたとき、第１のＰＷＭ信号出力手段は、第１の開始設定値と第２の停止設定値との差が、前記デッドタイム値より小さい場合には、第２の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第１の開始信号を生成し、前記差が前記デッドタイム値以上の場合には、第１の開始設定値と前記カウンタ値とが一致した場合に、第１の開始信号を生成し、第２のＰＷＭ信号出力手段は、第２の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に第２の開始信号を生成し、第２の開始設定値が前記デッドタイム値以上の場合には、第２の開始設定値と前記カウンタ値とが一致した場合に第２の開始信号を生成する、ようにすることができる。

また、前記複数のＰＷＭ信号出力手段は、第１の開始設定値及び第１の停止設定値が設定されると共に、第１の停止信号及び第１の開始信号を生成し、第１の開始信号により立ち上がり、かつ第１の停止信号により立ち下がるＰＷＭ信号を出力する第１のＰＷＭ信号出力手段と、第２の開始設定値及び第２の停止設定値が設定されると共に、第２の停止信号及び第２の開始信号を生成し、第２の開始信号により立ち上がり、かつ第２の停止信号により立ち下がるＰＷＭ信号を出力する第２のＰＷＭ信号出力手段と、第３の開始設定値及び第３の停止設定値が設定されると共に、第３の停止信号及び第３の開始信号を生成し、第３の開始信号により立ち上がり、かつ第３の停止信号により立ち下がるＰＷＭ信号を出力する第３のＰＷＭ信号出力手段と、により構成され、前記第１のＰＷＭ信号出力手段は、第１の停止設定値と前記カウンタ値とが一致した場合に、第１の停止信号を生成し、前記第２のＰＷＭ信号出力手段は、第２の停止設定値と前記カウンタ値とが一致した場合に、第２の停止信号を生成し、前記第３のＰＷＭ信号出力手段は、第３の停止設定値と前記カウンタ値とが一致した場合に、第３の停止信号を生成し、最初に立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第３のＰＷＭ信号出力手段、前記第３のＰＷＭ信号出力手段が出力するＰＷＭ信号の立ち下がりに続いて立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第２のＰＷＭ信号出力手段、前記第２のＰＷＭ信号出力手段が出力するＰＷＭ信号の立ち下がりに続いて立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第１のＰＷＭ信号出力手段としたとき、第１のＰＷＭ信号出力手段は、第１の開始設定値と第２の停止設定値との差が、前記デッドタイム値より小さい場合には、第２の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第１の開始信号を生成し、前記差が前記デッドタイム値以上の場合には、第１の開始設定値と前記カウンタ値とが一致した場合に、第１の開始信号を生成し、第２のＰＷＭ信号出力手段は、第２の開始設定値と第３の停止設定値との差が、前記デッドタイム値より小さい場合には、第３の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第２の開始信号を生成し、前記差が前記デッドタイム値以上の場合には、第２の開始設定値と前記カウンタ値とが一致した場合に、第２の開始信号を生成し、第３のＰＷＭ信号出力手段は、第３の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に第３の開始信号を生成し、第３の開始設定値が前記デッドタイム値以上の場合には、第３の開始設定値と前記カウンタ値とが一致した場合に第３の開始信号を生成する、ようにすることができる。

また、前記複数のＰＷＭ信号出力手段は、第１の開始設定値及び第１の停止設定値が設定されると共に、第１の停止信号及び第１の開始信号を生成し、第１の開始信号により立ち上がり、かつ第１の停止信号により立ち下がるＰＷＭ信号を出力する第１のＰＷＭ信号出力手段と、前記デッドタイム値が第２の開始設定値として設定され、前記第１の開始設定値が第２の停止設定値として設定されると共に、第２の停止信号及び第２の開始信号を生成し、第２の開始信号により立ち上がり、かつ第２の停止信号により立ち下がるＰＷＭ信号を出力する第２のＰＷＭ信号出力手段と、により構成され、前記第１のＰＷＭ信号出力手段は、前記第１の停止設定値と前記カウンタ値とが一致した場合に、第１の停止信号を生成し、前記第２のＰＷＭ信号出力手段は、前記第１の開始設定値と前記カウンタ値とが一致した場合に、第２の停止信号を生成し、先に立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第２のＰＷＭ信号出力手段、前記先に立ち下がるＰＷＭ信号の立ち下がりに続いて立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第１のＰＷＭ信号出力手段としたとき、第１のＰＷＭ信号出力手段は、前記第１の開始設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第１の開始信号を生成し、第２のＰＷＭ信号出力手段は、前記第２の開始設定値と前記カウンタ値とが一致した場合に第２の開始信号を生成する、ようにすることができる。

本発明によれば、複数のＰＷＭ信号それぞれに対して、自由度の高い設定を可能としつつ、相補（逆相）の使用の場合においても適切な動作を可能とすることができる。

従来の周期やデューティを任意に制御可能なＰＷＭ信号出力回路の構成例を示すブロック図である。 図１におけるＰＷＭ信号出力回路の動作例を示すタイミングチャートである。 本発明に係るＰＷＭ信号出力回路の第１の構成例を示すブロック図である。 図３のＰＷＭ信号出力回路の本発明に係る動作例を示すフローチャートである。 図３におけるＰＷＭ信号出力回路の第１の動作例を示すタイミングチャートである。 本発明に係るＰＷＭ信号出力回路の第２の構成例を示すブロック図である。 図５におけるＰＷＭ信号出力回路の動作例を示すタイミングチャートである。 本発明に係るＰＷＭ信号出力回路の第３の構成例を示すブロック図である。

以下、図を用いて本発明の実施するための最良の形態例について説明する。

図３に示す本発明に係る構成のＰＷＭ信号出力回路は、図１により示した従来の周期やデューティを任意に制御可能な構成としたＰＷＭ信号出力回路に、デッドタイム設定レジスタ３０を設け、さらに、比較器（２）１６ｂおよび比較器（４）１６ｄのそれぞれに、新たに、複数のＰＷＭ信号それぞれに対して、自由度の高い設定を可能としつつ、相補の使用の場合においても適切な動作を可能とするための各機能を設けている。

すなわち、図３に示すＰＷＭ信号出力回路は、例えばマイクロコンピュータ等の半導体装置として構成可能であり、カウンタ３１、ＣＨ１周期設定レジスタ３２、ＣＨ１デューティ設定レジスタ３３、ＣＨ２周期設定レジスタ３４、ＣＨ２デューティ設定レジスタ３５、比較器（１）３６ａ〜比較器（４）３６ｄ、ＣＨ１出力制御回路３７、ＣＨ２出力制御回路３８、及び、デッドタイム設定レジスタ３０を有する。

このような構成において、カウンタ３１は、例えばマイクロコンピュータに内蔵されたタイマ等から出力されるクロックに同期して動作し、そのクロック数を計数してカウンタ値として出力する。

また、ＣＨ１周期設定レジスタ３２、ＣＨ１デューティ設定レジスタ３３、比較器（１）３６ａ，比較器（２）３６ｂ、及びＣＨ１出力制御回路３７により、第１のＰＷＭ信号（ＰＷＭ１）を出力する第１のＰＷＭ信号生成部を構成している。

また、ＣＨ２周期設定レジスタ３４、ＣＨ２デューティ設定レジスタ３５、比較器（３）３６ｃ、比較器（４）３６ｄ、及びＣＨ２出力制御回路３８により、第２のＰＷＭ信号（ＰＷＭ２）を出力する第２のＰＷＭ信号生成部を構成している。

このように図３に示すＰＷＭ信号出力回路は２相（２チャンネル）のＰＷＭ信号を生成して出力するよう構成されている。

ＣＨ１周期設定レジスタ３２は、第１のＰＷＭ信号生成部において生成するＰＷＭ信号（ＰＷＭ１）の立ち下げ用に設定された第１の停止設定値を記憶し、ＣＨ１デューティ設定レジスタ３３は、第１のＰＷＭ信号生成部において生成する第１のＰＷＭ信号（ＰＷＭ１）の立ち上げ用に設定された第１の開始設定値を記憶する。

ＣＨ２周期設定レジスタ３４は、第２のＰＷＭ信号生成部において生成するＰＷＭ信号（ＰＷＭ２）の立ち下げ用に設定された第２の停止設定値を記憶し、ＣＨ２デューティ設定レジスタ３５は、第２のＰＷＭ信号生成部において生成する第２のＰＷＭ信号（ＰＷＭ２）の立ち上げ用に設定された第２の開始設定値を記憶する。

デッドタイム設定レジスタ３０は、第１のＰＷＭ信号（ＰＷＭ１）と第２のＰＷＭ信号（ＰＷＭ２）とを同時にオフ状態とする期間として設定されたデッドタイム値を記憶する。

比較器（１）３６ａは、ＣＨ１周期設定レジスタ３２に記憶された第１の停止設定値とカウンタ３１が出力するカウンタ値とを比較し、一致すると第１の停止信号およびカウンタ３１の計数動作をリセットするリセット信号を出力する。

比較器（２）３６ｂは、本発明に係るデッドタイム付加制御処理を行う機能を有するものであり、まず、ＣＨ１デューティ設定レジスタ３３に記憶されている第１の開始設定値から、ＣＨ２周期設定レジスタ３４に記憶されている第２の停止設定値を減算した値を求め、次に、求めた値が、デッドタイム設定レジスタ３０に記憶されたデッドタイム値より小さいか否かを比較し、より小さい場合には、当該デッドタイム値にＣＨ２周期設定レジスタ３４に記憶されている第２の停止設定値を加算した値と、カウンタ３１が出力するカウンタ値とを比較し、一致すると第１の開始信号を生成・出力し、また、等しいか大きい場合には、ＣＨ１デューティ設定レジスタ３３に記憶されている第１の開始設定値とカウンタ３１が出力するカウンタ値とを比較し、一致すると第１の開始信号を生成・出力する。

ＣＨ１出力制御回路３７は、比較器（２）３６ｂから第１の開始信号が出力されると第１のＰＷＭ信号（ＰＷＭ１）を生成して出力し、比較器（１）３６ａから第１の停止信号が出力されると第１のＰＷＭ信号（ＰＷＭ１）の生成を停止する。

比較器（３）３６ｃは、ＣＨ２周期設定レジスタ３４に記憶された第２の停止設定値とカウンタ３１が出力するカウンタ値とを比較し、一致すると第２の停止信号を出力する。

比較器（４）３６ｄは、本発明に係るデッドタイム付加制御処理を行う機能を有するものであり、ＣＨ２デューティ設定レジスタ３５に記憶されている第２の開始設定値が、デッドタイム設定レジスタ３０に記憶されたデッドタイム値より小さいか否かを比較し、より小さい場合には、当該デッドタイム値とカウンタ３１が出力するカウンタ値とを比較し、一致すると第２の開始信号を生成・出力し、また、等しいか大きい場合には、ＣＨ２デューティ設定レジスタ３５に記憶されている第２の開始設定値とカウンタ３１が出力するカウンタ値とを比較し、一致すると第２の開始信号を生成・出力する。

ＣＨ２出力制御回路３８は、比較器（４）３６ｄから第２の開始信号が出力されると第２のＰＷＭ信号（ＰＷＭ２）を生成して出力し、比較器（３）３６ｃから第２の停止信号が出力されると第２のＰＷＭ信号（ＰＷＭ２）の生成を停止する。

このように、図３のＰＷＭ信号出力回路では、第１，第２のＰＷＭ信号生成部は、カウンタ３１が出力するカウンタ値に基づき、ＣＨ１周期設定レジスタ３２とＣＨ１デューティ設定レジスタ３３、および、ＣＨ２周期設定レジスタ３４とＣＨ２デューティ設定レジスタ３５のそれぞれに設定される値に対応したデューティ値のＰＷＭ信号（ＰＷＭ１，ＰＷＭ２）を生成して出力する際、それぞれが生成するＰＷＭ信号（ＰＷＭ１，ＰＷＭ２）に関して、当該生成ＰＷＭ信号と隣り合う他のＰＷＭ信号とが同時にオフとなる期間と、デッドタイム設定レジスタ３０に設定されているデッドタイム値と、を比較し、同時にオフとなる期間がデッドタイム値以上となるよう、生成するＰＷＭ信号（ＰＷＭ１，２）の立ち上がりを遅らせる。

このような図３におけるＰＷＭ信号出力回路の動作を図４のフローチャートを用いて説明する。

まず、図３における比較器（４）３６ｄにより、先に立ち上がるＰＷＭ信号の立ち下げ用に設定された前段停止設定値「Ｓｐ」を読み込み（ステップＳ４０１）、読み込んだ値を、自身の開始設定値「Ｓｔ」から減算して、その差「Ｔ」を求める（ステップＳ４０２）。

求めた差「Ｔ」とデッドタイム設定レジスタ３０に記憶されているデッドタイム値「Ｄ」とを比較し（ステップＳ４０３）、求めた差「Ｔ」が、デッドタイム値「Ｄ」より大きいもしくは等しい場合には、カウンタが出力するカウンタ値「Ｃ」と、開始設定値「Ｓｔ」とを比較し（ステップＳ４０４）、一致した場合に開始信号を生成・出力する（ステップＳ４０５）。

また、ステップＳ４０３での比較処理で、求めた差「Ｔ」がデッドタイム値「Ｄ」より小さい場合には、デッドタイム値「Ｄ」と前段停止設定値「Ｓｐ」の和「Ｓｍ」を求め（ステップＳ４０６）、求めた和「Ｓｍ」がカウンタ値「Ｄ」と一致した場合に開始信号を生成・出力する（ステップＳ４０７，Ｓ４０５）。

尚、図３における比較器（２）３６ｂは、最も先に立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力部に設けられており、図示していないが、自身の開始設定値とデッドタイム値とを比較して、自身の開始設定値がデッドタイム値より小さい場合には、デッドタイム値とカウンタ値とが一致した場合に開始信号を生成し、自身の開始設定値がデッドタイム値以上の場合には、自身の開始設定値とカウンタ値とが一致した場合に開始信号を生成・出力する。

以下、図５を用いて図３のＰＷＭ信号出力回路の本発明に係る動作について説明する。図５に示す例では、最初のフレーム（フレーム１）において、ＣＨ１周期設定レジスタ３２に停止設定値として「７」が設定され、ＣＨ１デューティ設定レジスタ３３には開始設定値として「５」が設定され、ＣＨ２周期設定レジスタ３４には停止設定値として「４」が設定され、ＣＨ２デューティ設定レジスタ３５には開始設定値として「２」が設定され、デッドタイム設定レジスタ３０にはデッドタイム値として「１」が設定されている。

また、次のフレーム（フレーム２）においては、ＣＨ１周期設定レジスタ３２に停止設定値として「１０」が設定され、ＣＨ１デューティ設定レジスタ３３には開始設定値として「５」が設定され、ＣＨ２周期設定レジスタ３４には停止設定値として「４」が設定され、ＣＨ２デューティ設定レジスタ３５には開始設定値として「０」が設定され、デッドタイム設定レジスタ３０にはデッドタイム値として「２」が設定されている。

このような各値の設定状況では、第２のＰＷＭ信号生成部が第１のＰＷＭ信号生成部よりも先にＰＷＭ信号を生成することになる。

このような設定状況において、第１のＰＷＭ信号生成部における比較器（２）３６ｂは、まず、ＣＨ１デューティ設定レジスタ３３に設定されている開始設定値から、ＣＨ２周期設定レジスタ３４に設定されている停止設定値を差し引いた値を求め、求めた値が、デッドタイム設定レジスタ３０に設定されているデッドタイム値より小さいか否かを比較する。

図４に例示する最初のフレーム（フレーム１）では、ＣＨ１デューティ設定レジスタ３３に設定されている開始設定値は「５」で、ＣＨ２周期設定レジスタ３４に設定されている停止設定値は「４」となっており、その差は、「５−４＝１」となり、このようにして求めた値「１」は、デッドタイム設定レジスタ３０に設定されているデッドタイム値「１」と同じである。

このように、求めた値「１」が、デッドタイム設定レジスタ３０に設定されているデッドタイム値「１」と同じ（もしくは大きい）場合には、比較器（２）３６ｂは、通常動作を行う。すなわち、ＣＨ１デューティ設定レジスタ３３に設定されている開始設定値「５」とカウンタ３１が出力するカウンタ値とが一致した際に開始信号をＣＨ１出力制御回路３７に出力する。それに伴い、ＣＨ１出力制御回路３７からのＰＷＭ１出力は「Ｌ」から「Ｈ」に変化する。

これに対して、図４に例示する次のフレーム（フレーム２）では、デッドタイム設定レジスタ３０に設定されているデッドタイム値が「２」となっており、ＣＨ１デューティ設定レジスタ３３に設定されている開始設定値（「５」）とＣＨ２周期設定レジスタ３４に設定されている停止設定値（「４」）はフレーム１の場合と同じで、その差も「１」となり、その差「１」はデッドタイム設定レジスタ３０に設定されているデッドタイム値「２」より小さい場合となる。

このような場合には、比較器（２）３６ｂは、デッドタイム設定レジスタ３０に設定されたデッドタイム値「２」に、ＣＨ２周期設定レジスタ３４に設定されている停止設定値「４」を加算した値「６」と、カウンタ３１が出力するカウンタ値とを比較し、一致する際に開始信号を生成・出力する。

また、第２のＰＷＭ信号生成部側では、比較器（４）３６ｄにおいて、ＣＨ２デューティ設定レジスタ３５に設定されている開始設定値が、デッドタイム設定レジスタ３０に設定されているデッドタイム値より小さいか否かを比較し、より小さい場合には、デッドタイム値とカウンタ３１が出力するカウンタ値との一致に応じて開始信号を生成・出力し、等しいか大きい場合には、自開始設定値とカウンタ３１が出力するカウンタ値との一致に応じて開始信号を生成・出力する。

すなわち、図４に例示する最初のフレーム（フレーム１）では、ＣＨ２デューティ設定レジスタ３５に設定されている開始設定値は「２」で、デッドタイム設定レジスタ３０に設定されているデッドタイム値「１」より大きいので、ＣＨ２デューティ設定レジスタ３５に設定されている開始設定値「２」とカウンタ３１が出力するカウンタ値との一致に応じて開始信号を生成・出力する。それに伴い、ＣＨ２出力制御回路３８からのＰＷＭ２出力は「Ｌ」から「Ｈ」に変化する。

これに対して、図４に例示する次のフレーム（フレーム２）では、ＣＨ１デューティ設定レジスタ３３に設定されている開始設定値が「０」で、デッドタイム設定レジスタ３０に設定されているデッドタイム値が「２」となっており、ＣＨ１デューティ設定レジスタ３３に設定されている開始設定値（「０」）が、デッドタイム設定レジスタ３０に設定されているデッドタイム値（「２」）より小さい場合となる。

このような場合には、比較器（４）３６ｄは、デッドタイム設定レジスタ３０に設定されたデッドタイム値「２」と、カウンタ３１が出力するカウンタ値とが一致する際に開始信号を生成・出力し、それに伴い、ＣＨ２出力制御回路３８からのＰＷＭ２出力は「Ｌ」から「Ｈ」に変化する。

このように、図３に示す構成からなるＰＷＭ信号出力回路では、２相の第１のＰＷＭ信号（ＰＷＭ１）と第２のＰＷＭ信号（ＰＷＭ２）のそれぞれの周期設定値およびデューティ設定値がデッドタイム設定値以上の同時ＯＦＦ（オフ）区間を持たない場合だけ、第１のＰＷＭ信号（ＰＷＭ１）と第２のＰＷＭ信号（ＰＷＭ２）のそれぞれのデューティを削減し、強制的に同時ＯＦＦ区間を設けることができるので、設定値の自由度が増す。

次に、本発明に係る他の実施例について図６および図７を用いて説明する。図６におけるＰＷＭ信号出力回路は、カウンタ６１、周期設定レジスタ６２、デューティ設定レジスタ６３、デッドタイム設定レジスタ６０、比較器（１）６６ａ〜比較器（４）６６ｄ、ＣＨ１出力制御回路６７、ＣＨ２出力制御回路６８により構成されている。

この図６に示す本発明に係る構成のＰＷＭ信号出力回路においては、デューティ設定レジスタ６３は、図３に示したＰＷＭ信号出力回路における第２のＰＷＭ信号生成部を構成するＣＨ２周期設定レジスタ３４として、第１のＰＷＭ信号生成部を構成するＣＨ１デューティ設定レジスタ３３を共用したものであり、また、デッドタイム設定レジスタ６０は、図３における第２のＰＷＭ信号生成部を構成するＣＨ２デューティ設定レジスタ３５として、デッドタイム設定レジスタ３０を共用した構成となっている。

すなわち、周期設定レジスタ６２、デューティ設定レジスタ６３、比較器（１）６６ａ，比較器（２）６６ｂ、及びＣＨ１出力制御回路６７により、第１のＰＷＭ信号（ＰＷＭ１）を出力する第１のＰＷＭ信号生成部を構成し、デューティ設定レジスタ６３、デッドタイム設定レジスタ６０、比較器（３）６６ｃ、比較器（４）６６ｄ、及びＣＨ２出力制御回路６８により、第２のＰＷＭ信号（ＰＷＭ２）を出力する第２のＰＷＭ信号生成部を構成している。

周期設定レジスタ６２は、第１のＰＷＭ信号生成部において生成するＰＷＭ信号（ＰＷＭ１）の立ち下げ用に設定された第１の停止設定値を記憶する。

デューティ設定レジスタ６３は、第１のＰＷＭ信号生成部のそれぞれにおいて生成する第１のＰＷＭ信号（ＰＷＭ１）の立ち上げ用に設定された開始設定値を記憶するが、この開始設定値は、第２のＰＷＭ信号生成部において生成する第２のＰＷＭ信号（ＰＷＭ２）の立ち下げ用（第２の停止設定値）にも用いられる。

デッドタイム設定レジスタ６０は、第１のＰＷＭ信号（ＰＷＭ１）と第２のＰＷＭ信号（ＰＷＭ２）とを同時にオフ状態とする期間として設定されたデッドタイム値を記憶するが、このデッドタイム値は、第２のＰＷＭ信号生成部において生成する第２のＰＷＭ信号（ＰＷＭ２）の立ち上げ用（第２の開始設定値）にも用いられる。

すなわち、第１のＰＷＭ信号生成部を構成する比較器（２）６６ｂは、デューティ設定レジスタ６３に設定された開始設定値にデッドタイム設定レジスタ６０に設定されたデッドタイム値を加算し、加算した値とカウンタ６１が出力するカウンタ値とを比較し、一致すると（第１の）開始信号を生成・出力し、この開始信号の出力に伴い、ＣＨ１出力制御回路６７はＰＷＭ信号（ＰＷＭ１）を生成して出力する。

第１のＰＷＭ信号生成部を構成する比較器（１）６６ａは、周期設定レジスタ６２に設定された停止設定値とカウンタ６１が出力するカウンタ値とを比較して、一致すると（第１の）停止信号およびリセット信号を出力し、この停止信号の出力に伴いＣＨ１出力制御回路６７はＰＷＭ信号（ＰＷＭ１）の生成・出力を停止し、リセット信号の出力に伴いカウンタ６１の計数動作がリセットされる。

また、第２のＰＷＭ信号生成部を構成する比較器（４）６６ｄは、デッドタイム設定レジスタ６２に設定されたデッドタイム値とカウンタ６１が出力するカウンタ値とを比較し、一致すると（第２の）開始信号を生成・出力し、この開始信号の出力に伴い、ＣＨ２出力制御回路６８はＰＷＭ信号（ＰＷＭ２）を生成して出力する。

第２のＰＷＭ信号生成部を構成する比較器（３）６６ｃは、デューティ設定レジスタ６３に記憶されている開始設定値とカウンタ６１が出力するカウンタ値とを比較し、一致すると（第２の）停止信号を出力し、この停止信号の出力に伴い、ＣＨ２出力制御回路６８はＰＷＭ信号（ＰＷＭ２）の生成・出力を停止する。

このように、図６に示す構成のＰＷＭ信号出力回路は、カウンタ６１、周期設定レジスタ６２、デューティ設定レジスタ６３、デッドタイム設定レジスタ６０、比較器（１）６６ａ〜比較器（４）６６ｄ、ＣＨ１出力制御回路６７、ＣＨ２出力制御回路６８で構成され、比較器（１）６６ａは、カウンタ６１の計数値（カウンタ値）と周期設定レジスタ６２の値の比較を行う。

また、比較器（２）６６ｂは、カウンタ６１の計数するカウンタ値と「デューティ設定レジスタ６３の設定値＋デッドタイム設定レジスタ６０の設定値」との比較を行う。

また、比較器（３）６６ｃは、カウンタ６１の出力カウンタ値とデューティ設定レジスタ６３の設定値との比較を行う。

また、比較器（４）６６ｄは、カウンタ６１の出力カウンタ値とデッドタイム設定レジスタ６０の設定値との比較を行う。

このような各比較器（１）６６ａ〜比較器（４）６６ｄの動作により、図７に示すように、フレーム１の区間、すなわち、周期設定レジスタ６２の設定値が「７」、デューティ設定レジスタ６３の設定値が「３」、デッドタイム設定レジスタ６０の設定値が「１」と設定されている区間では、クロックに同期して動作するカウンタ６１の出力カウンタ値が「デューティ設定レジスタ６３の設定値（「３」）＋デッドタイム設定レジスタ６０の設定値（「１」）」と一致すると、比較器（２）６６ｂは開始信号としての「Ｈ」信号を出力し、その開始信号の立下りにおいてＣＨ１出力制御回路６７のＰＷＭ１出力は「Ｌ」から「Ｈ」に変化し、その後、カウンタ６１の出力カウンタ値が周期設定レジスタ６２の設定値（「７」）と一致すると、比較器（１）６６ａは停止信号としての「Ｈ」信号を出力し、その停止信号の立下りにおいてＣＨ１出力制御回路６７のＰＷＭ１出力は「Ｈ」から「Ｌ」に変化し、カウンタ６１がクリアされる。

また、カウンタ６１の出力カウンタ値がデッドタイム設定レジスタ６０の設定値（「１」）と一致すると、比較器（４）６６ｄは開始信号としての「Ｈ」信号を出力し、その開始信号の立下りにおいてＣＨ２出力制御回路６８のＰＷＭ２出力は「Ｌ」から「Ｈ」に変化し、その後、カウンタ６１の出力カウンタ値がデューティ設定レジスタ６３の設定値（「３」）と一致すると、比較器（３）６６ｃは停止信号としての「Ｈ」信号を出力し、その停止信号の立下りにおいてＣＨ２出力制御回路６８のＰＷＭ２出力は「Ｈ」から「Ｌ」に変化し、カウンタ６１の出力カウンタ値が周期設定レジスタ６２の設定値（「７」）と一致するまで「Ｌ」レベルを保持する。

また、フレーム２の区間、すなわち、周期設定レジスタ６２の設定値が「１０」、デューティ設定レジスタ６３の設定値が「４」、デッドタイム設定レジスタ６０の設定値が「２」と設定されている区間においても、カウンタ６１の出力カウンタ値が「デューティ設定レジスタ６３の設定値（「４」）＋デッドタイム設定レジスタ６０の設定値（「２」）」と一致すると、ＰＷＭ１出力は「Ｌ」から「Ｈ」に変化し、その後、カウンタ６１の出力カウンタ値が周期設定レジスタ６２の設定値（「１０」）と一致すると、ＰＷＭ１出力は「Ｈ」から「Ｌ」に変化し、カウンタ６１がクリアされる。

そして、カウンタ６１の出力カウンタ値がデッドタイム設定レジスタ６０の設定値（「２」）と一致すると、ＰＷＭ２出力は「Ｌ」から「Ｈ」に変化し、その後、カウンタの値がデューティ設定レジスタ６３の設定値（「４」）と一致すると、ＰＷＭ２出力は「Ｈ」から「Ｌ」に変化し、カウンタ６１の出力カウンタ値が周期設定レジスタ６２の設定値（「１０」）と一致するまで「Ｌ」レベルを保持する。

このように、図６に示す構成からなるＰＷＭ信号出力回路においても、デッドタイム設定用のレジスタを設けて、その設定値の区間では、ＰＷＭ１出力とＰＷＭ２出力を立ち上がりでデューティを削減することにより、共に必ず「Ｌ」とすることができる。これにより、ＰＷＭの周期およびデューティレジスタに誤った値を設定して２チャンネル同時にＯＮするタイミングを作ってしまうことがなくなる。

以上の図３から図７を用いて説明した例では、２相（ＣＨ１とＣＨ２）のＰＷＭ信号を生成して出力するＰＷＭ信号出力回路について説明したが、本発明は、このような２相のＰＷＭ信号を生成して出力するＰＷＭ信号出力回路に限るものではなく、３相以上のＰＷＭ信号を生成して出力するＰＷＭ信号出力回路にも適用可能である。

例えば、３相以上の場合については図８に示す構成とする。この図８においては、第１から第ｎのＰＷＭ信号生成部を設けたＰＷＭ信号出力回路となっており、第１のＰＷＭ信号生成部は、図３に示した第１のＰＷＭ信号生成部と同様の構成で動作も同じ動作を行い、第２のＰＷＭ信号生成部から第ｎ−１のＰＷＭ信号生成部の各々も、リセット信号を生成して出力する機能が無いだけで、図３に示した第１のＰＷＭ信号生成部と同様の構成で動作も同じ動作を行い、そして、第ｎのＰＷＭ信号生成部が、図３に示した第２のＰＷＭ信号生成部と同様の構成で動作も同じ動作を行うものである。

以上、図３〜図８を用いて説明した本例のＰＷＭ信号出力回路では、前後して立ち上がる２つのＰＷＭ信号間がデッドタイム設定値より小さければ、後段のＰＷＭ信号の立ち上がりを遅らせることにより、ＰＷＭ信号が同時にデッドタイム設定値より長い期間オフする状態を設けることができる。このことにより、複数のＰＷＭ信号それぞれに対して、自由度の高い設定を可能としつつ、相補の使用の場合においても適切な動作を可能とすることができる。

尚、本発明は、図３〜図８を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。また、本例のＰＷＭ信号出力回路は、マイクロコンピュータ等の半導体装置として構成可能であり、各構成要素の機能の一部もしくは全てを、プログラムされたコンピュータ処理により実現することでも良く、あるいは論理素子回路からなるハードウェア構成で実現することでも良い。

１１，３１，６１ カウンタ
１２，３２，６２ ＣＨ１周期設定レジスタ
１３，３３，６３ ＣＨ１デューティ設定レジスタ
１４，３４ ＣＨ２周期設定レジスタ
１５，３５ ＣＨ２デューティ設定レジスタ
１６ａ，３６ａ，６６ａ 比較器（１）
１６ｂ，３６ｂ，６６ｂ 比較器（２）
１６ｃ，３６ｃ，６６ｃ 比較器（３）
１６ｄ，３６ｄ，６６ｄ 比較器（４）
１７，３７，６７ ＣＨ１出力制御回路
１８，３８，６８ ＣＨ２出力制御回路
３０，６０ デッドタイム設定レジスタ

Claims (7)

1. クロック数を計数してカウンタ値を出力し、リセット信号が入力されると計数したカウンタ値をリセットして計数を再開する計数手段と、
   デッドタイム値を記憶するデッドタイム値記憶手段と、
   開始設定値及び停止設定値が設定されると共に、停止信号及び開始信号を生成し、自身で生成した開始信号により立ち上がり、かつ自身で生成した停止信号により立ち下がるＰＷＭ信号を各々出力する複数のＰＷＭ信号出力手段と、
   を備えたＰＷＭ信号出力回路であって、
   前記複数のＰＷＭ信号出力手段の各々は、自身の停止設定値と前記カウンタ値とが一致した場合に、停止信号を生成し、
   先に立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を前段ＰＷＭ信号出力手段、前記先に立ち下がるＰＷＭ信号の立ち下がりに続いて立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を後段ＰＷＭ信号出力手段としたとき、
   後段ＰＷＭ信号出力手段は、自身の開始設定値と前段ＰＷＭ信号出力手段の停止設定値との差が、前記デッドタイム値より小さい場合には、前段ＰＷＭ信号出力手段の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に開始信号を生成し、前記差が前記デッドタイム値以上の場合には、自身の開始設定値と前記カウンタ値とが一致した場合に開始信号を生成し、
   前段ＰＷＭ信号出力手段は、自身の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に開始信号を生成し、自身の開始設定値が前記デッドタイム値以上の場合には、自身の開始設定値と前記カウンタ値とが一致した場合に開始信号を生成する、
   ＰＷＭ信号出力回路。
2. 前記複数のＰＷＭ信号出力手段は、
   第１の開始設定値及び第１の停止設定値が設定されると共に、第１の停止信号及び第１の開始信号を生成し、第１の開始信号により立ち上がり、かつ第１の停止信号により立ち下がるＰＷＭ信号を出力する第１のＰＷＭ信号出力手段と、
   第２の開始設定値及び第２の停止設定値が設定されると共に、第２の停止信号及び第２の開始信号を生成し、第２の開始信号により立ち上がり、かつ第２の停止信号により立ち下がるＰＷＭ信号を出力する第２のＰＷＭ信号出力手段と、
   により構成され、
   前記第１のＰＷＭ信号出力手段は、第１の停止設定値と前記カウンタ値とが一致した場合に、第１の停止信号を生成し、
   前記第２のＰＷＭ信号出力手段は、第２の停止設定値と前記カウンタ値とが一致した場合に、第２の停止信号を生成し、
   先に立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第２のＰＷＭ信号出力手段、前記先に立ち下がるＰＷＭ信号の立ち下がりに続いて立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第１のＰＷＭ信号出力手段としたとき、
   第１のＰＷＭ信号出力手段は、第１の開始設定値と第２の停止設定値との差が、前記デッドタイム値より小さい場合には、第２の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第１の開始信号を生成し、前記差が前記デッドタイム値以上の場合には、第１の開始設定値と前記カウンタ値とが一致した場合に、第１の開始信号を生成し、
   第２のＰＷＭ信号出力手段は、第２の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に第２の開始信号を生成し、第２の開始設定値が前記デッドタイム値以上の場合には、第２の開始設定値と前記カウンタ値とが一致した場合に第２の開始信号を生成する、
   請求項１記載のＰＷＭ信号出力回路。
3. 前記複数のＰＷＭ信号出力手段は、
   第１の開始設定値及び第１の停止設定値が設定されると共に、第１の停止信号及び第１の開始信号を生成し、第１の開始信号により立ち上がり、かつ第１の停止信号により立ち下がるＰＷＭ信号を出力する第１のＰＷＭ信号出力手段と、
   第２の開始設定値及び第２の停止設定値が設定されると共に、第２の停止信号及び第２の開始信号を生成し、第２の開始信号により立ち上がり、かつ第２の停止信号により立ち下がるＰＷＭ信号を出力する第２のＰＷＭ信号出力手段と、
   第３の開始設定値及び第３の停止設定値が設定されると共に、第３の停止信号及び第３の開始信号を生成し、第３の開始信号により立ち上がり、かつ第３の停止信号により立ち下がるＰＷＭ信号を出力する第３のＰＷＭ信号出力手段と、
   により構成され、
   前記第１のＰＷＭ信号出力手段は、第１の停止設定値と前記カウンタ値とが一致した場合に、第１の停止信号を生成し、
   前記第２のＰＷＭ信号出力手段は、第２の停止設定値と前記カウンタ値とが一致した場合に、第２の停止信号を生成し、
   前記第３のＰＷＭ信号出力手段は、第３の停止設定値と前記カウンタ値とが一致した場合に、第３の停止信号を生成し、
   最初に立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第３のＰＷＭ信号出力手段、前記第３のＰＷＭ信号出力手段が出力するＰＷＭ信号の立ち下がりに続いて立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第２のＰＷＭ信号出力手段、前記第２のＰＷＭ信号出力手段が出力するＰＷＭ信号の立ち下がりに続いて立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第１のＰＷＭ信号出力手段としたとき、
   第１のＰＷＭ信号出力手段は、第１の開始設定値と第２の停止設定値との差が、前記デッドタイム値より小さい場合には、第２の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第１の開始信号を生成し、前記差が前記デッドタイム値以上の場合には、第１の開始設定値と前記カウンタ値とが一致した場合に、第１の開始信号を生成し、
   第２のＰＷＭ信号出力手段は、第２の開始設定値と第３の停止設定値との差が、前記デッドタイム値より小さい場合には、第３の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第２の開始信号を生成し、前記差が前記デッドタイム値以上の場合には、第２の開始設定値と前記カウンタ値とが一致した場合に、第２の開始信号を生成し、
   第３のＰＷＭ信号出力手段は、第３の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に第３の開始信号を生成し、第３の開始設定値が前記デッドタイム値以上の場合には、第３の開始設定値と前記カウンタ値とが一致した場合に第３の開始信号を生成する、
   請求項１記載のＰＷＭ信号出力回路。
4. 前記複数のＰＷＭ信号出力手段は、
   第１の開始設定値及び第１の停止設定値が設定されると共に、第１の停止信号及び第１の開始信号を生成し、第１の開始信号により立ち上がり、かつ第１の停止信号により立ち下がるＰＷＭ信号を出力する第１のＰＷＭ信号出力手段と、
   前記デッドタイム値が第２の開始設定値として設定され、前記第１の開始設定値が第２の停止設定値として設定されると共に、第２の停止信号及び第２の開始信号を生成し、第２の開始信号により立ち上がり、かつ第２の停止信号により立ち下がるＰＷＭ信号を出力する第２のＰＷＭ信号出力手段と、
   により構成され、
   前記第１のＰＷＭ信号出力手段は、前記第１の停止設定値と前記カウンタ値とが一致した場合に、第１の停止信号を生成し、
   前記第２のＰＷＭ信号出力手段は、前記第１の開始設定値と前記カウンタ値とが一致した場合に、第２の停止信号を生成し、
   先に立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第２のＰＷＭ信号出力手段、前記先に立ち下がるＰＷＭ信号の立ち下がりに続いて立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を第１のＰＷＭ信号出力手段としたとき、
   第１のＰＷＭ信号出力手段は、前記第１の開始設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第１の開始信号を生成し、
   第２のＰＷＭ信号出力手段は、前記第２の開始設定値と前記カウンタ値とが一致した場合に第２の開始信号を生成する、
   請求項１記載のＰＷＭ信号出力回路。
5. 前記ＰＷＭ信号出力手段は、
   開始設定値を記憶する開始設定値記憶手段と、
   停止設定値を記憶する停止設定値記憶手段と、
   停止信号を生成して出力する停止比較手段と、
   開始信号を生成して出力する開始比較手段と、
   前記開始信号により立ち上がり、かつ前記停止信号により立ち下がるＰＷＭ信号を生成して出力する出力制御手段と、
   を含む請求項１記載のＰＷＭ信号出力回路。
6. コンピュータを、請求項１から請求項５のいずれか１項に記載のＰＷＭ信号出力回路における各手段として機能させるためのプログラム。
7. クロック数を計数してカウンタ値を出力し、リセット信号が入力されると計数したカウンタ値をリセットして計数を再開する計数手段と、
   デッドタイム値を記憶するデッドタイム値記憶手段と、
   開始設定値及び停止設定値が設定されると共に、停止信号及び開始信号を生成し、自身で生成した開始信号により立ち上がり、かつ自身で生成した停止信号により立ち下がるＰＷＭ信号を各々出力する複数のＰＷＭ信号出力手段と、
   を備えたＰＷＭ信号出力回路のＰＷＭ信号出力制御方法であって、
   前記複数のＰＷＭ信号出力手段の各々に、自身の停止設定値と前記カウンタ値とが一致した場合に、停止信号を生成させ、
   先に立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を前段ＰＷＭ信号出力手段、前記先に立ち下がるＰＷＭ信号の立ち下がりに続いて立ち下がるＰＷＭ信号を出力するＰＷＭ信号出力手段を後段ＰＷＭ信号出力手段としたとき、
   後段ＰＷＭ信号出力手段に、自身の開始設定値と前段ＰＷＭ信号出力手段の停止設定値との差が、前記デッドタイム値より小さい場合には、前段ＰＷＭ信号出力手段の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に開始信号を生成させ、前記差が前記デッドタイム値以上の場合には、自身の開始設定値と前記カウンタ値とが一致した場合に開始信号を生成させ、
   前段ＰＷＭ信号出力手段に、自身の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に開始信号を生成させ、自身の開始設定値が前記デッドタイム値以上の場合には、自身の開始設定値と前記カウンタ値とが一致した場合に開始信号を生成させる、
   ＰＷＭ信号出力制御方法。

Images