JP2004357450A - Ｐｗｍ回路およびマイクロコントローラ - Google Patents
Ｐｗｍ回路およびマイクロコントローラ Download PDFInfo
- Publication number
- JP2004357450A JP2004357450A JP2003154244A JP2003154244A JP2004357450A JP 2004357450 A JP2004357450 A JP 2004357450A JP 2003154244 A JP2003154244 A JP 2003154244A JP 2003154244 A JP2003154244 A JP 2003154244A JP 2004357450 A JP2004357450 A JP 2004357450A
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- signal
- counter
- circuit
- dead time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】モータのインバータ制御システムにおいて、正相のＰＷＭ信号と逆相のＮＰＷＭ信号とに、両者が同時にアクティブになるのを回避するデッドタイムを挿入するに当たり、ＰＷＭ回路を小規模化するとともに、Ａ／Ｄ変換タイミングの制御機能を有するマイクロコントローラをタイマ回路なしに実現する。
【解決手段】キャリア周期設定レジスタ１０３のキャリア周期でクロック信号をカウントする第１、第２のＰＷＭカウンタ１０１，１０２と、第２ＰＷＭカウンタ１０２によるクロック信号のカウントを第１ＰＷＭカウンタ１０１よりデッドタイムＴｄだけ遅延させて開始させるデッドタイム制御手段１０４と、第１ＰＷＭカウンタ１０１のカウント値Ｓ４と第２ＰＷＭカウンタ１０２のカウント値Ｓ５とデューティ設定レジスタ１０６のデューティ制御値Ｓ６とに基づいて相補ＰＷＭ信号Ｃ１０，Ｃ２０を出力するＰＷＭ出力手段１０７とを備える。
【選択図】 図１
【解決手段】キャリア周期設定レジスタ１０３のキャリア周期でクロック信号をカウントする第１、第２のＰＷＭカウンタ１０１，１０２と、第２ＰＷＭカウンタ１０２によるクロック信号のカウントを第１ＰＷＭカウンタ１０１よりデッドタイムＴｄだけ遅延させて開始させるデッドタイム制御手段１０４と、第１ＰＷＭカウンタ１０１のカウント値Ｓ４と第２ＰＷＭカウンタ１０２のカウント値Ｓ５とデューティ設定レジスタ１０６のデューティ制御値Ｓ６とに基づいて相補ＰＷＭ信号Ｃ１０，Ｃ２０を出力するＰＷＭ出力手段１０７とを備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、モータに対するインバータ制御システム等を駆動するためのパルス幅変調（ＰＷＭ）信号を生成するＰＷＭ回路、および、インバータ制御システム等を駆動するためのＰＷＭ回路を内蔵したマイクロコントローラに関する。
【０００２】
【従来の技術】
モータのインバータ制御システムにおいては、ＰＷＭ回路からの出力信号である相補ＰＷＭ信号によって上相、下相用のパワートランジスタのＯＮ／ＯＦＦ制御を行っている。この上相、下相が同時にＯＮとなる期間が存在するとパワートランジスタに貫通電流が流れてしまうため、上相、下相ともにＯＦＦとなる時間（デッドタイム）を挿入してモータを保護する必要がある。従来のＰＷＭ回路は、各々のＰＷＭ信号にデッドタイムを挿入するためのデッドタイムカウンタを持っている（例えば、特許文献１参照）。
【０００３】
図１５に従来のＰＷＭ回路の構成を示す。キャリア周期設定レジスタ３０２にはキャリア周期設定値“Ｔ０”が設定される。タイマカウンタ３０１は、クロック信号をカウントし、“０”とキャリア周期設定値“Ｔ０”との間でアップカウントとダウンカウントを繰り返す。デューティ設定レジスタ３０３はデューティ制御値を設定する。デューティ設定レジスタ３０３は、タイマカウンタ３０１のカウント値がデューティ制御値より大きいときにデューティ一致信号をアクティブにし、生成回路３０７に出力する。
【０００４】
バッファレジスタ３０４には新たなデッドタイムが格納される。タイマカウンタ３０１からのアンダーフロー信号によってバッファレジスタ３０４の新たなデッドタイムがデッドタイム格納レジスタ３０５にロードされる。デッドタイムカウンタ３０６は、デューティ設定レジスタ３０３からのデューティ一致信号に同期してクロック信号のカウントを開始し、デッドタイム格納レジスタ３０５のデッドタイムまでカウントすると、生成回路３０７にデッドタイム信号を出力する。生成回路３０７は、デッドタイムが挿入されたＰＷＭ信号を生成出力する。
【０００５】
図１６は従来のインバータ制御用にＰＷＭ回路を内蔵したマイクロコントローラ４００の構成を示す。センサレスモータのインバータ制御システムでは、モータ４０７の位置検出のためにモータ電流のアナログ量をＡ／Ｄ変換回路４０４で検出（計測）し、この検出値によってＣＰＵ４０１は相補ＰＷＭ信号のデューティ比を決定し、ＰＷＭ回路４０２は相補ＰＷＭ信号を上相回路部４０５と下相回路部４０６に出力し、モータ４０７を制御する。モータ４０７の各種アナログ量の検出はＡ／Ｄ変換回路４０４によってデジタル量に変換される。Ａ／Ｄ変換回路４０４によってアナログ量をサンプリングするタイミングは、センサレスモータの位置検出をする上で重要であり、従来の構成ではＰＷＭの基本周期であるキャリア周期を知らせるオーバーフロー信号によってタイマ回路４０３を起動し、タイマ回路４０３のオーバーフロー信号によってＡ／Ｄ変換のスタート信号を生成し、Ａ／Ｄ変換のサンプリングタイミングを制御している。
【０００６】
【特許文献１】
特開２０００−６６７０２号公報（第６−７頁、第１図）
【０００７】
【発明が解決しようとする課題】
従来の図１５のＰＷＭ回路では、正相、逆相それぞれにデッドタイムカウンタを必要とする。３相の相補ＰＷＭ回路になると、デッドタイムカウンタ、デッドタイム格納レジスタ、バッファレジスタを６個持つことになり、回路規模が大きくなるという課題がある。
【０００８】
また、ＰＷＭ回路の制御ミスを起こした場合や、ＣＰＵの暴走の結果、ＰＷＭ回路の制御レジスタが不測に書き換えられた場合には、モータ制御用のパワートランジスタの上相、下相を同時にＯＮしてしまう相補ＰＷＭ信号を出力する事態が起こることがある。従来のＰＷＭ回路では、この不都合な事態を回避する手段はなく、パワートランジスタに貫通電流が発生し、モータを壊してしまう可能性がある。
【０００９】
また、図１６のマイクロコントローラでは、Ａ／Ｄ変換のサンプリングタイミングを制御するためにタイマ回路を必要としており、構成の複雑化を招いている。
【００１０】
本発明は、このような事情に鑑みて創作したものであり、デッドタイム挿入の機能を有するＰＷＭ回路を小規模化するとともに、Ａ／Ｄ変換タイミングの制御機能を有するマイクロコントローラをタイマ回路なしに実現することを目的としている。
【００１１】
【課題を解決するための手段】
本発明によるＰＷＭ回路は、次のような構成要素を備えている。すなわち、キャリア周期を設定するキャリア周期設定レジスタと、相補ＰＷＭ出力のデューティ比を制御するデューティ制御値を設定するデューティ設定レジスタと、前記キャリア周期設定レジスタのキャリア周期でクロック信号をカウントする第１ＰＷＭカウンタおよび第２ＰＷＭカウンタと、デッドタイムカウンタにデッドタイムを格納し前記第２ＰＷＭカウンタによる前記クロック信号のカウントを前記第１ＰＷＭカウンタより前記デッドタイムだけ遅延させて開始させるデッドタイム制御手段と、前記第１ＰＷＭカウンタのカウント値と前記第２ＰＷＭカウンタのカウント値と前記デューティ設定レジスタのデューティ制御値とに基づいて相補ＰＷＭ信号を出力するＰＷＭ出力手段とである。
【００１２】
この構成による作用は次のとおりである。クロック信号を第１ＰＷＭカウンタと第２ＰＷＭカウンタでカウントするが、デッドタイム制御手段は第２ＰＷＭカウンタによるクロック信号のカウントを、デッドタイムカウンタに格納しているデッドタイムだけ遅延させる。ＰＷＭ出力手段は、第１ＰＷＭカウンタのカウント値、第２ＰＷＭカウンタのカウント値のそれぞれをデューティ設定レジスタのデューティ制御値と比較することで相補ＰＷＭ信号（正相のＰＷＭ信号と逆相のＮＰＷＭ信号）を生成する。この構成によれば、正相、逆相にそれぞれデッドタイムカウンタを持つ必要がなく、デッドタイム制御手段における単一のデッドタイムカウンタに設定のデッドタイムを、正相への挿入と逆相への挿入とに共用することができる。デッドタイムカウンタを共用化しているので、ＰＷＭ回路の回路規模を小規模化することができる。
【００１３】
上記において好ましくは、前記デューティ設定レジスタを複数備え、前記ＰＷＭ出力手段は、前記複数のデューティ設定レジスタごとに前記相補ＰＷＭ信号を出力するように構成されていることである。これによれば、多相に増やした場合に、デューティ設定レジスタの必要数は半減できるとともに、デッドタイムカウンタを正相、逆相で共用でき、さらに小規模化を実現できる。
【００１４】
上記において好ましくは、さらに、前記デッドタイム制御手段における前記デッドタイムを任意の値に設定するデッドタイムカウンタ制御手段を備えることである。この場合、デッドタイムの値を任意の値に設定することで、相補ＰＷＭ出力のデッドタイム値を任意に制御することが可能になる。
【００１５】
また、上記において好ましくは、さらに、前記相補ＰＷＭ信号が同時アクティブのときにＰＷＭ回路出力をハイインピーダンスにする保護信号を出力するドライバ保護手段を備えることである。この構成によれば、ＰＷＭ回路の制御ミスやＣＰＵの暴走の結果、正相、逆相が同時にＯＮ信号を出力することになっても、ＰＷＭ信号をハイインピーダンスとすることにより、インバータ制御システムの上相、下相の同時ＯＮを回避し、パワートランジスタの短絡を防止することができる。
【００１６】
上記のＰＷＭ回路の発明は、インバータ制御システムを駆動制御するためのマイクロコントローラとして、次のように展開することが可能である。
【００１７】
本発明によるマイクロコントローラは、上記構成のＰＷＭ回路とＣＰＵを内蔵するものであって、前記相補ＰＷＭ信号が同時アクティブのときに前記ＣＰＵに対して割り込み信号を出力する割り込み出力手段を備えたものである。
【００１８】
この構成によれば、ＰＷＭ回路の制御ミスやＣＰＵの暴走の結果、正相、逆相が同時にＯＮ信号を出力することになっても、ＣＰＵに割り込み信号を出力し、ＣＰＵの割り込み処理により、ＰＷＭ出力をハイインピーダンスとするなど、マイクロコントローラ周辺回路を制御することによりインバータ制御システムを保護することが可能となる。
【００１９】
また、本発明によるマイクロコントローラは、上記構成のＰＷＭ回路とＣＰＵとデューティ比制御のためのＡ／Ｄ変換回路を内蔵するものであって、前記ＰＷＭ回路が、さらに次のようなトリガ出力手段を備えたものである。そのトリガ出力手段は、トリガタイミング制御値を格納するトリガレジスタを持ち、前記第１ＰＷＭカウンタのカウント値が前記トリガタイミング制御値に達したときに前記Ａ／Ｄ変換回路に対して変換開始のトリガ信号を出力するように構成されている。
【００２０】
この構成によれば、第１ＰＷＭカウンタが鋸波制御でのカウント制御を行っている場合に、周期中の任意のタイミングでトリガ信号を生成し、タイマ回路なしにデューティ比を制御することができる。
【００２１】
また、本発明によるマイクロコントローラは、上記構成のＰＷＭ回路とＣＰＵとデューティ比制御のためのＡ／Ｄ変換回路を内蔵するものであって、次のようなトリガ出力手段を備えたものである。そのトリガ出力手段は、トリガタイミング制御値を格納するとともにトリガタイミングがアップカウント時かダウンカウント時かを選択するトリガ制御レジスタを持つとともに、前記トリガタイミング制御値と、前記アップ／ダウンの選択と、前記第１ＰＷＭカウンタがアップカウント状態かダウンカウント状態かを示すカウント状態信号とから得られるタイミングで前記Ａ／Ｄ変換回路に対して変換開始のトリガ信号を出力するように構成されている。
【００２２】
上記のトリガレジスタを有するマイクロコントローラの場合は任意にトリガ信号を生成できるのは鋸波制御のときだけであるが、この構成によれば、第１ＰＷＭカウンタが三角波制御でカウントを行っている場合でも、キャリア周期中の任意のタイミングでトリガ信号を生成し、タイマ回路なしにデューティ比を制御することができる。
【００２３】
また、本発明によるマイクロコントローラは、上記のドライバ保護手段を有するＰＷＭ回路とＣＰＵと端子制御回路を内蔵するものであって、前記端子制御回路は前記ＰＷＭ回路の出力を中継するトライステートバッファを有し、前記ドライバ保護手段による前記保護信号がアクティブのときに前記トライステートバッファを制御して相補ＰＷＭ出力をハイインピーダンスにするように構成されたものである。
【００２４】
この構成によれば、ＰＷＭ回路からの保護信号によって端子の入出力制御を行うことでインバータ制御システムの上相、下相が同時にＯＮとなる状態を回避することができ、モータ制御用等のパワートランジスタの保護を実現できる。
【００２５】
【発明の実施の形態】
以下、本発明にかかわるＰＷＭ回路およびマイクロコントローラの実施の形態を図面に基づいて詳細に説明する。
【００２６】
（第１の実施の形態）
図１は本発明の第１の実施の形態におけるＰＷＭ回路の構成を示すブロック図である。図１において、１００はＰＷＭ回路、１０１，１０２はＰＷＭ制御のキャリア周期をカウントする第１ＰＷＭカウンタおよび第２ＰＷＭカウンタ、１０３はキャリア周期設定レジスタ、１０４はデッドタイム制御手段、１０５はデッドタイムカウンタ、１０６はデューティ設定レジスタ、１０７はＰＷＭ出力手段、Ｓ４は第１ＰＷＭカウンタ１０１のカウント値、Ｓ５は第２ＰＷＭカウンタ１０２のカウント値、Ｃ１０は相補ＰＷＭ信号のうちの正相相の信号であるＰＷＭ信号、Ｃ２０は逆相の信号であるＮＰＷＭ信号である。
【００２７】
ＰＷＭ制御においては、キャリア周期のカウント制御方法として、図２に示す鋸波制御と三角波制御がある。
【００２８】
キャリア周期設定レジスタ１０３は、キャリア周期設定値“Ｔ０”を格納する。第１ＰＷＭカウンタ１０１は、外部からのクロック信号ＣＫと、キャリア周期設定レジスタ１０３からのキャリア周期設定値“Ｔ０”を入力し、“０”からスタートしてクロック信号ＣＫをアップカウントし、カウント値がキャリア周期設定値“Ｔ０”に達すると、ダウンカウントに切り替えてクロック信号ＣＫをカウントし、“０”まで達すると再びアップカウントに切り替える。第２ＰＷＭカウンタ１０２も同様の機能を有している。キャリア周期設定レジスタ１０３は、また、第１ＰＷＭカウンタ１０１および第２ＰＷＭカウンタ１０２に対して、鋸波制御と三角波制御の切り替えの制御を行う。この制御の信号がＳ１，Ｓ２である。
【００２９】
デッドタイム制御手段１０４はデッドタイムカウンタ１０５を内蔵している。そのデッドタイムカウンタ１０５はデッドタイム“Ｔｄ”を設定し、クロック信号ＣＫをデッドタイム“Ｔｄ”までカウントすると、カウントアップ信号をデッドタイム制御手段１０４に出力する。デッドタイム制御手段１０４は、外部から入力したクロック信号ＣＫを第２ＰＷＭカウンタ１０２に中継するが（Ｓ３は中継されたクロック信号）、デッドタイムカウンタ１０５のカウント中は、第２ＰＷＭカウンタ１０２へのクロック信号ＣＫの供給を停止し、デッドタイムカウンタ１０５がカウントアップ信号を出力したタイミングで、第２ＰＷＭカウンタ１０２に対するクロック信号ＣＫの出力を許可する。
【００３０】
第２ＰＷＭカウンタ１０２は、デッドタイム制御手段１０４によって遅延制御されて入力したクロック信号ＣＫをカウントすることから、第２ＰＷＭカウンタ１０２のカウント値Ｓ５の信号は、第１ＰＷＭカウンタ１０１のカウント値Ｓ４の信号に対して、デッドタイムカウンタ１０５に設定のデッドタイム“Ｔｄ”に相当する遅延をもつ。
【００３１】
デューティ設定レジスタ１０６は、ＰＷＭ信号Ｃ１０およびＮＰＷＭ信号Ｃ２０のデューティ比を設定する。ＰＷＭ出力手段１０７は、第１ＰＷＭカウンタ１０１のカウント値Ｓ４と第２ＰＷＭカウンタ１０２のカウント値Ｓ５とデューティ設定レジスタ１０６のデューティ比の設定値Ｓ６とを用いてＰＷＭ信号Ｃ１０とＮＰＷＭ信号Ｃ２０を生成する。
【００３２】
図３はＰＷＭ出力手段１０７の具体的な回路構成の一例を示す。図３において、１０８は第１コンパレータ、１０９は第２コンパレータ、１１０はＡＮＤ回路、１１１はＮＯＲ回路である。ＰＷＭ出力手段１０７は、第１ＰＷＭカウンタ１０１のカウント値Ｓ４と第２ＰＷＭカウンタ１０２のカウント値Ｓ５とデューティ設定レジスタ１０６の設定値Ｓ６を入力とする。
【００３３】
第１コンパレータ１０８において、第１ＰＷＭカウンタ１０１のカウント値Ｓ４とデューティ設定レジスタ１０６の設定値Ｓ６とが比較され、カウント値Ｓ４が大きいときは“１”となり、小さいときは“０”となる一致信号Ｓ７がＡＮＤ回路１１０およびＮＯＲ回路１１１に出力される。一方、第２コンパレータ１０９において、第２ＰＷＭカウンタ１０２のカウント値Ｓ５とデューティ設定レジスタ１０６の設定値Ｓ６とが比較され、カウント値Ｓ５が大きいときは“１”となり、小さいときは“０”となる一致信号Ｓ８がＡＮＤ回路１１０およびＮＯＲ回路１１１に出力される。
【００３４】
ＡＮＤ回路１１０は、一致信号Ｓ７と一致信号Ｓ８とを入力し、正相のＰＷＭ信号Ｃ１０を生成出力する。ＮＯＲ回路１１１は、一致信号Ｓ７と一致信号Ｓ８とを入力し、逆相のＮＰＷＭ信号Ｃ２０を生成出力する。
【００３５】
図４は本実施形態の構成での鋸波制御のＰＷＭ信号生成のタイミングチャートを示す。また、図５は三角波制御のＰＷＭ信号生成のタイミングチャートを示す。
【００３６】
両カウント値Ｓ４，Ｓ５がともにデッドタイム“Ｔｄ”に対応するデューティ比の設定値Ｓ６以上になると、ＰＷＭ信号Ｃ１０が有効となり、両カウント値Ｓ４，Ｓ５がともにデューティ比の設定値Ｓ６を下回る期間においてＮＰＷＭ信号Ｃ２０が有効となる。ＰＷＭ信号Ｃ１０のＯＮデューティとＮＰＷＭ信号Ｃ２０のＯＮデューティとの間には、立ち上がり時も立ち下がり時もデッドタイム“Ｔｄ”が挿入確保されている。
【００３７】
以上のように、正相のＰＷＭ信号Ｃ１０と逆相のＮＰＷＭ信号Ｃ２０との双方の生成にデッドタイムカウンタ１０５を共用しているので、従来技術に比べて、デッドタイムカウンタを減らすことができ、ＰＷＭ回路の小規模化を実現することができる。
【００３８】
図６は、３相のＰＷＭ回路のブロック図を示す。３つのデューティ設定レジスタ１０６ａ，１０６ｂ，１０６ｃを備え、ＰＷＭ出力手段１０７Ａは、デューティ設定レジスタ１０６ａに応じて、相補ＰＷＭ信号のＰＷＭ信号Ｃ１０ａとＮＰＷＭ信号Ｃ２０ａを生成出力し、デューティ設定レジスタ１０６ｂに応じて、ＰＷＭ信号Ｃ１０ｂ、ＮＰＷＭ信号Ｃ２０ｂを生成出力し、デューティ設定レジスタ１０６ｃに応じて、ＰＷＭ信号Ｃ１０ｃ、ＮＰＷＭ信号Ｃ２０ｃを生成出力するように構成されている。
【００３９】
このように３相に増やした場合においても、デューティ設定レジスタを増やすだけで、３相の相補ＰＷＭ信号を生成することができる。３相の場合、従来技術ではデューティ設定レジスタを６つ必要とするのに対して、本実施の形態によればデューティ設定レジスタは３つで済み、半減されている。さらに、３相の場合も、デッドタイムカウンタを正相、逆相で共用しており、デッドタイムカウンタの削減により、従来技術に比べて、ＰＷＭ回路の大幅な小規模化を実現することができる。
【００４０】
（第２の実施の形態）
次に、本発明の第２の実施の形態におけるＰＷＭ回路について説明する。図７は本実施形態のＰＷＭ回路の構成を示すブロック図である。図７において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
【００４１】
本実施形態のＰＷＭ回路１００Ｂは、第１の実施の形態のＰＷＭ回路１００において、さらにデッドタイムカウンタ制御手段１１２を付加した構成になっている。デッドタイムカウンタ制御手段１１２は、デッドタイム制御手段１０４におけるデッドタイムカウンタ１０５に設定するデッドタイム“Ｔｄ”を任意に設定できるようになっている。その他の構成については、実施の形態１と同様であるので説明を省略する。
【００４２】
デッドタイム制御手段１０４は、デッドタイムカウンタ１０５がデッドタイム“Ｔｄ”までカウントアップしないうちは、第２ＰＷＭカウンタ１０２に対するクロック信号ＣＫの供給を停止する。
【００４３】
この構成によって、デッドタイムとして挿入したい期間を任意に設定することができる。
【００４４】
（第３の実施の形態）
次に、本発明の第３の実施の形態におけるマイクロコントローラについて説明する。図８は本実施形態のマイクロコントローラの構成を示すブロック図である。
【００４５】
本実施形態のマイクロコントローラ２００は、ＣＰＵ２０１と、第２の実施形態のＰＷＭ回路１００Ｂと、端子制御回路２０２と、ドライバ保護手段２０５を備えている。ＣＰＵ２０１とＰＷＭ回路１００Ｂとは、アドレス信号、データ信号、イネーブル信号で接続されており、ＰＷＭ回路１００ＢはＣＰＵ２０１によって制御されるように構成されている。ドライバ保護手段２０５は、ＰＷＭ回路１００ＢからのＰＷＭ信号Ｃ１０およびＮＰＷＭ信号Ｃ２０を入力とし、ＰＷＭ信号Ｃ１０とＮＰＷＭ信号Ｃ２０とが同時に“１”となる期間には、保護信号Ｓ９を“１”として端子制御回路２０２に出力するように構成されている。端子制御回路２０２は、ＰＷＭ回路１００ＢからのＰＷＭ信号Ｃ１０を入力するトライステートバッファ２０３と、ＰＷＭ信号Ｃ１０ＢからのＮＰＷＭ信号Ｃ２０を入力するトライステートバッファ２０４を備え、ドライバ保護手段２０５からの保護信号Ｓ９が“１”となるときに、出力であるＰＷＭ信号Ｃ１０ｄおよびＮＰＷＭ信号Ｃ２０ｄをハイインピーダンスにするように構成されている。ＰＷＭ信号Ｃ１０ｄおよびＮＰＷＭ信号Ｃ２０ｄはそれぞれ、モータを制御するためのインバータの上相および下相のパワートランジスタのゲートに接続されている。
【００４６】
本実施の形態のマイクロコントローラによれば、ＰＷＭ回路１００Ｂの制御ミスやＣＰＵ２０１の暴走の結果、正相のＰＷＭ信号Ｃ１０および逆相のＮＰＷＭ信号Ｃ２０が同時にＯＮ信号を出力することになっても、ＰＷＭ信号Ｃ１０ｄ、ＮＰＷＭ信号Ｃ２０ｄが同時に“１”になることを回避し、モータ駆動用インバータのパワートランジスタに対する保護機能を実現することができる。そして、その回路構成の小規模化を図ることができる。
【００４７】
（第４の実施の形態）
次に、本発明の第４の実施の形態におけるマイクロコントローラについて説明する。図９は本実施形態のマイクロコントローラの構成を示すブロック図である。
【００４８】
本実施形態のマイクロコントローラ２００Ａは、ＣＰＵ２０１と、第２の実施形態のＰＷＭ回路１００Ｂと、割り込み出力手段２０６を備えている。２０３ａ，２０４ａはバッファである。割り込み出力手段２０６は、ＰＷＭ回路１００ＢからのＰＷＭ信号Ｃ１０およびＮＰＷＭ信号Ｃ２０を入力とし、ＰＷＭ信号Ｃ１０とＮＰＷＭ信号Ｃ２０とが同時に“１”となる期間には、割り込み信号Ｓ１０をＣＰＵ２０１に出力するように構成されている。ＣＰＵ２０１は割り込み信号Ｓ１０がアクティブになると、割り込み処理を発生させるように構成されている。
【００４９】
この構成によれば、ＰＷＭ回路１００Ｂの制御ミスやＣＰＵ２０１の暴走の結果、正相のＰＷＭ信号Ｃ１０および逆相のＮＰＷＭ信号Ｃ２０が同時にＯＮ信号を出力することになっても、ＣＰＵ２０１は割り込み処理を行い、ＰＷＭ回路１００Ｂの設定を変更することを通じて、ＰＷＭ信号、ＮＰＷＭ信号の同時“１”の状態を回避する。これにより、モータ駆動用インバータのパワートランジスタに対する保護機能を実現することができる。そして、その回路構成の小規模化を図ることができる。
【００５０】
（第５の実施の形態）
次に、本発明の第５の実施の形態におけるマイクロコントローラについて説明する。図１０は本実施形態のマイクロコントローラの構成を示すブロック図である。
【００５１】
本実施形態のマイクロコントローラ２００Ｂは、ＣＰＵ２０１と、第２の実施形態のＰＷＭ回路１００Ｂと同様のＰＷＭ回路においてトリガ出力手段２０７を付加した形態のＰＷＭ回路１００Ｃと、ＰＷＭ回路１００Ｃのデューティ比を決定するためのＡ／Ｄ変換回路２１０を備えている。トリガ出力手段２０７は、Ａ／Ｄ変換の開始タイミングを決めるトリガタイミング制御値Ｓ１１を任意に設定可能なトリガレジスタ２０８と、比較手段２０９とを備え、比較手段２０９から出力されるトリガ信号Ｓ１２がＡ／Ｄ変換回路２１０の変換開始を制御するように構成されている。比較手段２０９は、第１ＰＷＭカウンタ１０１のカウント値Ｓ４とトリガレジスタ２０８のトリガタイミング制御値Ｓ１１とを比較し、両者が一致したときに“１”となるトリガ信号Ｓ１２を出力する。なお、Ａ／Ｄ変換回路２１０に入力するアナログ値は、例えば図１６におけるモータ電流に相当する。
【００５２】
この動作のタイミングチャートを図１１に示す。トリガレジスタ２０８のトリガタイミング制御値Ｓ１１は任意に設定可能である。トリガタイミング制御値Ｓ１１が例えば“８”のときは、第１ＰＷＭカウンタ１０１のカウント値Ｓ４が“８”となって一致したときにトリガ信号Ｓ１２が立ち上がっている。また、トリガタイミング制御値Ｓ１１が例えば“２”のときは、第１ＰＷＭカウンタ１０１のカウント値Ｓ４が“２”となって一致したときにトリガ信号Ｓ１２が立ち上がっている。
【００５３】
本実施の形態によれば、タイマ回路をもたなくても、鋸波制御のキャリア周期中の任意のタイミングでトリガ信号Ｓ１２を生成することが可能である。すなわち、小規模回路でありながら、Ａ／Ｄ変換の開始タイミングをキャリア周期中の任意のタイミングで制御し、ＰＷＭ回路１００Ｃのデューティ比を制御することができる。
【００５４】
（第６の実施の形態）
上記の第５の実施形態は、鋸波制御のモードでのみ動作するもので、三角波制御のモードでは動作しない。鋸波制御と三角波制御のどちらの制御方法でもキャリア周期中の任意タイミングでトリガ信号を生成するのが、本実施の形態である。以下、本発明の第６の実施の形態におけるマイクロコントローラについて説明する。図１２は本実施形態のマイクロコントローラの構成を示すブロック図である。
【００５５】
本実施形態のマイクロコントローラ２００Ｃは、ＣＰＵ２０１と、第２の実施形態のＰＷＭ回路１００Ｂにさらにトリガ出力手段２０７Ａを付加した構成のＰＷＭ回路１００Ｄと、Ａ／Ｄ変換回路２１０を備えている。トリガ出力手段２０７Ａには、第１ＰＷＭカウンタ１０１のカウント値Ｓ４と、カウント制御手段１０３ａによるカウント状態信号Ｓ１３が入力される。カウント状態信号Ｓ１３は、第１ＰＷＭカウンタ１０１がアップカウントかダウンカウントかを示す信号であり、キャリア周期設定レジスタ１０３から出力されるものである。カウント状態信号Ｓ１３はアップカウント状態時に“０”であり、ダウンカウント状態時に“１”である（図１４参照）。
【００５６】
図１３はトリガ出力手段２０７Ａの具体的な回路の一例を示す。トリガ出力手段２０７Ａは、第１ＰＷＭカウンタ１０１のカウント値Ｓ４とカウント制御手段１０３ａのカウント状態信号Ｓ１３を入力とする。トリガ出力手段２０７Ａは、トリガ制御レジスタ２１１、比較手段２１２、反転回路２１３、２つのＡＮＤ回路２１４，２１５およびセレクタ２１６を備える。トリガ制御レジスタ２１１は、キャリア周期中のトリガ信号を発生させるタイミングを示すトリガ設定値Ｓ１４の値と、トリガ信号を発生させるカウント状態を選択するアップ／ダウン選択信号Ｓ１５の値を格納し、出力する。アップ／ダウン選択信号Ｓ１５は“１”でアップカウントを選択し、“０”でダウンカウントを選択する（図１４参照）。トリガ制御レジスタ２１１のトリガ設定値Ｓ１４を任意に変更することで任意のタイミングでトリガ信号を発生できる。
【００５７】
この動作のタイミングチャートを図１４に示す。
【００５８】
アップカウントが選択されたときの動作は次のようになる。このとき、アップ／ダウン選択信号Ｓ１５は“１”となる。第１ＰＷＭカウンタ１０１のカウント値Ｓ４がトリガ設定値Ｓ１４（「８」となっているが、他の値でもかまわない）に達した時刻ｔ１とｔ２とで、一致信号Ｓ１６が“１”になり、アップ／ダウン選択信号Ｓ１５が“１”であるので、ＡＮＤ出力Ｓ１８が“１”となる。反転出力Ｓ１７は“０”であり、ＡＮＤ出力Ｓ１９は“０”のままである。時刻ｔ１では、セレクタ２１６は、カウント状態信号Ｓ１３が“ＵＰ”の“０”であるので、“１”のＡＮＤ出力Ｓ１８を選択する結果、トリガ信号Ｓ１２は時刻ｔ１で“１”となる。時刻ｔ２では、セレクタ２１６は、カウント状態信号Ｓ１３が“ＤＯＷＮ”の“１”であるので、“０”のＡＮＤ出力Ｓ１９を選択する結果、トリガ信号Ｓ１２は時刻ｔ２で“０”となる。
【００５９】
ダウンカウントが選択されたときの動作は次のようになる。このとき、アップ／ダウン選択信号Ｓ１５は“０”となる。第１ＰＷＭカウンタ１０１のカウント値Ｓ４がトリガ設定値Ｓ１４（「２」となっているが、他の値でもかまわない）に達した時刻ｔ３とｔ４とで、一致信号Ｓ１６が“１”になるが、アップ／ダウン選択信号Ｓ１５が“０”であるので、ＡＮＤ出力Ｓ１８は“０”のままである。反転出力Ｓ１７は“１”であるから、ＡＮＤ出力Ｓ１９は“１”となる。時刻ｔ３では、セレクタ２１６は、カウント状態信号Ｓ１３が“ＵＰ”の“０”であるので、“０”のＡＮＤ出力Ｓ１８を選択する結果、トリガ信号Ｓ１２は時刻ｔ３で“０”となる。時刻ｔ４では、セレクタ２１６は、カウント状態信号Ｓ１３が“ＤＯＷＮ”の“１”であるので、“１”のＡＮＤ出力Ｓ１９を選択する結果、トリガ信号Ｓ１２は時刻ｔ４で“１”となる。
【００６０】
すなわち、三角波制御のときは、カウント値Ｓ４がトリガ設定値Ｓ１４の「８」に達するのは、時刻ｔ１と時刻ｔ２の２つがあるが、アップカウントが選択されているので、アップカウント状態に相当する時刻ｔ１でのみトリガ信号Ｓ１２が有効となる。また、カウント値Ｓ４がトリガ設定値Ｓ１４の「２」に達するのは、時刻ｔ３と時刻ｔ４の２つがあるが、ダウンカウントが選択されているので、ダウンカウント状態に相当する時刻ｔ４でのみトリガ信号Ｓ１２が有効となる。
【００６１】
トリガ制御レジスタ２１１のトリガ設定値Ｓ１４の値が何であっても、アップ／ダウン選択信号Ｓ１５の値の設定に応じて、アップカウント状態でもダウンカウント状態でも、任意のタイミングでトリガ信号を発生できる。
【００６２】
本実施の形態によれば、小規模回路でありながら、鋸波制御と三角波制御のどちらの制御方法でもキャリア周期中の任意タイミングでトリガ信号を生成することが可能である。すなわち、三角波制御であっても、キャリア周期中の任意のタイミングでＡ／Ｄ変換の開始タイミングを制御可能である。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、単一のデッドタイムカウンタに設定のデッドタイムを、正相への挿入と逆相への挿入とに共用するようにデッドタイムカウンタを共用化しているので、ＰＷＭ回路の回路規模を小規模化することができる。
【００６４】
また、デューティ比制御のためのＡ／Ｄ変換回路を備えたマイクロコントローラにおいて、タイマ回路なしにデューティ比を制御することができ、回路構成を簡素化できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるＰＷＭ回路の構成を示すブロック図
【図２】ＰＷＭ制御におけるカウント制御の２つの形態を示す波形図
【図３】本発明の第１の実施の形態におけるＰＷＭ出力手段の回路構成図
【図４】本発明の第１の実施の形態における鋸波制御時のＰＷＭ信号のタイミングチャート
【図５】本発明の第１の実施の形態における三角波制御時のＰＷＭ信号のタイミングチャート
【図６】本発明の実施の形態１における３相のＰＷＭ回路の構成を示すブロック図
【図７】本発明の第２の実施の形態におけるＰＷＭ回路の構成を示すブロック図
【図８】本発明の第３の実施の形態におけるマイクロコントローラの構成を示すブロック図
【図９】本発明の第４の実施の形態におけるマイクロコントローラの構成を示すブロック図
【図１０】本発明の第５の実施の形態におけるマイクロコントローラの構成を示すブロック図
【図１１】本発明の第５の実施の形態におけるトリガ出力手段の動作を示すタイミングチャート
【図１２】本発明の第６の実施の形態におけるマイクロコントローラの構成を示すブロック図
【図１３】本発明の第６の実施の形態におけるトリガ出力手段の構成を示すブロック図
【図１４】本発明の第６の実施の形態におけるトリガ出力手段の動作を示すタイミングチャート
【図１５】従来のＰＷＭ回路の構成を示すブロック図
【図１６】従来のモータ制御用のマイクロコントローラの構成を示すブロック図
【符号の説明】
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ ＰＷＭ回路
１０１ 第１ＰＷＭカウンタ
１０２ 第２ＰＷＭカウンタ
１０３ キャリア周期設定レジスタ
１０３ａ カウント制御手段
１０４ デッドタイム制御手段
１０５ デッドタイムカウンタ
１０６，１０６ａ，１０６ｂ，１０６ｃ デューティ設定レジスタ
１０７，１０７Ａ ＰＷＭ出力手段
１１２ デッドタイムカウンタ制御手段
２００，２００Ａ，２００Ｂ，２００Ｃ マイクロコントローラ
２０１ ＣＰＵ
２０２ 端子制御回路
２０５ ドライバ保護手段
２０６ 割り込み出力手段
２０７，２０７Ａ トリガ出力手段
２０８ トリガレジスタ
２１０ Ａ／Ｄ変換回路
２１１ トリガ制御レジスタ
ＣＫ クロック信号
Ｃ１０，Ｃ１０ａ，Ｃ１０ｂ，Ｃ１０ｃ，Ｃ１０ｄ，Ｃ１０ｅ ＰＷＭ信号
Ｃ２０，Ｃ２０ａ，Ｃ２０ｂ，Ｃ２０ｃ，Ｃ２０ｄ，Ｃ２０ｅ ＮＰＷＭ信号
Ｓ３ 中継されたクロック信号
Ｓ４ 第１ＰＷＭカウンタのカウント値
Ｓ５ 第２ＰＷＭカウンタのカウント値
Ｓ６，Ｓ６ａ，Ｓ６ｂ，Ｓ６ｃ デューティ比の設定値
Ｓ９ 保護信号
Ｓ１０ 割り込み信号
Ｓ１１ トリガタイミング制御値
Ｓ１２ トリガ信号
Ｓ１３ カウント状態信号
Ｓ１４ トリガ設定値
Ｓ１５ アップ／ダウン選択信号
Ｔ０ キャリア周期設定値
Ｔｄ デッドタイム
【発明の属する技術分野】
本発明は、モータに対するインバータ制御システム等を駆動するためのパルス幅変調（ＰＷＭ）信号を生成するＰＷＭ回路、および、インバータ制御システム等を駆動するためのＰＷＭ回路を内蔵したマイクロコントローラに関する。
【０００２】
【従来の技術】
モータのインバータ制御システムにおいては、ＰＷＭ回路からの出力信号である相補ＰＷＭ信号によって上相、下相用のパワートランジスタのＯＮ／ＯＦＦ制御を行っている。この上相、下相が同時にＯＮとなる期間が存在するとパワートランジスタに貫通電流が流れてしまうため、上相、下相ともにＯＦＦとなる時間（デッドタイム）を挿入してモータを保護する必要がある。従来のＰＷＭ回路は、各々のＰＷＭ信号にデッドタイムを挿入するためのデッドタイムカウンタを持っている（例えば、特許文献１参照）。
【０００３】
図１５に従来のＰＷＭ回路の構成を示す。キャリア周期設定レジスタ３０２にはキャリア周期設定値“Ｔ０”が設定される。タイマカウンタ３０１は、クロック信号をカウントし、“０”とキャリア周期設定値“Ｔ０”との間でアップカウントとダウンカウントを繰り返す。デューティ設定レジスタ３０３はデューティ制御値を設定する。デューティ設定レジスタ３０３は、タイマカウンタ３０１のカウント値がデューティ制御値より大きいときにデューティ一致信号をアクティブにし、生成回路３０７に出力する。
【０００４】
バッファレジスタ３０４には新たなデッドタイムが格納される。タイマカウンタ３０１からのアンダーフロー信号によってバッファレジスタ３０４の新たなデッドタイムがデッドタイム格納レジスタ３０５にロードされる。デッドタイムカウンタ３０６は、デューティ設定レジスタ３０３からのデューティ一致信号に同期してクロック信号のカウントを開始し、デッドタイム格納レジスタ３０５のデッドタイムまでカウントすると、生成回路３０７にデッドタイム信号を出力する。生成回路３０７は、デッドタイムが挿入されたＰＷＭ信号を生成出力する。
【０００５】
図１６は従来のインバータ制御用にＰＷＭ回路を内蔵したマイクロコントローラ４００の構成を示す。センサレスモータのインバータ制御システムでは、モータ４０７の位置検出のためにモータ電流のアナログ量をＡ／Ｄ変換回路４０４で検出（計測）し、この検出値によってＣＰＵ４０１は相補ＰＷＭ信号のデューティ比を決定し、ＰＷＭ回路４０２は相補ＰＷＭ信号を上相回路部４０５と下相回路部４０６に出力し、モータ４０７を制御する。モータ４０７の各種アナログ量の検出はＡ／Ｄ変換回路４０４によってデジタル量に変換される。Ａ／Ｄ変換回路４０４によってアナログ量をサンプリングするタイミングは、センサレスモータの位置検出をする上で重要であり、従来の構成ではＰＷＭの基本周期であるキャリア周期を知らせるオーバーフロー信号によってタイマ回路４０３を起動し、タイマ回路４０３のオーバーフロー信号によってＡ／Ｄ変換のスタート信号を生成し、Ａ／Ｄ変換のサンプリングタイミングを制御している。
【０００６】
【特許文献１】
特開２０００−６６７０２号公報（第６−７頁、第１図）
【０００７】
【発明が解決しようとする課題】
従来の図１５のＰＷＭ回路では、正相、逆相それぞれにデッドタイムカウンタを必要とする。３相の相補ＰＷＭ回路になると、デッドタイムカウンタ、デッドタイム格納レジスタ、バッファレジスタを６個持つことになり、回路規模が大きくなるという課題がある。
【０００８】
また、ＰＷＭ回路の制御ミスを起こした場合や、ＣＰＵの暴走の結果、ＰＷＭ回路の制御レジスタが不測に書き換えられた場合には、モータ制御用のパワートランジスタの上相、下相を同時にＯＮしてしまう相補ＰＷＭ信号を出力する事態が起こることがある。従来のＰＷＭ回路では、この不都合な事態を回避する手段はなく、パワートランジスタに貫通電流が発生し、モータを壊してしまう可能性がある。
【０００９】
また、図１６のマイクロコントローラでは、Ａ／Ｄ変換のサンプリングタイミングを制御するためにタイマ回路を必要としており、構成の複雑化を招いている。
【００１０】
本発明は、このような事情に鑑みて創作したものであり、デッドタイム挿入の機能を有するＰＷＭ回路を小規模化するとともに、Ａ／Ｄ変換タイミングの制御機能を有するマイクロコントローラをタイマ回路なしに実現することを目的としている。
【００１１】
【課題を解決するための手段】
本発明によるＰＷＭ回路は、次のような構成要素を備えている。すなわち、キャリア周期を設定するキャリア周期設定レジスタと、相補ＰＷＭ出力のデューティ比を制御するデューティ制御値を設定するデューティ設定レジスタと、前記キャリア周期設定レジスタのキャリア周期でクロック信号をカウントする第１ＰＷＭカウンタおよび第２ＰＷＭカウンタと、デッドタイムカウンタにデッドタイムを格納し前記第２ＰＷＭカウンタによる前記クロック信号のカウントを前記第１ＰＷＭカウンタより前記デッドタイムだけ遅延させて開始させるデッドタイム制御手段と、前記第１ＰＷＭカウンタのカウント値と前記第２ＰＷＭカウンタのカウント値と前記デューティ設定レジスタのデューティ制御値とに基づいて相補ＰＷＭ信号を出力するＰＷＭ出力手段とである。
【００１２】
この構成による作用は次のとおりである。クロック信号を第１ＰＷＭカウンタと第２ＰＷＭカウンタでカウントするが、デッドタイム制御手段は第２ＰＷＭカウンタによるクロック信号のカウントを、デッドタイムカウンタに格納しているデッドタイムだけ遅延させる。ＰＷＭ出力手段は、第１ＰＷＭカウンタのカウント値、第２ＰＷＭカウンタのカウント値のそれぞれをデューティ設定レジスタのデューティ制御値と比較することで相補ＰＷＭ信号（正相のＰＷＭ信号と逆相のＮＰＷＭ信号）を生成する。この構成によれば、正相、逆相にそれぞれデッドタイムカウンタを持つ必要がなく、デッドタイム制御手段における単一のデッドタイムカウンタに設定のデッドタイムを、正相への挿入と逆相への挿入とに共用することができる。デッドタイムカウンタを共用化しているので、ＰＷＭ回路の回路規模を小規模化することができる。
【００１３】
上記において好ましくは、前記デューティ設定レジスタを複数備え、前記ＰＷＭ出力手段は、前記複数のデューティ設定レジスタごとに前記相補ＰＷＭ信号を出力するように構成されていることである。これによれば、多相に増やした場合に、デューティ設定レジスタの必要数は半減できるとともに、デッドタイムカウンタを正相、逆相で共用でき、さらに小規模化を実現できる。
【００１４】
上記において好ましくは、さらに、前記デッドタイム制御手段における前記デッドタイムを任意の値に設定するデッドタイムカウンタ制御手段を備えることである。この場合、デッドタイムの値を任意の値に設定することで、相補ＰＷＭ出力のデッドタイム値を任意に制御することが可能になる。
【００１５】
また、上記において好ましくは、さらに、前記相補ＰＷＭ信号が同時アクティブのときにＰＷＭ回路出力をハイインピーダンスにする保護信号を出力するドライバ保護手段を備えることである。この構成によれば、ＰＷＭ回路の制御ミスやＣＰＵの暴走の結果、正相、逆相が同時にＯＮ信号を出力することになっても、ＰＷＭ信号をハイインピーダンスとすることにより、インバータ制御システムの上相、下相の同時ＯＮを回避し、パワートランジスタの短絡を防止することができる。
【００１６】
上記のＰＷＭ回路の発明は、インバータ制御システムを駆動制御するためのマイクロコントローラとして、次のように展開することが可能である。
【００１７】
本発明によるマイクロコントローラは、上記構成のＰＷＭ回路とＣＰＵを内蔵するものであって、前記相補ＰＷＭ信号が同時アクティブのときに前記ＣＰＵに対して割り込み信号を出力する割り込み出力手段を備えたものである。
【００１８】
この構成によれば、ＰＷＭ回路の制御ミスやＣＰＵの暴走の結果、正相、逆相が同時にＯＮ信号を出力することになっても、ＣＰＵに割り込み信号を出力し、ＣＰＵの割り込み処理により、ＰＷＭ出力をハイインピーダンスとするなど、マイクロコントローラ周辺回路を制御することによりインバータ制御システムを保護することが可能となる。
【００１９】
また、本発明によるマイクロコントローラは、上記構成のＰＷＭ回路とＣＰＵとデューティ比制御のためのＡ／Ｄ変換回路を内蔵するものであって、前記ＰＷＭ回路が、さらに次のようなトリガ出力手段を備えたものである。そのトリガ出力手段は、トリガタイミング制御値を格納するトリガレジスタを持ち、前記第１ＰＷＭカウンタのカウント値が前記トリガタイミング制御値に達したときに前記Ａ／Ｄ変換回路に対して変換開始のトリガ信号を出力するように構成されている。
【００２０】
この構成によれば、第１ＰＷＭカウンタが鋸波制御でのカウント制御を行っている場合に、周期中の任意のタイミングでトリガ信号を生成し、タイマ回路なしにデューティ比を制御することができる。
【００２１】
また、本発明によるマイクロコントローラは、上記構成のＰＷＭ回路とＣＰＵとデューティ比制御のためのＡ／Ｄ変換回路を内蔵するものであって、次のようなトリガ出力手段を備えたものである。そのトリガ出力手段は、トリガタイミング制御値を格納するとともにトリガタイミングがアップカウント時かダウンカウント時かを選択するトリガ制御レジスタを持つとともに、前記トリガタイミング制御値と、前記アップ／ダウンの選択と、前記第１ＰＷＭカウンタがアップカウント状態かダウンカウント状態かを示すカウント状態信号とから得られるタイミングで前記Ａ／Ｄ変換回路に対して変換開始のトリガ信号を出力するように構成されている。
【００２２】
上記のトリガレジスタを有するマイクロコントローラの場合は任意にトリガ信号を生成できるのは鋸波制御のときだけであるが、この構成によれば、第１ＰＷＭカウンタが三角波制御でカウントを行っている場合でも、キャリア周期中の任意のタイミングでトリガ信号を生成し、タイマ回路なしにデューティ比を制御することができる。
【００２３】
また、本発明によるマイクロコントローラは、上記のドライバ保護手段を有するＰＷＭ回路とＣＰＵと端子制御回路を内蔵するものであって、前記端子制御回路は前記ＰＷＭ回路の出力を中継するトライステートバッファを有し、前記ドライバ保護手段による前記保護信号がアクティブのときに前記トライステートバッファを制御して相補ＰＷＭ出力をハイインピーダンスにするように構成されたものである。
【００２４】
この構成によれば、ＰＷＭ回路からの保護信号によって端子の入出力制御を行うことでインバータ制御システムの上相、下相が同時にＯＮとなる状態を回避することができ、モータ制御用等のパワートランジスタの保護を実現できる。
【００２５】
【発明の実施の形態】
以下、本発明にかかわるＰＷＭ回路およびマイクロコントローラの実施の形態を図面に基づいて詳細に説明する。
【００２６】
（第１の実施の形態）
図１は本発明の第１の実施の形態におけるＰＷＭ回路の構成を示すブロック図である。図１において、１００はＰＷＭ回路、１０１，１０２はＰＷＭ制御のキャリア周期をカウントする第１ＰＷＭカウンタおよび第２ＰＷＭカウンタ、１０３はキャリア周期設定レジスタ、１０４はデッドタイム制御手段、１０５はデッドタイムカウンタ、１０６はデューティ設定レジスタ、１０７はＰＷＭ出力手段、Ｓ４は第１ＰＷＭカウンタ１０１のカウント値、Ｓ５は第２ＰＷＭカウンタ１０２のカウント値、Ｃ１０は相補ＰＷＭ信号のうちの正相相の信号であるＰＷＭ信号、Ｃ２０は逆相の信号であるＮＰＷＭ信号である。
【００２７】
ＰＷＭ制御においては、キャリア周期のカウント制御方法として、図２に示す鋸波制御と三角波制御がある。
【００２８】
キャリア周期設定レジスタ１０３は、キャリア周期設定値“Ｔ０”を格納する。第１ＰＷＭカウンタ１０１は、外部からのクロック信号ＣＫと、キャリア周期設定レジスタ１０３からのキャリア周期設定値“Ｔ０”を入力し、“０”からスタートしてクロック信号ＣＫをアップカウントし、カウント値がキャリア周期設定値“Ｔ０”に達すると、ダウンカウントに切り替えてクロック信号ＣＫをカウントし、“０”まで達すると再びアップカウントに切り替える。第２ＰＷＭカウンタ１０２も同様の機能を有している。キャリア周期設定レジスタ１０３は、また、第１ＰＷＭカウンタ１０１および第２ＰＷＭカウンタ１０２に対して、鋸波制御と三角波制御の切り替えの制御を行う。この制御の信号がＳ１，Ｓ２である。
【００２９】
デッドタイム制御手段１０４はデッドタイムカウンタ１０５を内蔵している。そのデッドタイムカウンタ１０５はデッドタイム“Ｔｄ”を設定し、クロック信号ＣＫをデッドタイム“Ｔｄ”までカウントすると、カウントアップ信号をデッドタイム制御手段１０４に出力する。デッドタイム制御手段１０４は、外部から入力したクロック信号ＣＫを第２ＰＷＭカウンタ１０２に中継するが（Ｓ３は中継されたクロック信号）、デッドタイムカウンタ１０５のカウント中は、第２ＰＷＭカウンタ１０２へのクロック信号ＣＫの供給を停止し、デッドタイムカウンタ１０５がカウントアップ信号を出力したタイミングで、第２ＰＷＭカウンタ１０２に対するクロック信号ＣＫの出力を許可する。
【００３０】
第２ＰＷＭカウンタ１０２は、デッドタイム制御手段１０４によって遅延制御されて入力したクロック信号ＣＫをカウントすることから、第２ＰＷＭカウンタ１０２のカウント値Ｓ５の信号は、第１ＰＷＭカウンタ１０１のカウント値Ｓ４の信号に対して、デッドタイムカウンタ１０５に設定のデッドタイム“Ｔｄ”に相当する遅延をもつ。
【００３１】
デューティ設定レジスタ１０６は、ＰＷＭ信号Ｃ１０およびＮＰＷＭ信号Ｃ２０のデューティ比を設定する。ＰＷＭ出力手段１０７は、第１ＰＷＭカウンタ１０１のカウント値Ｓ４と第２ＰＷＭカウンタ１０２のカウント値Ｓ５とデューティ設定レジスタ１０６のデューティ比の設定値Ｓ６とを用いてＰＷＭ信号Ｃ１０とＮＰＷＭ信号Ｃ２０を生成する。
【００３２】
図３はＰＷＭ出力手段１０７の具体的な回路構成の一例を示す。図３において、１０８は第１コンパレータ、１０９は第２コンパレータ、１１０はＡＮＤ回路、１１１はＮＯＲ回路である。ＰＷＭ出力手段１０７は、第１ＰＷＭカウンタ１０１のカウント値Ｓ４と第２ＰＷＭカウンタ１０２のカウント値Ｓ５とデューティ設定レジスタ１０６の設定値Ｓ６を入力とする。
【００３３】
第１コンパレータ１０８において、第１ＰＷＭカウンタ１０１のカウント値Ｓ４とデューティ設定レジスタ１０６の設定値Ｓ６とが比較され、カウント値Ｓ４が大きいときは“１”となり、小さいときは“０”となる一致信号Ｓ７がＡＮＤ回路１１０およびＮＯＲ回路１１１に出力される。一方、第２コンパレータ１０９において、第２ＰＷＭカウンタ１０２のカウント値Ｓ５とデューティ設定レジスタ１０６の設定値Ｓ６とが比較され、カウント値Ｓ５が大きいときは“１”となり、小さいときは“０”となる一致信号Ｓ８がＡＮＤ回路１１０およびＮＯＲ回路１１１に出力される。
【００３４】
ＡＮＤ回路１１０は、一致信号Ｓ７と一致信号Ｓ８とを入力し、正相のＰＷＭ信号Ｃ１０を生成出力する。ＮＯＲ回路１１１は、一致信号Ｓ７と一致信号Ｓ８とを入力し、逆相のＮＰＷＭ信号Ｃ２０を生成出力する。
【００３５】
図４は本実施形態の構成での鋸波制御のＰＷＭ信号生成のタイミングチャートを示す。また、図５は三角波制御のＰＷＭ信号生成のタイミングチャートを示す。
【００３６】
両カウント値Ｓ４，Ｓ５がともにデッドタイム“Ｔｄ”に対応するデューティ比の設定値Ｓ６以上になると、ＰＷＭ信号Ｃ１０が有効となり、両カウント値Ｓ４，Ｓ５がともにデューティ比の設定値Ｓ６を下回る期間においてＮＰＷＭ信号Ｃ２０が有効となる。ＰＷＭ信号Ｃ１０のＯＮデューティとＮＰＷＭ信号Ｃ２０のＯＮデューティとの間には、立ち上がり時も立ち下がり時もデッドタイム“Ｔｄ”が挿入確保されている。
【００３７】
以上のように、正相のＰＷＭ信号Ｃ１０と逆相のＮＰＷＭ信号Ｃ２０との双方の生成にデッドタイムカウンタ１０５を共用しているので、従来技術に比べて、デッドタイムカウンタを減らすことができ、ＰＷＭ回路の小規模化を実現することができる。
【００３８】
図６は、３相のＰＷＭ回路のブロック図を示す。３つのデューティ設定レジスタ１０６ａ，１０６ｂ，１０６ｃを備え、ＰＷＭ出力手段１０７Ａは、デューティ設定レジスタ１０６ａに応じて、相補ＰＷＭ信号のＰＷＭ信号Ｃ１０ａとＮＰＷＭ信号Ｃ２０ａを生成出力し、デューティ設定レジスタ１０６ｂに応じて、ＰＷＭ信号Ｃ１０ｂ、ＮＰＷＭ信号Ｃ２０ｂを生成出力し、デューティ設定レジスタ１０６ｃに応じて、ＰＷＭ信号Ｃ１０ｃ、ＮＰＷＭ信号Ｃ２０ｃを生成出力するように構成されている。
【００３９】
このように３相に増やした場合においても、デューティ設定レジスタを増やすだけで、３相の相補ＰＷＭ信号を生成することができる。３相の場合、従来技術ではデューティ設定レジスタを６つ必要とするのに対して、本実施の形態によればデューティ設定レジスタは３つで済み、半減されている。さらに、３相の場合も、デッドタイムカウンタを正相、逆相で共用しており、デッドタイムカウンタの削減により、従来技術に比べて、ＰＷＭ回路の大幅な小規模化を実現することができる。
【００４０】
（第２の実施の形態）
次に、本発明の第２の実施の形態におけるＰＷＭ回路について説明する。図７は本実施形態のＰＷＭ回路の構成を示すブロック図である。図７において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
【００４１】
本実施形態のＰＷＭ回路１００Ｂは、第１の実施の形態のＰＷＭ回路１００において、さらにデッドタイムカウンタ制御手段１１２を付加した構成になっている。デッドタイムカウンタ制御手段１１２は、デッドタイム制御手段１０４におけるデッドタイムカウンタ１０５に設定するデッドタイム“Ｔｄ”を任意に設定できるようになっている。その他の構成については、実施の形態１と同様であるので説明を省略する。
【００４２】
デッドタイム制御手段１０４は、デッドタイムカウンタ１０５がデッドタイム“Ｔｄ”までカウントアップしないうちは、第２ＰＷＭカウンタ１０２に対するクロック信号ＣＫの供給を停止する。
【００４３】
この構成によって、デッドタイムとして挿入したい期間を任意に設定することができる。
【００４４】
（第３の実施の形態）
次に、本発明の第３の実施の形態におけるマイクロコントローラについて説明する。図８は本実施形態のマイクロコントローラの構成を示すブロック図である。
【００４５】
本実施形態のマイクロコントローラ２００は、ＣＰＵ２０１と、第２の実施形態のＰＷＭ回路１００Ｂと、端子制御回路２０２と、ドライバ保護手段２０５を備えている。ＣＰＵ２０１とＰＷＭ回路１００Ｂとは、アドレス信号、データ信号、イネーブル信号で接続されており、ＰＷＭ回路１００ＢはＣＰＵ２０１によって制御されるように構成されている。ドライバ保護手段２０５は、ＰＷＭ回路１００ＢからのＰＷＭ信号Ｃ１０およびＮＰＷＭ信号Ｃ２０を入力とし、ＰＷＭ信号Ｃ１０とＮＰＷＭ信号Ｃ２０とが同時に“１”となる期間には、保護信号Ｓ９を“１”として端子制御回路２０２に出力するように構成されている。端子制御回路２０２は、ＰＷＭ回路１００ＢからのＰＷＭ信号Ｃ１０を入力するトライステートバッファ２０３と、ＰＷＭ信号Ｃ１０ＢからのＮＰＷＭ信号Ｃ２０を入力するトライステートバッファ２０４を備え、ドライバ保護手段２０５からの保護信号Ｓ９が“１”となるときに、出力であるＰＷＭ信号Ｃ１０ｄおよびＮＰＷＭ信号Ｃ２０ｄをハイインピーダンスにするように構成されている。ＰＷＭ信号Ｃ１０ｄおよびＮＰＷＭ信号Ｃ２０ｄはそれぞれ、モータを制御するためのインバータの上相および下相のパワートランジスタのゲートに接続されている。
【００４６】
本実施の形態のマイクロコントローラによれば、ＰＷＭ回路１００Ｂの制御ミスやＣＰＵ２０１の暴走の結果、正相のＰＷＭ信号Ｃ１０および逆相のＮＰＷＭ信号Ｃ２０が同時にＯＮ信号を出力することになっても、ＰＷＭ信号Ｃ１０ｄ、ＮＰＷＭ信号Ｃ２０ｄが同時に“１”になることを回避し、モータ駆動用インバータのパワートランジスタに対する保護機能を実現することができる。そして、その回路構成の小規模化を図ることができる。
【００４７】
（第４の実施の形態）
次に、本発明の第４の実施の形態におけるマイクロコントローラについて説明する。図９は本実施形態のマイクロコントローラの構成を示すブロック図である。
【００４８】
本実施形態のマイクロコントローラ２００Ａは、ＣＰＵ２０１と、第２の実施形態のＰＷＭ回路１００Ｂと、割り込み出力手段２０６を備えている。２０３ａ，２０４ａはバッファである。割り込み出力手段２０６は、ＰＷＭ回路１００ＢからのＰＷＭ信号Ｃ１０およびＮＰＷＭ信号Ｃ２０を入力とし、ＰＷＭ信号Ｃ１０とＮＰＷＭ信号Ｃ２０とが同時に“１”となる期間には、割り込み信号Ｓ１０をＣＰＵ２０１に出力するように構成されている。ＣＰＵ２０１は割り込み信号Ｓ１０がアクティブになると、割り込み処理を発生させるように構成されている。
【００４９】
この構成によれば、ＰＷＭ回路１００Ｂの制御ミスやＣＰＵ２０１の暴走の結果、正相のＰＷＭ信号Ｃ１０および逆相のＮＰＷＭ信号Ｃ２０が同時にＯＮ信号を出力することになっても、ＣＰＵ２０１は割り込み処理を行い、ＰＷＭ回路１００Ｂの設定を変更することを通じて、ＰＷＭ信号、ＮＰＷＭ信号の同時“１”の状態を回避する。これにより、モータ駆動用インバータのパワートランジスタに対する保護機能を実現することができる。そして、その回路構成の小規模化を図ることができる。
【００５０】
（第５の実施の形態）
次に、本発明の第５の実施の形態におけるマイクロコントローラについて説明する。図１０は本実施形態のマイクロコントローラの構成を示すブロック図である。
【００５１】
本実施形態のマイクロコントローラ２００Ｂは、ＣＰＵ２０１と、第２の実施形態のＰＷＭ回路１００Ｂと同様のＰＷＭ回路においてトリガ出力手段２０７を付加した形態のＰＷＭ回路１００Ｃと、ＰＷＭ回路１００Ｃのデューティ比を決定するためのＡ／Ｄ変換回路２１０を備えている。トリガ出力手段２０７は、Ａ／Ｄ変換の開始タイミングを決めるトリガタイミング制御値Ｓ１１を任意に設定可能なトリガレジスタ２０８と、比較手段２０９とを備え、比較手段２０９から出力されるトリガ信号Ｓ１２がＡ／Ｄ変換回路２１０の変換開始を制御するように構成されている。比較手段２０９は、第１ＰＷＭカウンタ１０１のカウント値Ｓ４とトリガレジスタ２０８のトリガタイミング制御値Ｓ１１とを比較し、両者が一致したときに“１”となるトリガ信号Ｓ１２を出力する。なお、Ａ／Ｄ変換回路２１０に入力するアナログ値は、例えば図１６におけるモータ電流に相当する。
【００５２】
この動作のタイミングチャートを図１１に示す。トリガレジスタ２０８のトリガタイミング制御値Ｓ１１は任意に設定可能である。トリガタイミング制御値Ｓ１１が例えば“８”のときは、第１ＰＷＭカウンタ１０１のカウント値Ｓ４が“８”となって一致したときにトリガ信号Ｓ１２が立ち上がっている。また、トリガタイミング制御値Ｓ１１が例えば“２”のときは、第１ＰＷＭカウンタ１０１のカウント値Ｓ４が“２”となって一致したときにトリガ信号Ｓ１２が立ち上がっている。
【００５３】
本実施の形態によれば、タイマ回路をもたなくても、鋸波制御のキャリア周期中の任意のタイミングでトリガ信号Ｓ１２を生成することが可能である。すなわち、小規模回路でありながら、Ａ／Ｄ変換の開始タイミングをキャリア周期中の任意のタイミングで制御し、ＰＷＭ回路１００Ｃのデューティ比を制御することができる。
【００５４】
（第６の実施の形態）
上記の第５の実施形態は、鋸波制御のモードでのみ動作するもので、三角波制御のモードでは動作しない。鋸波制御と三角波制御のどちらの制御方法でもキャリア周期中の任意タイミングでトリガ信号を生成するのが、本実施の形態である。以下、本発明の第６の実施の形態におけるマイクロコントローラについて説明する。図１２は本実施形態のマイクロコントローラの構成を示すブロック図である。
【００５５】
本実施形態のマイクロコントローラ２００Ｃは、ＣＰＵ２０１と、第２の実施形態のＰＷＭ回路１００Ｂにさらにトリガ出力手段２０７Ａを付加した構成のＰＷＭ回路１００Ｄと、Ａ／Ｄ変換回路２１０を備えている。トリガ出力手段２０７Ａには、第１ＰＷＭカウンタ１０１のカウント値Ｓ４と、カウント制御手段１０３ａによるカウント状態信号Ｓ１３が入力される。カウント状態信号Ｓ１３は、第１ＰＷＭカウンタ１０１がアップカウントかダウンカウントかを示す信号であり、キャリア周期設定レジスタ１０３から出力されるものである。カウント状態信号Ｓ１３はアップカウント状態時に“０”であり、ダウンカウント状態時に“１”である（図１４参照）。
【００５６】
図１３はトリガ出力手段２０７Ａの具体的な回路の一例を示す。トリガ出力手段２０７Ａは、第１ＰＷＭカウンタ１０１のカウント値Ｓ４とカウント制御手段１０３ａのカウント状態信号Ｓ１３を入力とする。トリガ出力手段２０７Ａは、トリガ制御レジスタ２１１、比較手段２１２、反転回路２１３、２つのＡＮＤ回路２１４，２１５およびセレクタ２１６を備える。トリガ制御レジスタ２１１は、キャリア周期中のトリガ信号を発生させるタイミングを示すトリガ設定値Ｓ１４の値と、トリガ信号を発生させるカウント状態を選択するアップ／ダウン選択信号Ｓ１５の値を格納し、出力する。アップ／ダウン選択信号Ｓ１５は“１”でアップカウントを選択し、“０”でダウンカウントを選択する（図１４参照）。トリガ制御レジスタ２１１のトリガ設定値Ｓ１４を任意に変更することで任意のタイミングでトリガ信号を発生できる。
【００５７】
この動作のタイミングチャートを図１４に示す。
【００５８】
アップカウントが選択されたときの動作は次のようになる。このとき、アップ／ダウン選択信号Ｓ１５は“１”となる。第１ＰＷＭカウンタ１０１のカウント値Ｓ４がトリガ設定値Ｓ１４（「８」となっているが、他の値でもかまわない）に達した時刻ｔ１とｔ２とで、一致信号Ｓ１６が“１”になり、アップ／ダウン選択信号Ｓ１５が“１”であるので、ＡＮＤ出力Ｓ１８が“１”となる。反転出力Ｓ１７は“０”であり、ＡＮＤ出力Ｓ１９は“０”のままである。時刻ｔ１では、セレクタ２１６は、カウント状態信号Ｓ１３が“ＵＰ”の“０”であるので、“１”のＡＮＤ出力Ｓ１８を選択する結果、トリガ信号Ｓ１２は時刻ｔ１で“１”となる。時刻ｔ２では、セレクタ２１６は、カウント状態信号Ｓ１３が“ＤＯＷＮ”の“１”であるので、“０”のＡＮＤ出力Ｓ１９を選択する結果、トリガ信号Ｓ１２は時刻ｔ２で“０”となる。
【００５９】
ダウンカウントが選択されたときの動作は次のようになる。このとき、アップ／ダウン選択信号Ｓ１５は“０”となる。第１ＰＷＭカウンタ１０１のカウント値Ｓ４がトリガ設定値Ｓ１４（「２」となっているが、他の値でもかまわない）に達した時刻ｔ３とｔ４とで、一致信号Ｓ１６が“１”になるが、アップ／ダウン選択信号Ｓ１５が“０”であるので、ＡＮＤ出力Ｓ１８は“０”のままである。反転出力Ｓ１７は“１”であるから、ＡＮＤ出力Ｓ１９は“１”となる。時刻ｔ３では、セレクタ２１６は、カウント状態信号Ｓ１３が“ＵＰ”の“０”であるので、“０”のＡＮＤ出力Ｓ１８を選択する結果、トリガ信号Ｓ１２は時刻ｔ３で“０”となる。時刻ｔ４では、セレクタ２１６は、カウント状態信号Ｓ１３が“ＤＯＷＮ”の“１”であるので、“１”のＡＮＤ出力Ｓ１９を選択する結果、トリガ信号Ｓ１２は時刻ｔ４で“１”となる。
【００６０】
すなわち、三角波制御のときは、カウント値Ｓ４がトリガ設定値Ｓ１４の「８」に達するのは、時刻ｔ１と時刻ｔ２の２つがあるが、アップカウントが選択されているので、アップカウント状態に相当する時刻ｔ１でのみトリガ信号Ｓ１２が有効となる。また、カウント値Ｓ４がトリガ設定値Ｓ１４の「２」に達するのは、時刻ｔ３と時刻ｔ４の２つがあるが、ダウンカウントが選択されているので、ダウンカウント状態に相当する時刻ｔ４でのみトリガ信号Ｓ１２が有効となる。
【００６１】
トリガ制御レジスタ２１１のトリガ設定値Ｓ１４の値が何であっても、アップ／ダウン選択信号Ｓ１５の値の設定に応じて、アップカウント状態でもダウンカウント状態でも、任意のタイミングでトリガ信号を発生できる。
【００６２】
本実施の形態によれば、小規模回路でありながら、鋸波制御と三角波制御のどちらの制御方法でもキャリア周期中の任意タイミングでトリガ信号を生成することが可能である。すなわち、三角波制御であっても、キャリア周期中の任意のタイミングでＡ／Ｄ変換の開始タイミングを制御可能である。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、単一のデッドタイムカウンタに設定のデッドタイムを、正相への挿入と逆相への挿入とに共用するようにデッドタイムカウンタを共用化しているので、ＰＷＭ回路の回路規模を小規模化することができる。
【００６４】
また、デューティ比制御のためのＡ／Ｄ変換回路を備えたマイクロコントローラにおいて、タイマ回路なしにデューティ比を制御することができ、回路構成を簡素化できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるＰＷＭ回路の構成を示すブロック図
【図２】ＰＷＭ制御におけるカウント制御の２つの形態を示す波形図
【図３】本発明の第１の実施の形態におけるＰＷＭ出力手段の回路構成図
【図４】本発明の第１の実施の形態における鋸波制御時のＰＷＭ信号のタイミングチャート
【図５】本発明の第１の実施の形態における三角波制御時のＰＷＭ信号のタイミングチャート
【図６】本発明の実施の形態１における３相のＰＷＭ回路の構成を示すブロック図
【図７】本発明の第２の実施の形態におけるＰＷＭ回路の構成を示すブロック図
【図８】本発明の第３の実施の形態におけるマイクロコントローラの構成を示すブロック図
【図９】本発明の第４の実施の形態におけるマイクロコントローラの構成を示すブロック図
【図１０】本発明の第５の実施の形態におけるマイクロコントローラの構成を示すブロック図
【図１１】本発明の第５の実施の形態におけるトリガ出力手段の動作を示すタイミングチャート
【図１２】本発明の第６の実施の形態におけるマイクロコントローラの構成を示すブロック図
【図１３】本発明の第６の実施の形態におけるトリガ出力手段の構成を示すブロック図
【図１４】本発明の第６の実施の形態におけるトリガ出力手段の動作を示すタイミングチャート
【図１５】従来のＰＷＭ回路の構成を示すブロック図
【図１６】従来のモータ制御用のマイクロコントローラの構成を示すブロック図
【符号の説明】
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ ＰＷＭ回路
１０１ 第１ＰＷＭカウンタ
１０２ 第２ＰＷＭカウンタ
１０３ キャリア周期設定レジスタ
１０３ａ カウント制御手段
１０４ デッドタイム制御手段
１０５ デッドタイムカウンタ
１０６，１０６ａ，１０６ｂ，１０６ｃ デューティ設定レジスタ
１０７，１０７Ａ ＰＷＭ出力手段
１１２ デッドタイムカウンタ制御手段
２００，２００Ａ，２００Ｂ，２００Ｃ マイクロコントローラ
２０１ ＣＰＵ
２０２ 端子制御回路
２０５ ドライバ保護手段
２０６ 割り込み出力手段
２０７，２０７Ａ トリガ出力手段
２０８ トリガレジスタ
２１０ Ａ／Ｄ変換回路
２１１ トリガ制御レジスタ
ＣＫ クロック信号
Ｃ１０，Ｃ１０ａ，Ｃ１０ｂ，Ｃ１０ｃ，Ｃ１０ｄ，Ｃ１０ｅ ＰＷＭ信号
Ｃ２０，Ｃ２０ａ，Ｃ２０ｂ，Ｃ２０ｃ，Ｃ２０ｄ，Ｃ２０ｅ ＮＰＷＭ信号
Ｓ３ 中継されたクロック信号
Ｓ４ 第１ＰＷＭカウンタのカウント値
Ｓ５ 第２ＰＷＭカウンタのカウント値
Ｓ６，Ｓ６ａ，Ｓ６ｂ，Ｓ６ｃ デューティ比の設定値
Ｓ９ 保護信号
Ｓ１０ 割り込み信号
Ｓ１１ トリガタイミング制御値
Ｓ１２ トリガ信号
Ｓ１３ カウント状態信号
Ｓ１４ トリガ設定値
Ｓ１５ アップ／ダウン選択信号
Ｔ０ キャリア周期設定値
Ｔｄ デッドタイム
Claims (8)
- キャリア周期を設定するキャリア周期設定レジスタと、
相補ＰＷＭ出力のデューティ比を制御するデューティ制御値を設定するデューティ設定レジスタと、
前記キャリア周期設定レジスタのキャリア周期でクロック信号をカウントする第１ＰＷＭカウンタおよび第２ＰＷＭカウンタと、
デッドタイムカウンタにデッドタイムを格納し前記第２ＰＷＭカウンタによる前記クロック信号のカウントを前記第１ＰＷＭカウンタより前記デッドタイムだけ遅延させて開始させるデッドタイム制御手段と、
前記第１ＰＷＭカウンタのカウント値と前記第２ＰＷＭカウンタのカウント値と前記デューティ設定レジスタのデューティ制御値とに基づいて相補ＰＷＭ信号を出力するＰＷＭ出力手段と
を備えたＰＷＭ回路。 - 前記デューティ設定レジスタを複数備え、前記ＰＷＭ出力手段は、前記複数のデューティ設定レジスタごとに前記相補ＰＷＭ信号を出力するように構成されている請求項１に記載のＰＷＭ回路。
- さらに、前記デッドタイム制御手段における前記デッドタイムを任意の値に設定するデッドタイムカウンタ制御手段を備えた請求項１または請求項２に記載のＰＷＭ回路。
- さらに、前記相補ＰＷＭ信号が同時アクティブのときにＰＷＭ回路出力をハイインピーダンスにする保護信号を出力するドライバ保護手段を備えた請求項１から請求項３までのいずれかに記載のＰＷＭ回路。
- 請求項１から請求項３までのいずれかに記載のＰＷＭ回路とＣＰＵを内蔵するマイクロコントローラであって、前記相補ＰＷＭ信号が同時アクティブのときに前記ＣＰＵに対して割り込み信号を出力する割り込み出力手段を備えたマイクロコントローラ。
- 請求項１から請求項３までのいずれかに記載のＰＷＭ回路とＣＰＵとデューティ比制御のためのＡ／Ｄ変換回路を内蔵するマイクロコントローラであって、前記ＰＷＭ回路はさらにトリガタイミング制御値を格納するトリガレジスタを持ち、前記第１ＰＷＭカウンタのカウント値が前記トリガタイミング制御値に達したときに前記Ａ／Ｄ変換回路に対して変換開始のトリガ信号を出力するトリガ出力手段を備えたマイクロコントローラ。
- 請求項１から請求項３までのいずれかに記載のＰＷＭ回路とＣＰＵとデューティ比制御のためのＡ／Ｄ変換回路を内蔵するマイクロコントローラであって、トリガタイミング制御値を格納するとともにトリガタイミングがアップカウント時かダウンカウント時かを選択するトリガ制御レジスタを持ち、前記トリガタイミング制御値と、前記アップ／ダウンの選択と、前記第１ＰＷＭカウンタがアップカウント状態かダウンカウント状態かを示すカウント状態信号とから得られるタイミングで前記Ａ／Ｄ変換回路に対して変換開始のトリガ信号を出力するトリガ出力手段を備えたマイクロコントローラ。
- 請求項４に記載のＰＷＭ回路とＣＰＵと端子制御回路を内蔵するマイクロコントローラであって、前記端子制御回路は前記ＰＷＭ回路の出力を中継するトライステートバッファを有し、前記ドライバ保護手段による前記保護信号がアクティブのときに前記トライステートバッファを制御して相補ＰＷＭ出力をハイインピーダンスにするように構成されているマイクロコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003154244A JP2004357450A (ja) | 2003-05-30 | 2003-05-30 | Ｐｗｍ回路およびマイクロコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003154244A JP2004357450A (ja) | 2003-05-30 | 2003-05-30 | Ｐｗｍ回路およびマイクロコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004357450A true JP2004357450A (ja) | 2004-12-16 |
Family
ID=34048964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003154244A Pending JP2004357450A (ja) | 2003-05-30 | 2003-05-30 | Ｐｗｍ回路およびマイクロコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004357450A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008132975A1 (ja) * | 2007-04-13 | 2008-11-06 | Kabushiki Kaisha Yaskawa Denki | 電力変換装置 |
| JP2008295128A (ja) * | 2007-05-22 | 2008-12-04 | Nec Electronics Corp | モータ制御用マイクロコンピュータ及びその制御方法 |
| JP2010104187A (ja) * | 2008-10-27 | 2010-05-06 | Yaskawa Electric Corp | 安全停止回路を備えたモータ制御装置 |
| JP2010103680A (ja) * | 2008-10-22 | 2010-05-06 | Seiko Epson Corp | パルス幅変調回路 |
| US7852032B2 (en) | 2007-02-06 | 2010-12-14 | Panasonic Corporation | AD conversion control circuit and related arts |
| CN101388595B (zh) * | 2008-01-08 | 2011-02-02 | 上海大学 | Pwm脉冲控制器 |
| WO2011058703A1 (ja) * | 2009-11-16 | 2011-05-19 | パナソニック株式会社 | インバータ制御用半導体装置、モータ駆動装置および空調機 |
| JP2013017047A (ja) * | 2011-07-04 | 2013-01-24 | Rohm Co Ltd | パルス幅変調器および音声信号出力装置 |
| CN103001513A (zh) * | 2011-09-16 | 2013-03-27 | 拉碧斯半导体株式会社 | Pwm 信号输出电路、pwm 信号输出控制方法以及程序 |
| EP2048778A3 (de) * | 2007-10-09 | 2014-01-15 | Etel S. A.. | Verfahren zum Erzeugen von PWM-Signalen |
| CN106160550A (zh) * | 2015-04-28 | 2016-11-23 | 长城汽车股份有限公司 | 逆变器的死区补偿方法、系统及电动汽车 |
| CN106181523A (zh) * | 2016-08-11 | 2016-12-07 | 无锡百禾工业机器人有限公司 | 一种数控机床 |
| KR101749571B1 (ko) * | 2010-12-13 | 2017-06-22 | 삼성전자주식회사 | 모터 제어 시스템 |
-
2003
- 2003-05-30 JP JP2003154244A patent/JP2004357450A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7852032B2 (en) | 2007-02-06 | 2010-12-14 | Panasonic Corporation | AD conversion control circuit and related arts |
| JPWO2008132975A1 (ja) * | 2007-04-13 | 2010-07-22 | 株式会社安川電機 | 電力変換装置 |
| WO2008132975A1 (ja) * | 2007-04-13 | 2008-11-06 | Kabushiki Kaisha Yaskawa Denki | 電力変換装置 |
| JP2008295128A (ja) * | 2007-05-22 | 2008-12-04 | Nec Electronics Corp | モータ制御用マイクロコンピュータ及びその制御方法 |
| EP2048778A3 (de) * | 2007-10-09 | 2014-01-15 | Etel S. A.. | Verfahren zum Erzeugen von PWM-Signalen |
| CN101388595B (zh) * | 2008-01-08 | 2011-02-02 | 上海大学 | Pwm脉冲控制器 |
| JP2010103680A (ja) * | 2008-10-22 | 2010-05-06 | Seiko Epson Corp | パルス幅変調回路 |
| JP2010104187A (ja) * | 2008-10-27 | 2010-05-06 | Yaskawa Electric Corp | 安全停止回路を備えたモータ制御装置 |
| WO2011058703A1 (ja) * | 2009-11-16 | 2011-05-19 | パナソニック株式会社 | インバータ制御用半導体装置、モータ駆動装置および空調機 |
| KR101749571B1 (ko) * | 2010-12-13 | 2017-06-22 | 삼성전자주식회사 | 모터 제어 시스템 |
| JP2013017047A (ja) * | 2011-07-04 | 2013-01-24 | Rohm Co Ltd | パルス幅変調器および音声信号出力装置 |
| US9184738B2 (en) | 2011-09-16 | 2015-11-10 | Lapis Semiconductor Co., Ltd. | PWM (pulse width modulation) signal outputting circuit and method of controlling output of PMW signal |
| CN103001513A (zh) * | 2011-09-16 | 2013-03-27 | 拉碧斯半导体株式会社 | Pwm 信号输出电路、pwm 信号输出控制方法以及程序 |
| CN106160550A (zh) * | 2015-04-28 | 2016-11-23 | 长城汽车股份有限公司 | 逆变器的死区补偿方法、系统及电动汽车 |
| CN106160550B (zh) * | 2015-04-28 | 2019-07-05 | 长城汽车股份有限公司 | 逆变器的死区补偿方法、系统及电动汽车 |
| CN106181523A (zh) * | 2016-08-11 | 2016-12-07 | 无锡百禾工业机器人有限公司 | 一种数控机床 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101667980B1 (ko) | 다상 ｐｗｍ 신호들의 외부 동기화 장치 및 방법 | |
| JP2004357450A (ja) | Ｐｗｍ回路およびマイクロコントローラ | |
| JP4446070B2 (ja) | Ｄｌｌ回路、それを使用する半導体装置及び遅延制御方法 | |
| TW201206080A (en) | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers | |
| US8412965B2 (en) | PWM timer for power supply | |
| JP6449167B2 (ja) | 相補出力ジェネレータモジュール | |
| US8665003B2 (en) | Dead-time generating circuit and motor control apparatus | |
| KR20140079782A (ko) | 확장된 펄스폭 변조 위상 오프셋을 구비한 시스템, 방법 및 장치 | |
| US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
| US6937084B2 (en) | Processor with dual-deadtime pulse width modulation generator | |
| JP5885977B2 (ja) | Ｐｗｍ信号出力回路とｐｗｍ信号出力制御方法およびプログラム | |
| JP3677497B2 (ja) | パルス幅変調波形発生装置及び３相パルス幅変調波形発生装置 | |
| US20020140491A1 (en) | Phase blender and multi-phase generator using the same | |
| JP2002300783A (ja) | ３相ｐｗｍ信号生成回路 | |
| JP2003209975A (ja) | インバータ制御用半導体装置 | |
| JP2001157457A (ja) | ３相パルス幅変調波形発生装置 | |
| US8050543B2 (en) | Trigger mechanism for current acquisition used for motor control applications | |
| JP2008206350A (ja) | インバータ制御用半導体装置及びそれを用いたデッドタイム生成方法 | |
| CN111510133B (zh) | 时钟相位控制电路、方法、功率放大装置及音频设备 | |
| JP4240657B2 (ja) | 計数装置及びその駆動方法 | |
| JP3777242B2 (ja) | モータ制御装置 | |
| JP2658549B2 (ja) | マイクロコンピュータ | |
| JP4509535B2 (ja) | 半導体装置および制御方法 | |
| KR970024612A (ko) | 디지탈 동기 루프 | |
| JP2818986B2 (ja) | モータコントロール回路内蔵マイクロコンピュータ |