KR970024612A

KR970024612A - 디지탈 동기 루프

Info

Publication number: KR970024612A
Application number: KR1019950036269A
Authority: KR
Inventors: 탕사명; 이상용
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1995-10-19
Filing date: 1995-10-19
Publication date: 1997-05-30
Also published as: EP0769851A2; DE69636379D1; JPH09153792A; EP0769851A3; US5744928A; KR0139982B1; JP3757322B2; EP0769851B1; DE69636379T2

Abstract

본 발명은 디지탈 동기 루프에 관한 것으로, 영구 자석형 브러시리스 다위상 직류 모터 구동 회로에 있어서 위상 동기 루프와 주파수 동기 루프를 대신하여, 디지탈 카운터와 레지스터 그리고 산술 논리 회로를 사용함으로써 입력되는 디지탈 신호를 기준 디지탈 신호에 동기시킬 수 있고, 설계 초기 단계에서부터 전압 제어 발진기를 사용하지 않도록 설계되었으며, 디지탈 데이타 통신, 디지탈 영상 처리 및 멀티-미디어 통신 분야 등으로 응용 범위가 확장될 수 있도록 한 디지탈 동기 루프에 관한 것이다.

Description

디지탈 동기 루프

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 실시예에 따른 디지탈 동기 루프의 블럭 회로도.

Claims

클럭 신호와 제로-크로스 신호를 입력받아, 입력된 제로-크로스 신호의 논리적 ‘로우’구간 동안과 ‘하이’구간 동안에 각각 번갈아가며 카운팅할 수 있도록 카운터 클럭 신호를 발생시키는 제1, 제2카운터 클럭 제어 수단과 ; 클리어 신호, 리세트 신호 및 상기 제1, 제2카운터 클럭 제어 수단으로부터 출력되는 카운터 클럭 신호를 입력받아, 입력되는 카운터 클럭 신호에 따라서 상기 제로-크로스 신호의 하강연과 상승연에서부터 각각 번갈아가며 제로-크로스 신호의 각 구간 주기를 카운팅하는 제1, 제2카운터와 ; 제로-크로스 신호를 입력받아, 제로-크로스 신호의 논리적 로우-구간 동안 또는 하이-구간 동안에 데이타 버스를 통해 상기 제1카운터 또는 제2카운터의 카운팅 데이타가 전송될 수 있도록 제어하는 제1, 제2데이타 전송 제어 신호를 발생시키는 데이타 전송 제어 수단과 ; 상기 제l카운터의 출력 신호와 상기 데이타 전송 제어 수단으로부터 출력된 제1데이타 전송 제어 신호를 입력받아, 입력된 제1데이타 전송 제어 신호에 따라서 상기 제로-크로스 신호의 논리적 ′로우′인 구간 동안 상기 제1카운터의 출력 신호를 다음단으로 전송하는 제1데이타 전송 수단과 ; 상기 제2카운터의 출력 신호와 상기 데이타 전송 제어 수단으로부터 출력된 제2데이타 전송 제어 신호를 입력받아, 입력된 제2데이타 전송 제어 신호에 따라서 상기 제로-크로스 신호의 논리적 ′하이′인 구간 동안 상기 제2카운터의 출력 신호를 다음단으로 전송하는 제2데이타 전송 수단과 ; 상기 제1, 제2데이타 전송 수단의 출력을 입력받아, 입력되는 각 비트별 두 신호를 논리합한 후에 그 결과를 다시 반전시켜 1의 보수로 변환시키는 1의 보수변환 수단과 ; 리드/라이트 신호, 리세트 신호, 직렬 클럭 신호 및 외부의 마이크로 프로세서 또는 입출력 직렬 포트를 통해서 프로그램되는 외부 디지탈 직렬 신호를 입력받아, 입력된 디지탈 직결 신호를 저장하고 기준 디지탈 신호로서 다음단에 전달하는 기능을 갖는 N-비트 레지스터와 ; 상기 1의 보수 변한 수단의 출력 신호 및 상기 N-비트 레지스터에 저장된 신호를 입력받고, 캐리 비트로서 논리 ‘1’을 최하위 비트(Least Significant Bit)로 입력받아, 상기 1의 보수 변환 수단의 출력 신호(1의 보수 형태)의 최하의 비트에 상기 캐리 비트인 논리 ‘1’을 더함으로써 2의 보수 형태로 만든 후에, 상기 N-비트 레지스터를 통해 입력되는 기준 디지탈 신호와 더함으로써, 상기 기준 디지탈 신호(피감수)와 상기 제l또는 제2데이다 전송 수단을 통해 입력되는 디지탈 데이다(감수)를 감산하는 N-비트 가산 수단과 ; 상기 N-비트 가산 수단을 통해 출력되는 감산된 데이타와 최상위 캐리비트(Most Significant Carry Bit)를 입력받아, 입력된 최상위 캐리 비트에 따라서 상기 감산된 데이타를 그대로 출력하거나 1의 보수로 변환시켜 출력함으로써 상기 감산된 데이타를 2진 형태의 데이타로 변환시키는 2진 데이타 변환 수단과 ; 상기 2진 데이타 변환 수단의 출력 신호와 상기 최상위 캐리 비트를 입력받아, 입력된 2진 데이타 변환 수단의 디지탈 출력 신호를 아날로그 신호로 변환시켜 출력하는 N-비트 디지탈/아날로그 변환 수단과 ; 상기 N-비트 디지탈/아날로그 변환 수단의 출력 신호를 입력받아, 전체 회로의 이득을 보정하는 보정 수단을 포함하여 이루어져 있는 것을 특징으로 하는 디지탈 동기 루프.
제1항에 있어서, 상기한 데이타 전송 제어 수단은, 인버터, 제1부정 논리합 수단 및 제2부정 논리합 수단으로 이루어져 있으며, 상기 제1부정 논리합 수단은, 제로-크로스 신호와 상기 제2부정 논리합 수단의 출력을 입력받아, 부정 논리합을 수행하여 제1데이타 전송 제어 신호를 발생시키고, 상기 제2부정 논리합 수단은, 상기 인버터를 통해서 반전된 제로-크로스 신호와 상기 제1부정 논리합 수단의 출력을 입력받아, 부정 논리합을 수행하여 제2데이타 전송 제어 신호를 발생시키도록 구성되어 있는 것을 특징으로 하는 디지탈 동기 루프.
제1항에 있어서, 상기한 제1데이타 전송 수단은, 상기한 데이타 전송 제어 수단으로부터 출력되는 제1데이타 전송 제어 신호를 각각 하나의 입력으로 받고, 상기 제1카운터로부터 출력되는 N-비트의 출력 신호를 각각 다른 하나의 입력으로 받아, 입력된 제1데이타 전송 제어 신호에 따라서 제1카운터의 출력 신호의 전송여부를 결정하는 N개의 논리곱 수단으로 이루어져 있는 것을 특징으로 하는 디지탈 동기 루프.
제1항에 있어서, 상기한 제2데이타 전송 수단은, 상기한 데이타 전송 제어 수단으로부터 출력되는 제2데이타 전송 제어 신호를 각각 하나의 입력으로 받고, 상기 제2카운터로부터 출력되는 N-비트의 출력 신호를 각각 다른 하나의 입력으로 받아, 입력된 제2데이타 전송 제어 신호에 따라서 제2카운터의 출력 신호의 전송 여부를 결정하는 N개의 논리곱 수단으로 이루어져 있는 것을 특징으로 하는 디지탈 동기 루프.
제1항에 있어서, 상기한 1의 보수 변환 수단은, 상기 제1데이타 전송 수단의 출력 신호를 각각 하나의 입력으로 받고, 상기 제2데이타 전송 수단의 출력 신호를 각각 다른 하나의 입력으로 받아 입력된 두 신호를 각각 비트 논리합하고 그 결과를 반전시켜 1의 보수로 변환시키는 N개의 부정 논리합 수단으로 이루어져 있는 것을 특징으로 하는 디지탈 동기 루프.
제1항에 있어서, 상기한 2진 데이타 변환 수단은, 상기 N-비트 가산 수단의 최상위 캐리 비트 신호를 각각 하나의 입력으로 받고, N개의 합 비트 출력을 각각 다른 하나의 입력으로 받아, 입력된 최상위 캐리 비트에 따라서 버퍼 기능을 수행하거나 합비트 신호 출력을 반전시킴으로써 2진 데이타로 변환시키는 N개의 배타-부정 논리합 수단으로 이루어져 있는 것을 특징으로 하는 디지탈 동기 루프.
제1항에 있어서, 상기한 N-비트 가산 수단은 N-비트 병렬 전가산기로 이루어져 있는 것을 특징으로 하는 디지탈 동기 루프.
제1항에 있어서, 상기한 디지탈 동기 루프는 다음과 같은 폐루프 전달 함수를 갖는 것을 특징으로 한다.
제1항에 있어서, 상기한 디지탈 동기 루프는 다음과 같은 루프 오차 함수를 갖는 것을 특징으로 한다.
제1항에 있어서, 상기한 디지탈 동기 루프는 다음과 같은 개루프 전달 함수를 갖는 것을 특징으로 한다.
디지탈 기준 신호를 입력받는 단계와 ; 비교 대상으로서 유동적인 디지탈 신호를 입력받는 단계와 ; 상기 입력받은 디지탈 기준 신호에서 상기 유동적인 디지탈 신호를 감산하는 단계와 ; 감산결과로 나온 오차 신호가 양수(Positive)인지 판단하는 단계와 ; 상기 판단 결과 오차 신호가 양수일 때, 오차 신호를 N-비트 디지탈/아날로그 변환기에서 아날로그 신호로 변환시키는 단계와 ; 상기 판단 결과 오차 신호가 양수가 아닐 때, 2의 보수로 변환시켜 N-비트 디지탈/아날로그 변환기로 보내는 단계와 ; 상기 N-비트 디지탈/아날로그 변환기의 출력 신호를 필터링하여 충전 펌프로 보내는 단계로 이루어져 있는 것을 특징으로 하는 디지탈 동기 루프의 제어 방법.
전압 제어 발진기 대신에, 디지탈 카운터와 레지스터 그리고 산술 논리 회로를 사용함으로써 입력되는 디지탈 신호를 기준 디지탈 신호에 동기시킬 수 있도록 설계된 디지탈 동기 루프와 ; 센서없는 브러시리스 영구 자석형 직류 모터 구동에 있어서, 데드 포인트, 헤드스틱션 및 초기 기동 토크 부족으로 인한 문제를 해결하기 위해서 큰 기동 토크를 발생시켜 모트를 기동시키도록 설계된 텔레그래프 스타트 회로와 ; 모터의 구동 출력단에 있는 스위칭 소자의 턴-오프 시간을 제어함으로써 스위칭 전류의 변화비를 줄이고, 스파이크등으로 인해 유발되는 파워 라인으로의 재순환전류를 막으며, 스너버 회로의 사용을 감소시키는 모델 추종형 소프트 스위칭 회로와 ; 제로-크로스 포인트의 검출 후에 디지탈 각을 지연시켜 최적의 스위칭 포인트(세인트 포인트)를 검출하는 모델 추종형 디지탈 각 지연 회로와 ; 위상 정류 후에 잘못 인식된 제로-크로스로 인해 유발되는 잡음 신호를 마스킹하는 모델 추종형 디지탈 마스킹 회로와 ; 6-비트 시프트 레지스터로 구성되어 있어, 모터의 구동 출력단에 공급할 여섯가지 상태의 정류 순차 신호를 발생시키는 모델 추종형 정류 신호 발생회로와 ; 각 모터 코일에서 발생되는 역기젼력을 비교하기 위한 비교 수단과 ; 상기 모델 추종형 정류 신호 발생 회로로부터 출력되는 정류 신호를 입력으로 받아, 입력된 신호의 위상을 선택하여 상기 모델 추종형 디지탈 마스킹 회로를 출력하는 위상 선택 수단과 ; 상기 모델 추종형 정류 신호 발생 회로로부터 출력되는 정류 신호를 입력으로 받아, 입력된 정류 신호에 의한 내부 스위칭 소자의 온, 오프에 의해서 모터를 구동시키는 모터 구동 회로를 포함하여 이루어져 있는 것을 특징으로 하는 디지탈 동기 루프를 이용한 하드디스크 스핀들 모터 구동 회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.