JPH02165055A - 速度検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は速度検出装置に関する。

（ロ）　従来の技術 特開昭６１−２７１６４４号公報（ＧＩＩＢＩ５／４６
　）の「発明の背景、に示されている様に、例えばＶＴ
Ｒ（ビデオテープレコーダ）等のキャプスタンサーボ装
置等においては、ＦＧ倍信号周波数（サンプリング周波
数）が高い程、ループの応答速度や負荷変動に対する応
答性、すなわち対外乱制御性などが優れている。

そ１て、一般に、このＦＧ信号周波数を高めるには、Ｆ
Ｇ検出器自体の改良による方法が考えられている。これ
は、ＦＧ信号検出器内の磁石の数を増やすことにより、
行なわれるが、実際問題としては、モーターの大型化等
につながり実用的ではない。

（ハ）発明が解決しようとする課題 本発明は、ＦＧ検出器等を変更することなく、サンプリ
ング周波数を高め、サーボ回路の特性を向上せしめるこ
とを目的とするものである。

（ニ）課題を解決するための手段 本発明では、波形整形後のＦＧ倍信号立上りから次の立
上りまでの周期および、立下りから次の立下りまでの周
期の測定を行なってモーター回転速度の検出を行なう。

（ホ）作　用 そこで、ＦＧ検出器の変更を行なうことなく、サンプリ
ング周波数を２倍にすることができる。

また、ＦＧ倍信号デユーティが５０％でない場合でも正
確な速度検出が可能である。

（へ）実施例 以下、図面に従い本発明の詳細な説明する。

本実施例はＶＴＲ（ビデオテープレコーダ）のキャプス
タンモータ回転制御（サーボ）回路に発明を適用したも
のであり、第１図は動作の特徴を示すフローチャート、
第２図はブロック図、第３図、第４図は動作説明図であ
る。

まず、第２図に従い説明する。図において、（１）は１
チツプのマイクロコンピュータであり、ＣＰＵ（２）、
ＲＡＭ（３）、ＲＯＭ（４）、Ｉ１０ボート（５）、タ
イマ（カウンタ）（６）、インプット・キャプチャ・レ
ジスタ（ＩＣＲ）（７）等を備えている。（８）はＤ／
Ａコンバータ、（９）はドライバ、（１０）はキャプス
タンモータである。

マイクロコンピュータ（１）はキャプスタンモータ（１
０）の回転制御を行なうためのエラー信号を作成する。

そのために、キャプスタンモータ（１０）からのＦＧ倍
信号ＦＧ検出器（１２）からの信号）がマイクロコンピ
ュータ（１）に入力されている。そして、このＦＧ倍信
号波形整形回路（１１）により整形されている）の立上
り、立下りのタイミングでインプットキャプチャ割り込
みが、マイクロコンピュータ（１）にかけられる。

インプットキャプチャ割り込み動作について、簡単に説
明する。マイクロコンピュータ（１）による速度エラー
信号の作成のためにＦＧ倍信号周期が測定されるが、こ
の測定にはクロック信号の計数動作を繰り返し行なうタ
イマ（６）の計数値が利用される。すなわち、第３図（
ロ）の様に、タイマ（６）の計数動作が行なわれている
とすると、連続する立上りタイミングの時点での計数値
（ａ）、（ｂ）の差が、ＦＧ同周期対応する。そして、
このＦＧ同周期基づき速度エラー信号が作成される。

ところで、マイクロコンピュータ（１）は、常時ＦＧ信
号入力待ちの状態にあるわけではなく、外の動作も行な
っている。従って、他の動作中にＦＧ倍信号到来しても
、そのタイミングでタイマ（６）の計数値を記憶するこ
とができずＦＧ同周期測定が不正確となってしまう。

そこで、ＦＧ倍信号エツジのタイミングで、タイマ（６
）の計数値をＩＣＲ（７）に記憶せしめ、その時の動作
が終了してから、所定の割り込み動作が実行される様に
すれば、前述の不正確さがなくなる。これがインプット
キャプチャ割り込みである。

次に、第１図、第３図、第４図に基づき、動作を説明す
る。インプットキャプチャ割り込み動作が実行されると
、ＦＧ倍信号立上りなのか、立下りなのかが判断される
（１３）。立上りであればレジスタＲ１にＩＣＲの内容
から（今回の記憶データ）、前回の立上りタイミングの
計数値（レジスタＲｔ）を減じた値を設定しく１４）、
ＩＣＨの内容をレジスタＲ１に入力して次の動作の準備
を行なう（１５）。立下りの場合は、使用されるレジス
タがＲ８の代りにＲ４となる（１６）（１７）、この動
作の意味は、ＦＣ信号（第３図（イ〉）の立上りから立
上りまでの周期（第３図（ハ）における、［Ｃ−ａ］、
［ｅ−Ｃ］）と立下りから、立下りまでの周期（第３図
（ハ）における、［ｄ−ｂコ、［ｆ’−ｄ］）を別個に
求めることにある。そして、この周期のデータが、レジ
スタＲ８に入力される。

次にレジスタＲ１の内容に基づき速度エラー信号Ｃ８Ｐ
が作成される。まず、レジスタＲ１の内容と、あらかじ
め定められた時間データＴ、とＴ。

の話の大小が比較される（Ｔ、とＴ、については口述す
る）　（１８）。

Ｒ、＞　Ｔ　ａ　＋Ｔ　、の場合には、（２”−１）の
値（ｎは速度エラー信号のビット数、従って、速度エラ
ー信号の最大値）が速度エラー信号とされる（１９）。

更にＴｄ＋Ｔ、≦Ｒｓ　＜　Ｔ　、かどうかの比較も行
なわれており、その通りであれば、（Ｒｉ−Ｔ＊）（２
”−１）／Ｔ、を演算して速度エラー信号の値としく２
０）、そうでなければ、０（ゼロ）を速度エラー信号と
する（２１）。

その後位相検出動作（２２）及び、位相エラー信号と速
度エラー信号の合成出力動作（２３）を行なって、元に
戻る。

従って、速度エラー信号は、第４図に示されている様に
、ＦＧ倍信号立上りから立上りまでの期間及び立下りか
ら立下りまでの期間に基づいて作成されることになる。

期間Ｔ６、Ｔ４は、第４図に示されているものであり、
Ｔ、はロックレンジ（引き込み動作が行なわれる範囲）
、Ｔ４はバイアス期間（目標速度の大小を定める）であ
る。尚、以上の様な、サーボ装置については、特開昭６
３−２０８１０７号公報（ＧＯ５Ｄ１３／６２）により
詳しく説明される。

又、第１図のフローチャートでは、ＦＧ倍信号立上り、
立下りを判別するようにしているが、これには、割り込
みが実行される毎に所定レジスタの内容をインクリメン
トするようにして、この値が偶数、奇数に応じて立上り
、立下りを判別することができる。

（ト）発明の効果 以上の様に本発明によれば、ＦＧ倍信号デユーティが必
ずしも５０％でなくても、立上りエツジ及び立下りエツ
ジを利用して、実質的にサンプリング周波数を２倍にし
た正確な速度検出を行なうことができるので効果がある
。

【図面の簡単な説明】

第１図は実施例の動を示すフローチャート、第２図はブ
ロック図、第３図、第４図は動作説明図である。 （１）・・・マイクロコンピュータ、（６）・・・タイ
マ、（７）・・・インプットキャプチャレジスタ、（１
２）・・・ＦＧ検出器、（１ａ）（ｔｓ）・・・周期検
出。

Claims (1)

【特許請求の範囲】
1. （１）モータの回転速度に比例した周波数のＦＧ信号を
   検出する手段と、得られたＦＧ信号の立上りから立上り
   までの時間を測定する第１の測定手段と、立下りから立
   下りまでの時間を測定する第２の測定手段を備えてなる
   速度検出装置。