JPH04346069A - 速度信号生成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は速度信号生成回路に係り
、詳しくは、ロボットなどにおいて位置検出用エンコー
ダを用いて移動速度を検出するのに最適な速度信号生成
回路に関する。

【０００２】

【従来の技術】ロボットなどにおいては、一般に位置検
出用エンコーダの出力信号を用いて移動速度を検出する
。従来のこの種の速度信号生成回路のブロック図を図４
に、その各部の信号のタイミングチャートを図５に示す
。

【０００３】図４において、速度信号生成回路はカウン
タ回路１、ラッチ回路２、発振器３、モノマルチ回路４
−１，４−２及びアンドゲート５からなる。この動作は
以下のようになる。

【０００３】発振器３の出力信号（クロック信号）ａは
、位置検出用エンコーダ（図示せず）からの出力信号（
Ａ相あるいはＢ相信号）ｂに比較して十分に高い周波数
でかつ一定周期の信号である。ロボットなどの位置検出
用エンコーダからは、一般に互いに９０°位相の異なる
Ａ相およびＢ相信号が位置信号として検出されるが、そ
のいずれか一方の信号を速度算出用信号として用いる。 エンコーダ信号ｂは、このＡ相あるいはＢ相信号に相当
し、その周期は速度が速くなると短かく、遅くなると長
くなる。

【０００４】発振器３からの出力信号ａおよびエンコー
ダからの出力信号ｂは、アンド回路５を介してカウンタ
回路１のカウント入力端子に加えられ、信号ａと信号ｂ
のＡＮＤ信号がカウンタ入力信号ｃとしてカウンタ回路
１で積算（カウント）される。このとき、信号ｂはモノ
マルチ回路４−１にも加えられ、信号ｂの立下りに同期
して信号ｄに示すパルスを発生する。さらに、信号ｄは
もう一方のモノマルチ回路５に加えられ、信号ｄの立下
りによって信号ｅが生成される。信号ｄはカウンタ回路
１の出力に接続されたラッチ回路２のプリセット端子に
入力され、信号ｅはカウンタ回路１のリセット端子に入
力される。このため、カウンタ回路１は、次のエンコー
ダ信号ｂが入力する直後に、モノマルチ回路４−２の出
力ｅによってカウント値がリセットされ、新たに加えら
れたカウンタ入力信号ｃをカウントする。つまり、カウ
ンタ回路１では、エンコーダ信号ｂがｈｉｇｈ状態の期
間で、順次、そのパルス幅がカウントされる。ラッチ回
路２では、このカウンタ回路１の信号ｆで示すカウント
値をモノマルチ回路４−２の出力ｄによってプリセット
する。この結果、ラッチ回路２の出力はｇのようになる
。

【０００５】このような構成となっているため、カウン
タ回路１のカウント値ｆはエンコーダ信号ｂの１周期の
間、ラッチ回路２に保持されることとなり、常にデータ
処理装置の入力として使用可能となる。したがって、ラ
ッチ回路２の出力ｇを読み取れば、その逆数から速度が
得られることとなる。

【０００６】

【発明が解決しようとする課題】図４の速度信号生成回
路は、位置検出用エンコーダで生成されたＡ相あるいは
Ｂ相信号のパルス幅を該パルス幅に較べて周波数の高い
信号によってカウントし、該カウント値をパルス幅カウ
ント毎にラッチ回路に取込み、該ラッチ回路の出力端子
から必要に応じて計測用演算器などへの読出しが可能と
なるよう構成したものである。このように、カウンタ回
路とラッチ回路の結合により、パルス幅の読出しを行う
構成であるため、汎用品として販売されているカウンタ
のみを搭載した回路ボードを用いた場合、ラッチ機能を
持っていないため、速度の検出が困難となる欠点があっ
た。また、図４の構成の回路ボードを構成すると、速度
生成専用のボードとなるため、汎用化が阻害され、位置
信号と速度信号の両方が測定可能な汎用化したボードを
構成しても、高価で複雑な構成となる欠点があった。

【０００７】さらに、速度信号をハード的に生成するの
でなく、位置信号を用いて現在のサンプリング位置と以
前のサンプリング位置の差分から演算によりソフト的に
演算する方法も行われているが、この場合には、過去の
データを用いるために位相遅れが生じるとともに、演算
時間がかかるという欠点があった。

【０００８】本発明の目的は、ラッチ回路を用いず、入
手の容易な汎用のカウンタ回路のみを用いて、低価格で
、しかも、位相遅れが少ない高精度な測定が可能な速度
信号生成回路を実現することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
、本発明は複数のカウンタ回路を用いて、エンコーダの
出力信号をもとに生成された各々位相を異にする複数の
速度算出用信号のパルス幅を測定するようにしたことで
ある。

【００１０】

【作用】各カウンタ回路では、当該速度算出用信号のｈ
ｉｇｈ状態の時、そのパルス幅をカウントし、次にｈｉ
ｇｈ状態になるまで該カウント値を保持するが、各速度
算出用信号はそれぞれ位相を異にしているため、ラッチ
回路を用いずとも、各カウンタ回路からは時間遅れの少
ない速度信号が得られる。速度算出においては、いずれ
かのカウンタ回路のカウント値を選択し、その逆数を求
めればよい。

【００１１】

【実施例】以下、本発明の一実施例について図面により
詳細に説明する。

【００１２】図１は本発明の速度信号生成回路の一実施
例のブロック図である。本速度信号生成回路は第１のカ
ウンタ回路１−１、第２のカウンタ回路１−２、発振器
３、第１のモノマルチ回路４−１、第２のモノマルチ回
路４−２及び反転回路６よりなる。図２に各部の信号の
タイミングチャートを示す。

【００１３】発振器３の出力信号（クロック信号）ａは
、位置検出用エンコーダの位置信号のＡ相またはＢ相の
いずれかを用いるエンコーダ信号ｂに比較して十分に周
波数が高く、カウンタ回路１−１およびカウンタ回路１
−２のカウント入力端子に加えられる。エンコーダ信号
ｂは、カウンタ回路１−１のゲート入力端子およびモノ
マルチ回路４−１に入力される。モノマルチ回路４−１
はエンコーダ信号ｂの立上りに同期して信号ｃを発生し
、このモノマルチ回路４−１の出力ｃがカウンタ回路１
−１のリセット入力端子に加えられる。これにより、カ
ウンタ回路１−１は、図２にｄで示すように、エンコー
ダ信号ｂのｈｉｇｈ状態の時に、該信号ｂのパルス幅の
期間だけ信号ａをカウントする。このカウンタ回路１−
１のカウント値は、図２のｅのように増加する。

【００１４】一方、エンコーダ信号ｂは反転回路６で反
転されて信号ｆとなり、この反転信号ｆはカウンタ回路
１−２のゲート入力端子およびモノマルチ回路４−２に
入力される。カウンタ回路１−２のカウント入力端子に
は発振器３の出力信号ａが入力される。モノマルチ回路
４−２は、信号ｆの立上りに同期して信号ｇを発生し、
このモノマルチ回路４−２の出力ｇがカウンタ回路１−
２のリセット入力端子に加えられる。これにより、カウ
ンタ１−２は、図２にｈで示すように、信号ｆのｈｉｇ
ｈ状態すなわちエンコーダ信号ｂのｌｏｗ状態の時に、
信号ａをカウントする。このカウンタ１−２のカウント
値は、図２のｉのように増加する。

【００１５】つまり、図１においては、カウンタ回路１
−１およびカウンタ回路１−２はエンコーダ信号ｂの半
周期毎に交互にカウントされ、一方のカウンタ回路がカ
ウントしているときには、他方のカウンタ回路はカウン
ト値を保持していることとなる。このように、カウント
値がエンコーダ半周期毎に変化するため、時間遅れの少
ない速度信号を生成できる。

【００１６】ところで、この速度生成回路を用いて移動
速度を算出するためには、カウンタ回路１−１，１−２
のどちらかのカウント値を選択する必要がある。この選
択方法としては、以下のような方法が考えられる。

【００１７】第１の方法は、両方のカウンタ回路の値を
データ処理榎演算器に読み込み、値の大きい方を選定す
る方法である。たとえば、エンコーダ信号ｂのパルス間
隔は常に変動することとなるが、まず、速度が急激に小
さくなり、現在計数中のカウンタ回路のカウント値が、
計数を停止中のカウンタ回路のカウント値以上の値とな
った場合、前者のカウンタ回路のカウント値を用いれば
よい。このとき、カウンタ回路は計数中であるため、厳
密には実際の速度とは異なるが、停止中のカウンタ回路
に較べると、実際により近い値が得られるといえる。こ
の結果、つねにカウント値をラッチして求める従来法に
比較して、より高精度な測定ができることになる。一方
、速度が急激に早くなった場合は、計数中のカウンタ回
路のカウント値はカウントを停止中のカウンタ回路のカ
ウント値に比較して小さくなるため、先に計数して停止
中のカウンタ回路のカウント値を用いることとなるが、
これは、従来の方法についても同様である。

【００１８】第２の方法としては、データ処理用演算器
からの命令によってカウンタ回路の動作状態を識別し、
動作中でないカウンタ回路あるいは動作中のカウンタ回
路を識別し、そのカウンタ回路の値を読み取る方法が考
えられる。これは、通常のカウンタボードに備わってい
るカウンタ回路の動作状態を識別するフラグを読み取り
、判断すればよい。ただし、処理速度が遅くなると、フ
ラグ読み取り後にカウンタ状態が変化する確率が高くな
り、これが測定誤差の原因となる。このカウンタの状態
をフラグで検出する方法においては、まず先に両方のカ
ウンタ回路の値を読み取っておき、その後でフラグを読
み取り、どちらのカウンタ回路の値を採用するか決定す
ることも考えられる。

【００１９】図３は本発明の速度生成回路の他の実施例
のブロック図である。これは図１の構成にアンド回路７
−１，７−２を付加し、発振器３からの出力信号ａとエ
ンコーダ信号ｂあるいはその反転信号をアンド回路７−
１，７−２を介してカウンタ回路１−１，１−２のカウ
ント入力端子に加えるようにしたことである。動作は図
１と同様であるので説明を省略する。図３の構成とする
ことにより、カウンタ回路１−１，１−２のゲート入力
端子への信号入力を省略することができる。

【００２０】また、図３の回路において、エンコーダ信
号ｂあるいはその反転信号ｆをカウンタ回路１−１，１
−２のゲート入力端子に加えて図１と図３を組合せた回
路としても、本発明の目的を実現できることは明らかで
ある。

【００２１】以上、実施例では、位置検出用エンコーダ
が得られるＡ相信号あるいはＢ相信号の一方を速度算出
用信号として速度を算出する例について示したが、２個
以上の速度算出用信号から速度を算出することも可能で
ある。すなわち、Ａ相信号あるいはＢ相信号を用いた該
速度算出用信号の生成のためには、該速度算出用信号の
パルス幅に対するエンコーダの回転角が一定である必要
があり、また複数個の速度算出用信号の論理積を０とす
る必要があるが、各種の生成方法が可能である。例えば
、Ａ相信号とＢ相信号を用いて生成することが可能な、
Ａ相信号あるいはＢ相信号の１／４周期のパルス幅で互
いの論理積が０となる４個の速度算出用信号を用いて、
該速度算出用信号と同数のカウンタ回路から速度を算出
することも可能である。

【００２２】このように、一般にＡ相信号あるいはＢ相
信号をもとに互いに論理積が０となる２個以上の速度算
出用信号を生成し、該速度算出用信号と同数のカウンタ
回路を用いて該速度算出用信号のパルス幅を計数すれば
、時間遅れのない速度信号が生成可能となる。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
ラッチ回路を用いる必要がなく、汎用的なカウンタ回路
を用いて、低価格で精度の高い速度信号を生成すること
ができる。

【図面の簡単な説明】

【図１】本発明の速度信号生成回路の一実施例のブロッ
ク図である。

【図２】図１の各部の信号のタイミングチャートである
。

【図３】本発明の速度信号生成回路の他の実施例のブロ
ック図である。

【図４】従来の速度信号生成回路のブロック図である。

【図５】図４の各部の信号のタイミングチャートである
。

【符号の説明】

１−１，１−２　　カウンタ回路 ３　　　　　　発振器 ４−１，４−２　　モノマルチ回路 ６　　　　　　反転回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　位置検出用エンコーダの出力信号をも
   とに生成された各々位相を異にする複数の速度算出用信
   号と同数のカウンタ回路と、前記速度算出用信号に比較
   して十分に高い周波数の一定周期のクロック信号を出力
   する発振器とを具備し、各カウンタ回路で、それぞれ前
   記速度算出用信号のパルス幅を前記クロック信号でカウ
   ントし、いずれかのカウンタ回路のカウント値を選択し
   て速度を算出するのに用いることを特徴とする速度信号
   生成回路。