JPH04285815A - ロータリエンコーダの位置カウンタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ロータリエンコーダの
出力信号を処理してエンコーダの位置をカウンタによっ
て求める位置カウンタ回路に関する。

【０００２】

【従来の技術】ロータリエンコーダは、例えばサーボシ
ステムにおけるモータの回転角度検出に用いられる。ロ
ータリエンコーダを用いる場合、エンコーダから出力さ
れる位置信号からエンコーダの回転位置をカウンタによ
って求める必要がある。このような回路を位置カウンタ
回路という。

【０００３】図５は、従来のロータリエンコーダの位置
カウンタ回路の基本構成を示すブロック図であり、逓倍
回路１、原点検出回路３、加減算カウンタ４およびゲー
ト回路１４によって構成される。ロータリエンコーダ（
以下、エンコーダという）はＡ，Ｂ，…Ｚ各相の位置信
号を発生し、これらの位置信号が図５の位置カウンタ回
路に入力される。

【０００４】図５において、逓倍回路１はＡ相およびＢ
相の位置信号パルスを逓倍したパルス列と、エンコーダ
の回転方向を示す方向弁別信号を出力する。原点検出回
路２はＺ相位置信号を微分し、絶対位置検出信号を出力
する。ゲート回路１４は方向弁別信号の符号に応じて、
ロード信号またはクリア信号のいずれかを出力する。加
減算カウンタ４はクリア信号が与えられると零にクリア
され、ロード信号が与えられるとハードウェアによる設
定値をロードした後、逓倍回路１からの方向弁別信号の
符号に応じて、逓倍回路１からのパルス信号を加算また
は減算する。このような動作により、加減算カウンタ４
の内容は、エンコーダの回転位置を示すディジタル値と
なる。

【０００５】

【発明が解決しようとする課題】上述した従来の位置カ
ウンタ回路においては、加減算カウンタ４の設定値がハ
ードウェアにより設定されるものであって固定であるた
め、対象とするエンコーダの分解能の変更に伴って加減
算カウンタ４のストローク値を変更する場合、設定値を
発生するためのハードウェア（回路）の変更が必要とな
り、ハードウェアの入れ替え、改造によってコストがか
かるばかりでなく、信頼性の面でも好ましくない。

【０００６】また、Ｚ相位置信号のみによりエンコーダ
の絶対位置を検出しているため、このＺ相位置信号が入
力されるまで加減算カウンタ４の初期化は行われない。 ところが、多相の位置信号を出力するエンコーダの場合
、Ｚ相位置信号のパルス間隔が非常に長くなるため、絶
対位置検出に要する時間が長くなってしまうという問題
がある。

【０００７】本発明は、このような問題点を解決するた
めになされたもので、ハードウェアの更新を行わずにエ
ンコーダの分解能の変更に対応でき、また多相位置信号
を出力するエンコーダを用いた場合に、絶対位置の検出
に要する時間を短縮できるロータリエンコーダの位置カ
ウンタ回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
め、本発明に係るロータリエンコーダの位置カウンタ回
路は、ロータリエンコーダから出力される多相位置信号
のうち所定の２相位置の信号を逓倍パルス信号および該
エンコーダの回転方向を示す方向弁別信号に変換する逓
倍回路と、ロータリエンコーダから出力される多相位置
信号の少なくとも一つの位置信号の変化点からロータリ
エンコーダの絶対位置を検出する位置検出回路と、外部
より書き替え可能な設定値を保持する第１および第２の
レジスタと、方向弁別信号に応じてこれら第１および第
２のレジスタの設定値のいずれかを一方を選択して出力
する選択回路と、位置検出回路から絶対位置検出完了信
号が出力されたとき選択回路の出力が初期値として設定
され、方向弁別信号に応じて逓倍パルス信号を加算また
は減算する加減算カウンタとを備えたことを特徴とする
。

【０００９】

【作用】まず、ロータリエンコーダの絶対位置割出し前
に、エンコーダから出力される多相位置信号の符号の組
み合わせによってエンコーダの現在位置が認識され、そ
の現在位置に対応した加減算カウンタのとり得る最小値
と最大値が第１および第２のレジスタに設定される。

【００１０】そして、位置検出回路でいずれかの位置信
号の変化点が検出され、絶対位置検出完了信号が出力さ
れると、方向弁別信号の符号に応じて第１および第２の
レジスタに保持されている最小値または最大値が加減算
カウンタに初期値としてロードされる。

【００１１】以後、加減算カウンタで方向弁別信号の符
号に応じて、ロータリエンコーダが正転の期間では逓倍
パルス信号が加算され、逆転の期間では逓倍パルス信号
が減算されることによって、加減算カウンタからロータ
リエンコーダの位置変化に応じたカウント値が出力され
る。

【００１２】従って、対象とするロータリエンコーダの
分解能の変更に対しては、第１および第２のレジスタの
設定値をソフトウェアにより設定し直すことで、ハード
ウェアの変更を必要とすることなく、加減算カウンタに
おける加減算のストローク値を変更できる。

【００１３】さらに、多相位置信号のいずれかの変化点
が検出され、それに従って加減算カウンタに初期値がロ
ードされることでロータリエンコーダの絶対位置が割出
されるので、ロータリエンコーダから出力される位置信
号が多相の場合でも、従来のＺ相位置信号のみを用いて
絶対位置検出を割り出すのに要する時間以下の時間で絶
対位置の検出が可能となる。

【００１４】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、本発明の一実施例に係るロータリエンコ
ーダの位置カウンタ回路を示すブロック図である。

【００１５】この位置カウンタ回路には、図示しないロ
ータリエンコーダ（以下、エンコーダという）からのＡ
，Ｂ，Ｕ，Ｖ，Ｗ，Ｚ各相の位置信号イ〜ヘが入力され
る。位置カウンタ回路は、逓倍回路１、位置検出回路２
、原点検出回路３、加減算カウンタ４、選択回路５、正
転側レジスタ（第１のレジスタ）６、逆転側レジスタ（
第２のレジスタ）７、状態入力回路８、ＣＰＵ（中央処
理装置）１１及びＤ型フリップフロップ１２を主体とし
て構成されている。

【００１６】逓倍回路１は、Ａ相，Ｂ相の位置信号を入
力として、これを４逓倍した逓倍パルス信号チと、エン
コーダの回転方向に応じて符号が変化する方向弁別信号
リを出力する。

【００１７】位置検出回路２は、Ｕ，Ｖ，Ｗ各相の位置
信号の変化点から、エンコーダの概略的な位置を検出し
て位置検出信号ヌを出力する。原点検出回路３はＺ相信
号ヘの変化点を原点として検出し、検出信号ルを出力す
る。

【００１８】加減算カウンタ４は、Ｕ／Ｄ端子に入力さ
れる方向弁別信号リの符号によって加減算モードが指定
され、この方向弁別信号リが“Ｌ”の時はＰ端子に入力
される逓倍パルス信号チを加算し、方向弁別信号リが“
Ｈ”の時は逓倍パルス信号チを減算する。

【００１９】選択回路５は、Ｓ端子に入力される方向弁
別信号リが“Ｌ”の時は正転側レジスタ６の出力値タを
選択して出力し、方向弁別信号リが“Ｈ”の時は逆転側
レジスタ７の出力値レを選択して出力する。正転側レジ
スタ６および逆転側レジスタ７は、ＣＰＵ１１によって
与えられたディジタル値（設定値）を保持するものであ
り、その設定値はＣＰＵ１１によって書き替えが可能と
なっている。

【００２０】Ｄ型フリップフロップ１２は、電源立ち上
げ直後に図示しない手段によって発生されるＲＥＳＥＴ
信号トにより非反転出力端子の状態が“Ｌ”、反転出力
端子の状態が“Ｈ”となり、位置検出回路２の出力ヌの
最初の立上がりで非反転出力端子の出力信号が“Ｈ”と
なって絶対位置検出完了信号ワを出力する。フリップフ
ロップ１２のＤ端子には、インバータ１３を介して位置
検出回路２の出力が入力されている。

【００２１】状態入力回路８は、Ｕ，Ｖ，Ｗ各相の位置
信号ハ、ニ、ホとフリップフロップ１２から出力される
絶対位置検出完了信号ワの状態をＣＰＵ１１が読み出す
際のインタフェースとなるものである。

【００２２】図２は、図１中の位置検出回路２の具体例
を示す図であり、Ｕ，Ｖ，Ｗ各相の位置信号に対して抵
抗Ｒ１　とコンデンサＣ１　からなる時定数回路と、こ
の時定数回路の入出力信号の排他的論理和をとるイクス
クルーシヴＯＲ（ＥＸ−ＯＲ）回路がそれぞれ設けられ
、３つのＥＸ−ＯＲ回路の出力はＯＲ回路により論理和
がとられ、位置検出信号ヌとなる。ここで、抵抗Ｒ１　
，コンデンサＣ１　の値は、逓倍パルス信号チのとり得
る最小のパルス間隔よりも位置検出信号ヌのパルス幅が
小さくなるように設定される。

【００２３】図３は、図１の各部の信号の動作波形を示
すタイミングチャートである。同図において、Ｕ，Ｖ，
Ｗ各相の位置信号の位相差は、Ｚ相信号の間隔を３６０
°としてそれぞれ１２０°とし、Ｚ相信号の立ち上がり
および立ち下がりと、正転時におけるＵ相位置信号の立
ち上がりおよび逆転時におけるＵ相位置信号の立ち上が
りとの間の期間に逓倍パルス信号チの立ち上がりは存在
しないものとする。

【００２４】さらに、エンコーダの１回転当たり、Ａ，
Ｂ相信号ともに１５００個のパルスを出力するとき、加
減算カウンタ４のとり得る値を“０”〜“５９９９”の
範囲とし、エンコーダの１回転を６区間に等分した場合
に、エンコーダの符号板原点が存在する区間と、Ｕ，Ｖ
，Ｗ各相信号の符号の組み合わせと、加減算カウンタ４
のとり得る値の範囲の関係は、図４に示すものとする。

【００２５】次に、図１〜図４を参照して、この実施例
の動作を説明する。まず、電源立ち上げ直後において図
示しないイニシャライズ回路から出力されるＲＥＳＥＴ
信号トを“Ｌ”として、フリップフロップ１２の非反転
出力端子からの出力信号ワを“Ｌ”とする。この後、Ｃ
ＰＵ１１よりＵ，Ｖ，Ｗ各相の位置信号ハ、ニ、ホの符
号を状態入力回路８からの出力信号ネを介して読み取る
。

【００２６】ＣＰＵ１１は、これらＵ，Ｖ，Ｗ各相の位
置信号ハ、ニ、ホの符号に対応した加減算カウンタ４の
カウント値のとり得る範囲内での最小値および最大値を
それぞれ正転側レジスタ６および逆転側レジスタ７に書
き込む。例として（Ｕ，Ｖ，Ｗ）各相の位置信号ハ、ニ
、ホの符号が（１，１，０）の時に“２９９９”を正転
側レジスタ６に、また“２０００”を逆転側レジスタ７
にそれぞれ書き込む。

【００２７】次に、例えば図示しないモータの回転力な
どの外力により、エンコーダが正転する場合、図３（ａ
）に示すように逓倍回路１の出力の方向弁別信号リの符
号は“Ｌ”であるため、選択回路５の出力ヨは正転側レ
ジスタ６の設定値タ、すなわち“２９９９”となる。さ
らに、Ｕ相の位置信号ハが“Ｈ”から“Ｌ”に遷移する
時に、位置検出回路２はワンショットの位置検出信号ヌ
を出力する。

【００２８】ここで、フリップフロップ１２の反転出力
端子は、位置検出信号ヌが立ち下がるまでは“Ｈ”の状
態を保持しているので、ＡＮＤ回路９の出力は位置検出
信号ヌの立ち上がりとともに“Ｌ”から“Ｈ”へ遷移す
る。さらに、このときＺ相の位置信号ヘは“Ｌ”であり
、ＯＲ回路１０の一方の入力ルは“Ｌ”であるので、位
置検出信号ヌの立ち上がりはＡＮＤ回路９およびＯＲ回
路１０を通して加減算カウンタ４のロード端子Ｌへロー
ド信号ヲとして入力される。この結果、加減算カウンタ
４は選択回路５の出力値“２９９９”をロードし、絶対
位置の割り出しが完了する。

【００２９】この直後、位置検出信号ヌの立ち下がりは
、フリップフロップ１２の非反転出力端子の出力信号ワ
を“Ｌ”から“Ｈ”へ遷移させる。従って、フリップフ
ロップ１２の反転出力端子は“Ｌ”となるので、以後、
位置検出信号ヌはＡＮＤ回路９を通過しない。

【００３０】ＣＰＵ１１は状態入力回路８を介してフリ
ップフロップ１２の非反転出力端子の出力信号ワを監視
しており、この信号ワが“Ｈ”になると速やかに正転側
レジスタ６に加減算カウンタ４のとり得る最小値（ここ
では“０”）を、また逆転側レジスタ７に加減算カウン
タ４のとり得る最大値（ここでは“５９９９”）をそれ
ぞれ書き込む。

【００３１】この後、エンコーダの正転に伴い、逓倍回
路４の出力である逓倍パルス信号チにより加減算カウン
タ４の内容は加算され、Ｚ相信号ヘの入力により原点検
出回路３の出力信号ルがＯＲ回路１０を通過する。この
とき選択回路５の出力ヨは正転側レジスタ６の出力タ、
すなわち“０”であり、ロード信号ヲにより加減算カウ
ンタ４にロードされる。

【００３２】ここで、エンコーダが逆転する場合は方向
弁別信号ルが“Ｈ”であるので、Ｚ相信号ヘの入力に伴
い、加減算カウンタ４に“５９９９”がロードされるこ
とになる。

【００３３】なお、電源の立ち上げ直後にエンコーダが
逆転する場合は、図３（ｂ）に示すように方向弁別信号
リが“Ｈ”となるので、図３（ａ）の正転の場合とは逆
に、“２０００”を初期値として絶対位置が割り出され
る。それ以後の動作は、先の場合と同様である。

【００３４】なお、本発明はロータリエンコーダの検出
方式が磁気式、光学式などのいずれの場合にも適用が可
能である。また、カウントに必要なＡ，Ｂ相の位置信号
と、概略的な位置を求めるのに必要なＵ，Ｖ，Ｗの各相
の位置信号が同じエンコーダから出力される場合と別個
のエンコーダから出力される場合のいずれの場合も、本
発明は適用が可能である。

【００３５】

【発明の効果】本発明によれば、ロータリエンコーダの
分解能を変更する場合に、ハードウェアを変更する必要
がないため、経済的な負担を伴わず、また信頼性を低下
させることなく、位置カウンタ回路の改造を行うことが
できる。

【００３６】さらに、多相の位置検出信号を出力するロ
ータリエンコーダ対しては、絶対位置検出に要する時間
の短縮が可能であるという利点がある。

【図面の簡単な説明】

【図１】　　本発明の一実施例に係るロータリエンコー
ダの位置カウンタ回路の構成を示すブロック図

【図２】
　　図１における位置検出回路の具体例を示す図

【図３
】　　図１における各部の信号の動作波形を示すタイミ
ングチャート

【図４】　　同実施例におけるロータリエンコーダの符
号板原点が存在する区間とＵ，Ｖ，Ｗ各相の位置信号の
符号および加減算カウンタのとり得る値の範囲の関係を
説明するための図

【図５】　　従来のロータリエンコーダの位置カウンタ
回路の構成を示すブロック図。

【符号の説明】

１…逓倍回路　　　　　　　　　　　　　　　　　　　
　　　　　２…位置検出回路 ３…原点検出回路　　　　　　　　　　　　　　　　　
　　　４…加減算カウンタ ５…選択回路　　　　　　　　　　　　　　　　　　　
　　　　　６…正転側レジスタ ７…逆転側レジスタ　　　　　　　　　　　　　　　　
　　８…状態入力回路 １１…ＣＰＵ　　　　　　　　　　　　　　　　　　　
　　　　　１２…フリップフロップ

Claims (1)

【特許請求の範囲】
1. 【請求項１】ロータリエンコーダから出力される多相位
   置信号のうち所定の２相の位置信号を逓倍パルス信号お
   よび該エンコーダの回転方向を示す方向弁別信号に変換
   する逓倍回路と、前記ロータリエンコーダから出力され
   る多相位置信号の少なくとも一つの位置信号の変化点か
   ら該ロータリエンコーダの絶対位置を検出する位置検出
   回路と、外部より書き替え可能な設定値を保持する第１
   および第２のレジスタと、前記方向弁別信号に応じて前
   記第１および第２のレジスタの設定値のいずれかを一方
   を選択して出力する選択回路と、前記位置検出回路から
   絶対位置検出完了信号が出力されたとき前記選択回路の
   出力が初期値として設定され、前記方向弁別信号に応じ
   て前記逓倍パルス信号を加算または減算する加減算カウ
   ンタとを備えたことを特徴とするロータリエンコーダの
   位置カウンタ回路。