JPH0534474A - 計測タイマ装置 - Google Patents
計測タイマ装置Info
- Publication number
- JPH0534474A JPH0534474A JP3215854A JP21585491A JPH0534474A JP H0534474 A JPH0534474 A JP H0534474A JP 3215854 A JP3215854 A JP 3215854A JP 21585491 A JP21585491 A JP 21585491A JP H0534474 A JPH0534474 A JP H0534474A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- timer
- input pulse
- speed clock
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】
【目的】 タイマのビット数を増設することなく、ビッ
ト数に対して高精度の計測結果が得られるようにする。 【構成】 入力パルスが入力されてから最初は低速クロ
ックでタイマをカウントさせる。この低速クロックによ
るタイマのカウント値が切換設定値レジスタ４の設定値
と一致したならば、比較回路５の出力で切換わるクロッ
ク切換回路６によりタイマ１に高速クロックを入力す
る。
ト数に対して高精度の計測結果が得られるようにする。 【構成】 入力パルスが入力されてから最初は低速クロ
ックでタイマをカウントさせる。この低速クロックによ
るタイマのカウント値が切換設定値レジスタ４の設定値
と一致したならば、比較回路５の出力で切換わるクロッ
ク切換回路６によりタイマ１に高速クロックを入力す
る。
Description
【０００１】
【産業上の利用分野】この発明は入力パルス信号の周期
を計測する計測タイマ装置に関するものであり、特に周
期の大まかな値が予測されている場合に、周期に僅かな
誤差が生じる場合の計測に関するものである。
を計測する計測タイマ装置に関するものであり、特に周
期の大まかな値が予測されている場合に、周期に僅かな
誤差が生じる場合の計測に関するものである。
【０００２】
【従来の技術】図３は入力パルス信号の周期を計測する
従来の計測タイマ装置の回路構成図である。図におい
て、１は入力パルス信号の周期を計測するタイマ、２は
計測結果を保持しておく計測結果レジスタである。１Ｓ
はスイッチである。また図４に計測時のタイミングを示
す。
従来の計測タイマ装置の回路構成図である。図におい
て、１は入力パルス信号の周期を計測するタイマ、２は
計測結果を保持しておく計測結果レジスタである。１Ｓ
はスイッチである。また図４に計測時のタイミングを示
す。
【０００３】次に動作について説明する。入力パルス信
号が変化（図４，ａ点）する（入力パルス信号の立上り
時検出）とタイマ１はリセットされ初期値よりカウント
を開始する。次に入力パルス信号が変化した時点（図
４，ｂ点）でその時のカウント値を計測結果としてレジ
スタ２に保持した後、タイマ１をリセットする。以上の
動作を入力パルス信号の周期毎にくり返す。
号が変化（図４，ａ点）する（入力パルス信号の立上り
時検出）とタイマ１はリセットされ初期値よりカウント
を開始する。次に入力パルス信号が変化した時点（図
４，ｂ点）でその時のカウント値を計測結果としてレジ
スタ２に保持した後、タイマ１をリセットする。以上の
動作を入力パルス信号の周期毎にくり返す。
【０００４】ところで、上記入力パルス信号の周期には
わずかに誤差が生じる場合があり、この場合、クロック
を高速化することにより誤差分も精度高く計測できる。
わずかに誤差が生じる場合があり、この場合、クロック
を高速化することにより誤差分も精度高く計測できる。
【０００５】
【発明が解決しようとする課題】従来の計測タイマ装置
は以上のように構成されているので、入力パルス信号の
周期を高い精度で計測しようとした場合、クロックの高
速化を行った分だけタイマ１のビット数を増設しなけれ
ばならなかった。すなわち、クロックが高速である場
合、クロックのカウント数が大きくならざるを得ない
が、これに対応するタイマは、ビット数を大きくしなけ
ればならなかった。
は以上のように構成されているので、入力パルス信号の
周期を高い精度で計測しようとした場合、クロックの高
速化を行った分だけタイマ１のビット数を増設しなけれ
ばならなかった。すなわち、クロックが高速である場
合、クロックのカウント数が大きくならざるを得ない
が、これに対応するタイマは、ビット数を大きくしなけ
ればならなかった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、タイマのビット数を増設するこ
となく、ビット数に対して高い精度の計測結果を得るこ
とができる計測タイマ装置を提供することを目的とす
る。
ためになされたもので、タイマのビット数を増設するこ
となく、ビット数に対して高い精度の計測結果を得るこ
とができる計測タイマ装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】この発明の請求項１に係
る計測タイマ装置は、連続して入力される入力パルスの
前の入力パルスと後の入力パルスとの間で、一定周期の
カウント用クロックをカウントするタイマ１を備え、こ
のタイマのカウント値を上記入力パルスの周期として出
力する計測タイマ装置において、前の入力パルスが入力
されてから所定時間Ｔｃ経過後に上記カウント用クロッ
クとして高速クロックを入力するようにしたものであ
る。
る計測タイマ装置は、連続して入力される入力パルスの
前の入力パルスと後の入力パルスとの間で、一定周期の
カウント用クロックをカウントするタイマ１を備え、こ
のタイマのカウント値を上記入力パルスの周期として出
力する計測タイマ装置において、前の入力パルスが入力
されてから所定時間Ｔｃ経過後に上記カウント用クロッ
クとして高速クロックを入力するようにしたものであ
る。
【０００８】また、請求項２に係る計測タイマ装置は、
上記請求項１に加え高速クロックと低速クロックとを用
意し、さらに切換設定値を記憶する記憶手段を備え、当
初上記低速クロックを上記タイマにカウント用クロック
として入力し、この低速クロックが上記記憶手段の設定
値に達したときに切換信号を出力する比較手段（比較回
路５）の出力にもとづき上記低速クロックを上記高速ク
ロックに切換えるクロック切換手段（クロック切換回路
６）を備えたものである。
上記請求項１に加え高速クロックと低速クロックとを用
意し、さらに切換設定値を記憶する記憶手段を備え、当
初上記低速クロックを上記タイマにカウント用クロック
として入力し、この低速クロックが上記記憶手段の設定
値に達したときに切換信号を出力する比較手段（比較回
路５）の出力にもとづき上記低速クロックを上記高速ク
ロックに切換えるクロック切換手段（クロック切換回路
６）を備えたものである。
【０００９】また、請求項３に係る計測タイマ装置は、
請求項２の記憶手段を切換設定値を外部から変更可能な
切換設定値レジスタ４より構成したものである。
請求項２の記憶手段を切換設定値を外部から変更可能な
切換設定値レジスタ４より構成したものである。
【００１０】
【作用】請求項１の計測タイマ装置は、入力パルスが入
力されてから所定時間Ｔｃ経過後に高速クロックによる
カウントを始める。すなわち、所定時間Ｔｃまでのタイ
マのビット分が不要となる。
力されてから所定時間Ｔｃ経過後に高速クロックによる
カウントを始める。すなわち、所定時間Ｔｃまでのタイ
マのビット分が不要となる。
【００１１】請求項２の計測タイマ装置は、所定時間Ｔ
ｃまでは低速クロックによりカウントするので、すべて
高速クロックを使用するよりもタイマのビット数を少な
くできる。
ｃまでは低速クロックによりカウントするので、すべて
高速クロックを使用するよりもタイマのビット数を少な
くできる。
【００１２】請求項３の計測タイマ装置は、所定時間Ｔ
ｃ、すなわちレジスタの切換設定値をＣＰＵや周辺回路
により任意に変えることができる。
ｃ、すなわちレジスタの切換設定値をＣＰＵや周辺回路
により任意に変えることができる。
【００１３】
実施例1.以下この発明の一実施例を図について説明す
る。図１において、１は入力パルス信号の周期を計測す
るタイマ、１ａはタイマ１にリセット信号を出力するＯ
Ｒゲート、３は計測結果の下位を保持するレジスタ、４
は入力パルス信号の前，後の入力パルスの予測周期Ｔａ
よりも時間Ｔｂだけ短い時間Ｔｃ（切換設定値）を記憶
しておく切換設定値レジスタ、５は切換設定値レジスタ
（記憶手段）４の内容とタイマ１の内容を比較する比較
回路、６はタイマ１のクロックを切換えるクロック切換
回路である。また、図２に計測時のタイミングを示す。
る。図１において、１は入力パルス信号の周期を計測す
るタイマ、１ａはタイマ１にリセット信号を出力するＯ
Ｒゲート、３は計測結果の下位を保持するレジスタ、４
は入力パルス信号の前，後の入力パルスの予測周期Ｔａ
よりも時間Ｔｂだけ短い時間Ｔｃ（切換設定値）を記憶
しておく切換設定値レジスタ、５は切換設定値レジスタ
（記憶手段）４の内容とタイマ１の内容を比較する比較
回路、６はタイマ１のクロックを切換えるクロック切換
回路である。また、図２に計測時のタイミングを示す。
【００１４】次に動作について説明する。入力パルス信
号が変化（図２，ａ点）する（立上がる）とタイマ１へ
のクロックはクロック切換回路６により低速クロックが
選択され、ＯＲゲート１ａからのリセット信号でリセッ
トされたタイマ１が初期値よりカウントを開始する。さ
らに入力パルス信号周期の大まかな予測値Ｔａより時間
Ｔｂ短い時間Ｔｃが設定された切換設定値レジスタ４の
内容とタイマ１のカウント値が一致（図２，ｃ点）する
とタイマ１へのクロックは高速が選択され、タイマ１は
ＯＲゲート１ａからのリセット信号でふたたびリセット
され初期値よりカウントを開始する。この後、次の入力
パルス信号変化点（図２、ｂ点）でその時のカウント値
が計測結果の下位としてレジスタ３に保持され、タイマ
１は低速クロックにより初期値よりカウントを始める。
以上の動作より切換設定値レジスタ４とレジスタ３の内
容を合わせて計測結果を得る。尚、上記切換設定値レジ
スタ４の内容はＣＰＵ，周辺回路等の外部から変更可能
である。
号が変化（図２，ａ点）する（立上がる）とタイマ１へ
のクロックはクロック切換回路６により低速クロックが
選択され、ＯＲゲート１ａからのリセット信号でリセッ
トされたタイマ１が初期値よりカウントを開始する。さ
らに入力パルス信号周期の大まかな予測値Ｔａより時間
Ｔｂ短い時間Ｔｃが設定された切換設定値レジスタ４の
内容とタイマ１のカウント値が一致（図２，ｃ点）する
とタイマ１へのクロックは高速が選択され、タイマ１は
ＯＲゲート１ａからのリセット信号でふたたびリセット
され初期値よりカウントを開始する。この後、次の入力
パルス信号変化点（図２、ｂ点）でその時のカウント値
が計測結果の下位としてレジスタ３に保持され、タイマ
１は低速クロックにより初期値よりカウントを始める。
以上の動作より切換設定値レジスタ４とレジスタ３の内
容を合わせて計測結果を得る。尚、上記切換設定値レジ
スタ４の内容はＣＰＵ，周辺回路等の外部から変更可能
である。
【００１５】上記のようにタイマ１は、時間Ｔｃまでの
間低速クロックをカウントするので、高速クロックのカ
ウント数は少なくなり、その分タイマ１のビット数を少
なくできて、高精度な計測が行なえる。従来タイマ１と
して１６ビットを必要としていたとすれば、本願では例
えば８ビットで良いことになる。
間低速クロックをカウントするので、高速クロックのカ
ウント数は少なくなり、その分タイマ１のビット数を少
なくできて、高精度な計測が行なえる。従来タイマ１と
して１６ビットを必要としていたとすれば、本願では例
えば８ビットで良いことになる。
【００１６】また、上記実施例では、時間Ｔｃを検出す
るために、低速クロックが切換設定値に達するまでカウ
ントすることにより検出するとして説明したが、他の手
段により検出するようにしてもよい。例えばこの時間Ｔ
ｃをＣＰＵ駆動用のクロックを分周して検出しても、あ
るいはＣＲ回路を用いて検出しても、あるいはマイクロ
コンピュータに外付けされたタイマより検出してもよ
い。また、ＣＰＵがある決まったプログラムルーチンを
実行毎することにより時間Ｔｃを検出する構成としても
よい。これによれば、所定時間Ｔｃまでのタイマ１がカ
ウント動作を行なわないのでタイマ１のビット分をより
小さくできる。
るために、低速クロックが切換設定値に達するまでカウ
ントすることにより検出するとして説明したが、他の手
段により検出するようにしてもよい。例えばこの時間Ｔ
ｃをＣＰＵ駆動用のクロックを分周して検出しても、あ
るいはＣＲ回路を用いて検出しても、あるいはマイクロ
コンピュータに外付けされたタイマより検出してもよ
い。また、ＣＰＵがある決まったプログラムルーチンを
実行毎することにより時間Ｔｃを検出する構成としても
よい。これによれば、所定時間Ｔｃまでのタイマ１がカ
ウント動作を行なわないのでタイマ１のビット分をより
小さくできる。
【００１７】
【発明の効果】以上のようにこの発明の計測タイマ装置
によれば、入力パルスが入力されてから所定時間Ｔｃ経
過後に高速クロックを入力するようにしたので、タイマ
のビット数に対して高い精度での計測が可能になる。
によれば、入力パルスが入力されてから所定時間Ｔｃ経
過後に高速クロックを入力するようにしたので、タイマ
のビット数に対して高い精度での計測が可能になる。
【００１８】また、所定時間Ｔｃまで低速クロックによ
りカウントさせるため、タイマのビット数を減らせる。
りカウントさせるため、タイマのビット数を減らせる。
【００１９】さらに、切換設定値すなわち所定時間Ｔｃ
をレジスタに格納させたので、これを外部から任意に変
更できる。
をレジスタに格納させたので、これを外部から任意に変
更できる。
【図１】この発明の計測タイマ装置の一実施例による回
路構成を示すブロック図である。
路構成を示すブロック図である。
【図２】この発明の計測タイマ装置の一実施例における
動作を示すタイミング図である。
動作を示すタイミング図である。
【図３】従来の計測タイマ装置の回路構成の一例を示す
ブロック図である。
ブロック図である。
【図４】従来の計測タイマ装置における動作を示すタイ
ミング図である。
ミング図である。
１ タイマ
３ レジスタ
４ 切換設定値レジスタ（記憶手段）
５ 比較回路
６ クロック切換回路
Claims (3)
- 【請求項１】 連続して入力される入力パルスの前の入
力パルスと後の入力パルスとの間で、一定周期のカウン
ト用クロックをカウントするタイマを備え、このタイマ
のカウント値を上記入力パルスの周期として出力する計
測タイマ装置において、 前の入力パルスが入力されてから所定時間Ｔｃ経過後に
上記カウント用クロックとして高速クロックを入力する
ようにしたことを特徴とする計測タイマ装置。 - 【請求項２】 高速クロックと低速クロックとを用意
し、さらに切換設定値を記憶する記憶手段を備え、当初
上記低速クロックを上記タイマにカウント用クロックと
して入力し、この低速クロックが上記記憶手段の設定値
に達したときに切換信号を出力する比較手段の出力にも
とづき上記低速クロックを上記高速クロックに切換える
クロック切換手段を備えたことを特徴とする請求項１記
載の計測タイマ装置。 - 【請求項３】 記憶手段は、切換設定値を外部から変更
可能な切換設定値レジスタより成ることを特徴とする請
求項２記載の計測タイマ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215854A JPH0534474A (ja) | 1991-08-01 | 1991-08-01 | 計測タイマ装置 |
| US07/922,457 US5357490A (en) | 1991-08-01 | 1992-07-30 | Measuring timer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215854A JPH0534474A (ja) | 1991-08-01 | 1991-08-01 | 計測タイマ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0534474A true JPH0534474A (ja) | 1993-02-09 |
Family
ID=16679377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3215854A Pending JPH0534474A (ja) | 1991-08-01 | 1991-08-01 | 計測タイマ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5357490A (ja) |
| JP (1) | JPH0534474A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05313776A (ja) * | 1992-05-07 | 1993-11-26 | Nec Corp | パルス発生回路 |
| US6187446B1 (en) | 1995-03-29 | 2001-02-13 | Pharmacia Biotech Ab | Carrier matrix for integrated microanalysis systems, method for the production thereof and use of the same |
| JP2016170066A (ja) * | 2015-03-13 | 2016-09-23 | 株式会社豊田中央研究所 | 時間計測回路及びそれを備える温度センサ回路 |
| JP2020204472A (ja) * | 2019-06-14 | 2020-12-24 | アズビル株式会社 | 時間計測装置および方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6176611B1 (en) * | 1997-08-05 | 2001-01-23 | D.S.P.C. Technologies Ltd. | System and method for reducing power consumption in waiting mode |
| US6411830B2 (en) | 1997-08-05 | 2002-06-25 | D.S.P.C. Technologies Ltd | System and method for reducing power consumption in waiting mode |
| CN102736512B (zh) * | 2011-04-15 | 2014-04-30 | 国基电子（上海）有限公司 | 自动设置系统时间的电子装置及系统时间设置方法 |
| CN109116716B (zh) * | 2018-08-27 | 2020-12-01 | 中国人民解放军空军工程大学 | 基于改进指数平滑法的钟差预报方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3037166A (en) * | 1959-03-23 | 1962-05-29 | Equipment Corp Comp | Quantizing circuits |
| US3218553A (en) * | 1961-05-29 | 1965-11-16 | Motorola Inc | Time interval measuring system employing vernier digital means and coarse count ambiguity resolver |
| FR2154373B1 (ja) * | 1971-09-30 | 1974-05-31 | Citroen Sa | |
| US4234881A (en) * | 1978-09-28 | 1980-11-18 | Motorola, Inc. | Dynamic digital time interval discriminator and method |
| JPS62280679A (ja) * | 1986-05-30 | 1987-12-05 | Fuji Electric Co Ltd | 計時装置 |
-
1991
- 1991-08-01 JP JP3215854A patent/JPH0534474A/ja active Pending
-
1992
- 1992-07-30 US US07/922,457 patent/US5357490A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05313776A (ja) * | 1992-05-07 | 1993-11-26 | Nec Corp | パルス発生回路 |
| US6187446B1 (en) | 1995-03-29 | 2001-02-13 | Pharmacia Biotech Ab | Carrier matrix for integrated microanalysis systems, method for the production thereof and use of the same |
| JP2016170066A (ja) * | 2015-03-13 | 2016-09-23 | 株式会社豊田中央研究所 | 時間計測回路及びそれを備える温度センサ回路 |
| US10037011B2 (en) | 2015-03-13 | 2018-07-31 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Time measuring circuit and temperature sensor circuit |
| JP2020204472A (ja) * | 2019-06-14 | 2020-12-24 | アズビル株式会社 | 時間計測装置および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5357490A (en) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040068971A (ko) | 광대역 주파수 범위에서 펄스 입력 신호의 주파수를 높은정확도로 결정하는 방법 | |
| JPH0534474A (ja) | 計測タイマ装置 | |
| JPH02165055A (ja) | 速度検出装置 | |
| US5511047A (en) | High resolution timer using low resolution counter | |
| JPH0447664Y2 (ja) | ||
| JPH04346069A (ja) | 速度信号生成回路 | |
| JP2518022Y2 (ja) | 最大パルス幅測定回路 | |
| KR910001846B1 (ko) | 가변 샘플링주기에 의한 모타의 회전속도 검출회로 및 그 방법 | |
| JP2000074962A (ja) | 周期計測装置および周期計測方法、並びに記録媒体 | |
| JP2604562B2 (ja) | パルス間隔計測装置 | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| JPS5831525B2 (ja) | Ａ−ｄ ヘンカンキニオケルヨミトリソクドイジヨウケンシユツホウシキ | |
| JP3223884B2 (ja) | デューティ比判定回路及びデューティ比判定方法 | |
| JPH0810881Y2 (ja) | Ｄａｔ用のエラーレートカウンタ | |
| JPH0721838B2 (ja) | 計測装置 | |
| JPH03212744A (ja) | 情報処理機器動作測定装置 | |
| JPH0395484A (ja) | 電子時計の歩度計測装置 | |
| JP2000059206A (ja) | パルス入力回路におけるパルスカウント方式 | |
| SU1702391A1 (ru) | Устройство дл формировани гистограммы случайных чисел | |
| SU1520589A1 (ru) | Устройство дл контрол нестабильности скорости вращени магнитного диска накопител | |
| SU1168957A1 (ru) | Устройство дл ввода информации | |
| JPS6016992Y2 (ja) | カウンタ制御回路 | |
| JPH11102298A (ja) | タイマ制御方法、その回路、およびそのプログラム記録 媒体 | |
| JPH0553616A (ja) | 半導体装置 | |
| JPH0527065B2 (ja) |