JP2020204472A - 時間計測装置および方法 - Google Patents

Abstract

【課題】対象期間の計測精度を高める。【解決手段】時間計算回路１７が、低速クロックカウンタ１３Ａおよび高速クロックカウンタ１３Ｂのカウント結果、すなわち低速カウント数Ｎおよび高速カウント数Ｍと、基準クロック数Ｍｓと、基準周期Ｔｓの時間長とに基づいて、対象期間Ｔｍの時間長を計算し、高速クロックＣＬＫＨの生成を開始してから複数個の基準周期Ｔｓ分に相当する周期変動期間Ｔｘ内に生成される高速クロックＣＬＫＨに関する、基準周期Ｔｓ当たりにおける高速クロックＣＬＫＨのクロック数を、基準クロック数Ｍｓとして用いる。【選択図】 図１

Description

本発明は、入力された対象期間の時間長を、低速クロックおよび高速クロックに基づいて計測する時間計測技術に関する。

超音波流量計では、トランスデューサ間で送受信した超音波パルスの伝搬時間に基づいて流体の流速を求めるため、伝搬時間を精度よく計測する時間計測技術が必要となる。
従来、このような時間計測技術の１つとして、低速クロックと高速クロックを組み合わせて高精度な計測を行う方式が提案されている（例えば、特許文献１など参照）。

前述の従来方式では、対象期間の計測開始時点が、低速クロックの基準周期に同期しているものとしているが、対象期間の時間長は任意に変化するため、対象期間の計測終了時点は、基準周期に対して非同期となる。このため、計測開始時点から、計測終了時点後に到来した基準周期と同期する計測経過時点までの概要期間を、低速クロックのクロック数（パルス数）で計測するとともに、計測終了時点から計測経過時点までの超過期間を、高速クロックのクロック数（パルス数）で計測し、これら概要期間と超過期間のカウント結果に基づき、対象期間の時間長を計算するようにしたものである。

特開２００７−０５１８９０号公報 特開２００８−０１４８０１号公報

リングオシレータなどの高周波タイプのクロック生成回路を用いた場合、高速クロックを生成する際に要する消費電力は、低速クロックに比較してかなり大きいため、超過期間でのみ高速クロックを生成すれば、高速クロックの生成に要する消費電力を抑制することができる。
一方、クロック生成回路は、クロックの生成開始時には周期が安定せず、周期が安定するまで一定の期間が必要となる。

図６は、高速クロックの周期変動を示すタイミングチャートである。図６には、低速クロックＣＬＫＬに同期して時刻ｔ０から高速クロックＣＬＫＨが生成開始されているが、時刻ｔ０から１基準周期経過した時刻ｔ１、さらには２基準周期分経過した時刻ｔ２でも、高速クロックＣＬＫＨの周期が安定していない例が示されている。

したがって、対象期間の計測終了時点、すなわち超過期間の開始時点で高速クロックの生成を開始した場合、超過期間の計測に用いられる高速クロックは、安定後の定常周期とは異なる周期となる。このため、定常周期を前提として高速クロックで超過期間ΔＴを計測した場合には、カウント結果に誤差が生じ、対象期間の計測精度の低下につながるという問題点があった。

本発明はこのような課題を解決するためのものであり、対象期間の計測精度を高めることができる時間計測技術を提供することを目的としている。

このような目的を達成するために、本発明にかかる時間計測装置は、一定の基準周期で低速クロックを生成する低速クロック生成回路と、前記低速クロックより高速の高速クロックを生成する高速クロック生成回路と、入力された対象期間の計測開始時点および計測終了時点に基づいて、前記低速クロックおよび前記高速クロックをカウントし、得られたカウント結果に基づいて前記対象期間の時間長を計測する計測処理回路とを備え、前記計測処理回路は、前記計測開始時点から、前記計測終了時点以降に到来した前記基準周期と同期する計測経過時点までの概要期間を、前記低速クロックでカウントする低速クロックカウンタと、前記計測終了時点から前記計測経過時点までの超過期間を、前記計測終了時点に生成を開始する前記高速クロック生成回路からの前記高速クロックでカウントする高速クロックカウンタと、前記基準周期当たりにおける前記高速クロックのクロック数を示す基準クロック数を記憶する記憶回路と、前記低速クロックカウンタおよび前記高速クロックカウンタのカウント結果と、前記基準クロック数と、前記基準周期の時間長とに基づいて、前記対象期間の時間長を計算する時間計算回路と、前記基準クロック数は、前記高速クロックの生成を開始してから複数個の前記基準周期分に相当する周期変動期間内に生成される前記高速クロックに関する、前記基準周期当たりにおける前記高速クロックのクロック数からなるものである。

また、本発明にかかる上記時間計測装置の一構成例は、前記時間計算回路が、前記低速クロックカウンタおよび前記高速クロックカウンタのカウント結果と前記基準クロック数とに基づいて、前記超過期間における前記低速クロックの数を計算し、得られた低速カウント数と前記基準周期の時間長とに基づいて、前記超過期間の時間長を計算し、前記概要期間の時間長から前記超過期間の時間長を減算することにより、前記対象期間の時間長を計算するようにしたものである。

また、本発明にかかる上記時間計測装置の一構成例は、前記計測処理回路が、前記高速クロック生成回路でのクロック生成開始時点から最初の基準周期分に相当する期間に生成される前記高速クロックのクロック数を示す第１の基準クロック数と、前記最初の基準周期に隣接する次の基準周期分に相当する期間に生成される前記高速クロックのクロック数を示す第２の基準クロック数とから、これら第１の基準クロック数と第２の基準クロック数との中間に位置するクロック数を、前記基準クロック数として計算する基準クロック計算回路をさらに含むものである。

また、本発明にかかる上記時間計測装置の一構成例は、前記計測処理回路が、前記高速クロック生成回路でのクロック生成開始時点から最初の基準周期分に相当する期間に生成される前記高速クロックのクロック数を、前記第１の基準クロック数として計測する第１の基準クロック計測回路と、前記最初の基準周期に後続する次の基準周期分に相当する期間に生成される前記高速クロックのクロック数を、前記第２の基準クロック数として計測する第２の基準クロック計測回路とをさらに含むものである。

また、本発明にかかる上記時間計測装置の一構成例は、前記基準クロック計算回路が、前記第１の基準クロック数および前記第２の基準クロック数をそれぞれの重みで積和演算することにより、前記基準クロック数を計算するようにしたものである。

また、本発明にかかる上記時間計測装置の一構成例は、前記基準クロック計算回路が、前記第１の基準クロック数をＭｓ１とし、前記第２の基準クロック数をＭｓ２とし、Ｍｓ１およびＭｓ２の重みをｗ１，ｗ２とした場合、前記基準クロック数Ｍｓを、次の式で計算するようにしたものである。

また、本発明にかかる上記時間計測装置の一構成例は、前記基準クロック計算回路が、前記第１の基準クロック数をＭｓ１とし、前記第２の基準クロック数をＭｓ２とし、Ｍｓ１とＭｓ２の差分の絶対値を｜Ｍｓ１−Ｍｓ２｜とし、０より大きく｜Ｍｓ１−Ｍｓ２｜より小さい値をｍとした場合、前記基準クロック数Ｍｓを、次の式で計算するようにしたものである。

また、本発明にかかる時間計測方法は、低速クロック生成回路、高速クロック生成回路、および計測処理回路を備え、入力された対象期間の時間長を計測する時間計測装置で用いられる時間計測方法であって、前記低速クロック生成回路が、一定の基準周期で低速クロックを生成する低速クロック生成ステップと、前記高速クロック生成回路が、前記低速クロックより高速の高速クロックを生成する高速クロック生成ステップと、前記計測処理回路が、前記対象期間の計測開始時点および計測終了時点に基づいて、前記低速クロックおよび前記高速クロックをカウントし、得られたカウント結果に基づいて前記対象期間の時間長を計測する計測処理ステップとを備え、前記計測処理ステップは、前記計測開始時点から、前記計測終了時点以降に到来した前記基準周期と同期する計測経過時点までの期間に、前記低速クロックをカウントする低速クロックカウントステップと、前記計測終了時点から前記計測経過時点までの期間に前記高速クロックをカウントする高速クロックカウントステップと、前記基準周期当たりにおける前記高速クロックのクロック数を示す基準クロック数を記憶する記憶ステップと、前記低速クロックカウントステップおよび前記高速クロックカウントステップのカウント結果と、前記基準クロック数と、前記基準周期の時間長とに基づいて、前記対象期間の時間長を計算する時間計算ステップとを含み、前記基準クロック数は、前記高速クロックの生成を開始してから複数個の前記基準周期分に相当する周期変動期間内に生成される前記高速クロックに関する、前記基準周期当たりにおける前記高速クロックのクロック数からなるものである。

本発明によれば、対象期間の計測終了時点、すなわち超過期間の開始時点において、高速クロック生成回路で高速クロックの生成を開始した場合でも、生成開始時における高速クロックの周期変動を考慮した基準クロック数が、超過期間の計測に用いられることになる。このため、高速クロックの周期が安定した定常周期を前提として高速クロックで超過期間を計測した場合と比較して、カウント結果の誤差を低減でき、結果として、対象期間の計測精度を高めることが可能となる。

図１は、時間計測装置の構成を示すブロック図である。 図２は、対象期間の計算過程を示すシーケンス図である。 図３は、第１の実施の形態にかかる対象期間の計算過程を示すブロック図である。 図４は、第１の実施の形態にかかる基準クロック数の計算過程を示すタイミングチャートである。 図５は、第２の実施の形態にかかる対象期間の計算過程を示すブロック図である。 図６は、高速クロックの周期変動を示すタイミングチャートである。

次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかる時間計測装置１０について説明する。図１は、時間計測装置の構成を示すブロック図である。
この時間計測装置１０は、例えば超音波流量計などのフィールド機器に搭載されて、入力された対象期間Ｔｍの時間長を、低速クロックＣＬＫＬおよび高速クロックＣＬＫＨに基づいて計測する装置である。

図１に示すように、時間計測装置１０は、主な回路部として、低速クロック生成回路１１Ａ、高速クロック生成回路１１Ｂ、および計測処理回路１２を備えている。

低速クロック生成回路１１Ａは、一定の基準周期Ｔｓで低速クロックＣＬＫＬを生成する回路部である。
高速クロック生成回路１１Ｂは、低速クロックＣＬＫＬより高速の高速クロックＣＬＫＨを生成する回路部である。
これら低速クロック生成回路１１Ａおよび高速クロック生成回路１１Ｂは、一般的なクロック生成回路からなる。特に、高い計測精度が求められ、高速クロックＣＬＫＨの周期を１００ｐｓ以下（１０ＧＨｚ以上）とするような場合には、例えばＮＯＴゲート回路をリング状に奇数個接続したリングオシレータなどの高周波タイプが用いられる。

計測処理回路１２は、入力されたスタートパルスＰｓｔａｒｔおよびストップパルスＰｓｔｏｐで特定される、対象期間Ｔｍの計測開始時点Ｔ１および計測終了時点Ｔ２に基づいて、低速クロックＣＬＫＬおよび高速クロックＣＬＫＨをカウントし、得られたカウント結果、すなわち低速カウント数（パルス数）Ｎおよび高速カウント数（パルス数）Ｍに基づいて、対象期間Ｔｍを計測する回路部である。

計測処理回路１２は、主な回路部として、低速クロックカウンタ１３Ａ、高速クロックカウンタ１３Ｂ、第１の基準クロック計測回路１４Ａ、第２の基準クロック計測回路１４Ｂ、基準クロック計算回路１５、記憶回路１６、および時間計算回路１７を備えている。以下では、測定処理回路１２が、複数の回路部で構成されている場合を例として説明するが、これに限定されるものでなく、ＣＰＵとプログラムとを協働させることにより、これら回路部の一部または全部を構成してもよい。

低速クロックカウンタ１３Ａは、計測開始時点Ｔ１から、計測終了時点Ｔ２以降に到来した基準周期Ｔｓと同期する計測経過時点Ｔ３までの概要期間Ｔを低速クロックＣＬＫＬでカウントし、カウント結果として低速カウント数Ｎを出力する回路部である。
高速クロックカウンタ１３Ｂは、計測終了時点Ｔ２から計測経過時点Ｔ３までの超過期間ΔＴを高速クロックＣＬＫＨをカウントし、カウント結果として高速カウント数Ｍを出力する回路部である。

第１の基準クロック計測回路１４Ａは、高速クロック生成回路１１Ｂでのクロック生成開始時点（ｔ０）から最初の基準周期Ｔｓ分に相当する期間Ｔｓ１に生成される高速クロックＣＬＫＨのクロック数を、第１の基準クロック数Ｍｓ１として計測（カウント）する回路部である。
第２の基準クロック計測回路１４Ｂは、最初の基準周期Ｔｓに後続する次の基準周期Ｔｓ分に相当する期間Ｔｓ２における高速クロックＣＬＫＨのクロック数を、第２の基準クロック数Ｍｓ２として計測（カウント）する回路部である。

基準クロック計算回路１５は、高速クロック生成回路１１Ｂにおいて、高速クロックＣＬＫＨの生成を開始してから複数個の基準周期Ｔｓ分に相当する一定の周期変動期間Ｔｘ内に生成される高速クロックＣＬＫＨに関する、基準周期Ｔｓ当たりにおける高速クロックＣＬＫＨのクロック数を、基準クロック数Ｍｓとして計算する回路部である。

具体的には、基準クロック計算回路１５は、計測終了時点Ｔ２、すなわち高速クロック生成回路１１Ｂでのクロック生成開始時点から最初の基準周期Ｔｓに相当する期間Ｔｓ１に生成される高速クロックＣＬＫＨのクロック数を示す第１の基準クロック数Ｍｓ１と、最初の基準周期Ｔｓに隣接する次の基準周期Ｔｓに相当する期間Ｔｓ２に生成される高速クロックＣＬＫＨのクロック数を示す第２の基準クロック数Ｍｓ２とを統計処理することにより、これら第１の基準クロック数Ｍｓ１と第２の基準クロック数Ｍｓ２との中間に位置するクロック数を、基準クロック数Ｍｓとして計算する機能を有している。基準クロック数Ｍｓの計算過程に関する詳細については後述する。

本実施の形態では、高速クロックＣＬＫＨのクロック生成開始時点ｔ０から基準周期Ｔｓで２周期分、すなわち期間Ｔｓ１と期間Ｔｓ２を周期変動期間Ｔｘとする場合を例として説明する。これにより、超音波流量計における対象期間Ｔｍを時間計測装置１０で計測する場合に生じうる、計測終了時点Ｔ２から計測経過時点Ｔ３までの概要期間Ｔが１基準周期Ｔｓ分だけずれる場合にも対応可能な基準クロック数Ｍｓを計算することができる。
なお、周期変動期間Ｔｘは基準周期Ｔｓで２周期分の時間長に限定されるものではなく、時間計測装置１０の計測対象となる対象期間Ｔｍの変動特性や、高速クロック生成回路１１Ｂの生成開始時における周期変動特性に応じて、基準周期Ｔｓで３周期分以上に相当する期間を周期変動期間Ｔｘとしてもよい。

記憶回路１６は、全体として半導体メモリやレジスタからなり、基準クロック計算回路１５で計算された、基準周期Ｔｓ当たりにおける高速クロックＣＬＫＨのクロック数を示す基準クロック数Ｍｓと、低速クロックＣＬＫＬの周期である基準周期Ｔｓの時間長とを記憶する回路部である。

時間計算回路１７は、低速クロックカウンタ１３Ａおよび高速クロックカウンタ１３Ｂのカウント結果である低速カウント数Ｎおよび高速カウント数Ｍと、記憶回路１６の基準クロック数Ｍｓおよび基準周期Ｔｓの時間長とに基づいて、対象期間Ｔｍの時間長を計算する回路部である。対象期間Ｔｍの計算過程に関する詳細については後述する。

［第１の実施の形態の動作］
次に、図２、図３、および図４を参照して、本実施の形態にかかる時間計測装置１０の動作について説明する。図２は、対象期間の計算過程を示すシーケンス図である。図３は、第１の実施の形態にかかる対象期間の計算過程を示すブロック図である。図４は、第１の実施の形態にかかる基準クロック数の計算過程を示すタイミングチャートである。

［対象期間の計算過程］
まず、本実施の形態にかかる対象期間Ｔｍの計算過程について説明する。
一般的な超音波流量計では、低速クロックＣＬＫＬの基準周期Ｔｓと同期して、スタートパルスＰｓｔａｒｔが生成され、このスタートパルスＰｓｔａｒｔに応じて、一方のトランスデューサから超音波パルスが一定数連続して送信される。この超音波パルスは、他方のトランスデューサで受信され、その受信波形がしきい値を超えた時点にストップパルスＰｓｔｏｐが生成される。

これらスタートパルスＰｓｔａｒｔからストップパルスＰｓｔｏｐまでの期間が、超音波パルスの伝搬時間に相当し、この伝搬時間に基づいて流体流量が計算される。
したがって、図２に示すように、時間計測装置１０は、入力信号であるスタートパルスＰｓｔａｒｔからストップパルスＰｓｔｏｐまでの期間を対象期間Ｔｍとして計測し、得られた計測時間値を出力する。以下では、対象期間Ｔｍ、概要期間Ｔ、超過期間ΔＴ、および基準周期Ｔｓの時間長を、それぞれＴｍ，Ｔ，ΔＴ，およびＴｓということもある。

低速クロック生成回路１１Ａは、常時、一定の基準周期Ｔｓで低速クロックＣＬＫＬを生成しているものとし、基準周期Ｔｓと対象期間Ｔｍの計測開始時点Ｔ１を示すスタートパルスＰｓｔａｒｔとは、同期しているものとする。一方、対象期間Ｔｍの時間長は任意に変化するため、対象期間Ｔｍの計測終了時点Ｔ２は、基準周期Ｔｓに対して非同期となる。このため、低速クロックカウンタ１３Ａは、計測開始時点Ｔ１から、計測終了時点Ｔ２後に到来した基準周期Ｔｓと同期する計測経過時点Ｔ３までの概要期間Ｔを、低速クロックＣＬＫＬで計測する。

また、計測処理回路１２からのイネーブル信号ＥＬに応じて、高速クロック生成回路１１Ｂは、計測終了時点Ｔ２から高速クロックＣＬＫＨの生成を開始し、高速クロックカウンタ１３Ｂは、計測終了時点Ｔ２から計測経過時点Ｔ３までの超過期間ΔＴを、高速クロックＣＬＫＨで計測する。
時間計算回路１７は、これら概要期間Ｔと超過期間ΔＴの計測結果に基づき、対象期間Ｔｍの時間長を計算する。

図２に示すように、対象期間Ｔｍの時間長は、概要期間Ｔから超過期間ΔＴを減算したＴｍ＝Ｔ−ΔＴで計算される。この際、概要期間Ｔは、低速クロックＣＬＫＬの基準周期Ｔｓの整数倍すなわち低速カウント数Ｎ倍で表される。一方、超過期間ΔＴは、高速クロックＣＬＫＨで計測されるため、高速クロックＣＬＫＨの周期の整数倍すなわち高速カウント数Ｍ倍で表される。このため、高速カウント数Ｍを基準周期Ｔｓの個数で表す際、基準周期Ｔｓ当たりの高速カウント数すなわち基準クロック数Ｍｓを用いれば、超過期間ΔＴに相当する超過低速カウント数ΔＮは、次の式（１）で求められる。

また、低速カウント数Ｎは低速クロックカウンタ１３Ａでカウントされ、高速カウント数Ｍは高速クロックカウンタ１３Ｂでカウントされる。したがって、記憶回路１６に基準クロック数Ｍｓと基準周期Ｔｓの時間長とを設定しておけば、対象期間Ｔｍの時間長は、時間計算回路１７により、次の式（２）で求められる。

［基準クロック数の計算過程］
次に、図２，図３および図４を参照して、基準クロック数Ｍｓの計算過程について説明する。 本実施の形態にかかる時間計測装置１０では、消費電力の削減を目的として、高速クロック生成回路１１Ｂを超過期間ΔＴに合わせて起動する。これは、高速クロック生成回路１１Ｂとして、リングオシレータなどの高周波タイプのクロック生成回路を用いた場合、消費電力が大きいためである。

このような高速クロック生成回路１１Ｂの場合、前述の図６に示したように、クロックの生成開始時には周期が安定せず、周期が安定するまで一定の期間が必要となる。したがって、対象期間Ｔｍの計測終了時点Ｔ２で高速クロックＣＬＫＨの生成を開始した場合、超過期間ΔＴの計測に用いられる高速クロックＣＬＫＨは、安定後の定常周期とは異なる周期となる。このため、定常周期を前提して超過期間ΔＴを計測した場合にはカウント結果に誤差が発生し、対象期間Ｔｍの計測精度の低下につながる。

このため、本実施の形態にかかる時間計測装置１０では、第１の基準クロック計測回路１４Ａ、第２の基準クロック計測回路１４Ｂ、および基準クロック計算回路１５を設け、高速クロック生成回路１１Ｂにおいて、高速クロックＣＬＫＨの生成を開始してから複数個の基準周期Ｔｓ分に相当する一定の周期変動期間Ｔｘ内、例えば２基準周期Ｔｓ内に生成される高速クロックＣＬＫＨに関する、基準周期Ｔｓ当たりにおける高速クロックＣＬＫＨのクロック数を、基準クロック数Ｍｓとして予め計算するようにしたものである。

この際、図３および図４に示すように、まず、第１の基準クロック計測回路１４Ａにおいて、計測終了時点Ｔ２、すなわち高速クロック生成回路１１Ｂでのクロック生成開始時点から最初の基準周期Ｔｓに相当する期間Ｔｓ１に生成される高速クロックＣＬＫＨのクロック数を示す第１の基準クロック数Ｍｓ１をカウントする。次に、第２の基準クロック計測回路１４Ｂにおいて、最初の基準周期Ｔｓに隣接する次の基準周期Ｔｓに相当する期間Ｔｓ２に生成される高速クロックＣＬＫＨのクロック数を示す第２の基準クロック数Ｍｓ２をカウントする。

この後、基準クロック計算回路１５において、第１の基準クロック数Ｍｓ１および第２の基準クロック数Ｍｓ２を、予め設定されているそれぞれの重みｗ１，ｗ２で積和演算することにより、基準クロック数Ｍｓを次の式（３）により計算する。但し、これら重みｗ１，ｗ２の関係は、ｗ１＋ｗ２＝１であるものとする。これにより、これら第１の基準クロック数Ｍｓ１と第２の基準クロック数Ｍｓ２との中間に位置するクロック数が、基準クロック数Ｍｓとして計算される。

図４には、基準クロック数Ｍｓの計算例が示されている。ここでは、計測経過時点Ｔ３が、計測終了時点Ｔ２から１／２基準周期Ｔｓ分だけ超過した時刻Ｔ３ａにあるケース、すなわち、超過期間ΔＴａが計測終了時点Ｔ２から時刻Ｔ３ａまでの期間であるケースＡと、計測経過時点Ｔ３が、計測終了時点Ｔ２から３／２基準周期Ｔｓ分だけ超過した時刻Ｔ３ｂにあるケース、すなわち、超過期間ΔＴｂが計測終了時点Ｔ２から時刻Ｔ３ｂまでの期間であるケースＢについて説明する。これらケースＡとケースＢは、超音波流量計において超音波パルスの伝搬時間を計測する上で、ケースＡからケースＢに切り替わる場合があり、これらケースＡ，Ｂの切替タイミングにおいて、計測結果が不連続とならないように配慮する必要がある。

図４に示すように、計測終了時点Ｔ２から高速クロックＣＬＫＨの生成を開始したものとし、計測終了時点Ｔ２から基準周期Ｔｓ１つ分の期間Ｔｓ１に、第１の基準クロック計測回路１４Ａで高速クロックＣＬＫＨをカウントして得られた第１の基準クロック数がＭｓ１＝６４であるものとする。一方、その次の基準周期Ｔｓ１つ分の期間Ｔｓ２に、第２の基準クロック計測回路１４Ｂで高速クロックＣＬＫＨをカウントして得られた第２の基準クロック数がＭｓ２＝３６であったものとする。

また、期間Ｔｓ１の前半および後半の各半周期に、高速クロックカウンタ１３Ｂで高速クロックＣＬＫＨをカウントして得られたカウント数が４０，２４であり、期間Ｔｓ２の前半および後半の各半周期に、高速クロックカウンタ１３Ｂで高速クロックＣＬＫＨをカウントして得られたカウント数が２０，１６であったものとする。

ここで、基準クロック数Ｍｓとして第１の基準クロック数Ｍｓ１＝６４を用いた場合、ケースＡの超過期間ΔＴａを低速クロックＣＬＫＬで換算して得られた超過低速カウント数ΔＮａは、ΔＮａ＝Ｍａ／Ｍｓ１＝４０／６４≒０．６２５となる。また、ケースＢの超過期間ΔＴｂを低速クロックＣＬＫＬで換算して得られた超過低速カウント数ΔＮｂは、ΔＮｂ＝Ｍｂ／Ｍｓ１＝８４／６４≒１．３１３となる。
一方、基準クロック数Ｍｓとして第２の基準クロック数Ｍｓ２＝３６を用いた場合、ケースＡの超過期間ΔＴａにおける超過低速カウント数ΔＮａは、ΔＮａ＝Ｍａ／Ｍｓ２＝４０／３６≒１．１１１となる。また、ケースＢの超過期間ΔＴｂにおける超過低速カウント数ΔＮｂは、ΔＮｂ＝Ｍｂ／Ｍｓ２＝８４／３６≒２．３３３となる。

したがって、これら第１の基準クロック数Ｍｓ１と第２の基準クロック数Ｍｓ２のいずれを用いた場合でも、ケースＡとケースＢとの間で超過低速カウント数ΔＮａ，ΔＮｂが不連続となり、結果として得られる対象期間Ｔｍの時間長も不連続となる。

一方、本実施の形態において、例えば、重みｗ１，ｗ２をそれぞれ８／２８，２０／２８とした場合、第１の基準クロック数Ｍｓ１＝６４、第２の基準クロック数Ｍｓ２＝３６であるから、基準クロック数Ｍｓは、Ｍｓ＝６４×８／２８＋３６×２０／２８＝４４となる。これにより、ケースＡの超過期間ΔＴａにおける超過低速カウント数ΔＮａは、ΔＮａ＝Ｍａ／Ｍｓ＝４０／４４≒０．９０９となる。また、ケースＢの超過期間ΔＴｂにおける超過低速カウント数ΔＮｂは、ΔＮｂ＝Ｍｂ／Ｍｓ＝８４／４４≒１．９０９となる。

したがって、本実施の形態にかかる基準クロック数Ｍｓ用いた場合、ケースＡとケースＢとの間で超過低速カウント数ΔＮａ，ΔＮｂが連続しており、結果として得られる対象期間Ｔｍの時間長も連続することになる。

［第１の実施の形態の効果］
このように、本実施の形態は、低速クロックカウンタ１３Ａが、計測開始時点Ｔ１から、計測終了時点Ｔ２以降に到来した基準周期Ｔｓと同期する計測経過時点Ｔ３までの概要期間Ｔを低速クロックＣＬＫＬでカウントし、高速クロックカウンタ１３Ｂが、計測終了時点Ｔ２から計測経過時点Ｔ３までの超過期間ΔＴを高速クロックＣＬＫＨでカウントし、時間計算回路１７が、低速クロックカウンタ１３Ａおよび高速クロックカウンタ１３Ｂのカウント結果、すなわち低速カウント数Ｎおよび高速カウント数Ｍと、基準クロック数Ｍｓと、基準周期Ｔｓの時間長とに基づいて、対象期間Ｔｍの時間長を計算し、高速クロックＣＬＫＨの生成を開始してから複数個の基準周期Ｔｓ分に相当する周期変動期間Ｔｘ内に生成される高速クロックＣＬＫＨに関する、基準周期Ｔｓ当たりにおける高速クロックＣＬＫＨのクロック数を、基準クロック数Ｍｓとして用いるようにしたものである。

具体的には、時間計算回路１７が、低速クロックカウンタ１３Ａおよび高速クロックカウンタ１３Ｂのカウント結果、すなわち低速カウント数Ｎおよび高速カウント数Ｍと、基準クロック数Ｍｓとに基づいて、対象期間Ｔｍにおける低速カウント数Ｎを計算し、得られた低速カウント数Ｎと基準周期Ｔｓの時間長とに基づいて、対象期間Ｔｍの時間長を計算するようにしたものである。

これにより、対象期間Ｔｍの計測終了時点Ｔ２、すなわち超過期間ΔＴの開始時点において、高速クロック生成回路１１Ｂで高速クロックＣＬＫＨの生成を開始した場合でも、生成開始時における高速クロックＣＬＫＨの周期変動を考慮した基準クロック数Ｍｓが、超過期間ΔＴの計測に用いられることになる。このため、高速クロックＣＬＫＨの周期が安定した定常周期を前提として高速クロックＣＬＫＨで超過期間ΔＴを計測した場合と比較して、カウント結果の誤差を低減でき、結果として、対象期間Ｔｍの計測精度を高めることが可能となる。

また、本実施の形態において、計測処理回路１２に基準クロック計算回路１５を設け、高速クロック生成回路１１Ｂでのクロック生成開始時点ｔ０から最初の基準周期Ｔｓ分に相当する期間Ｔｓ１に生成される高速クロックＣＬＫＨのクロック数を示す第１の基準クロック数Ｍｓ１と、最初の基準周期Ｔｓに隣接する次の基準周期Ｔｓ分に相当する期間Ｔｓ２に生成される高速クロックＣＬＫＨのクロック数を示す第２の基準クロック数Ｍｓ２とから、これら第１の基準クロック数Ｍｓ１と第２の基準クロック数Ｍｓ２との中間に位置するクロック数を、基準クロック数Ｍｓとして計算するようにしてもよい。

これにより、高速クロックＣＬＫＨの生成を開始してから複数個の基準周期Ｔｓ分に相当する周期変動期間Ｔｘ内に生成される高速クロックＣＬＫＨに関する、基準周期Ｔｓ当たりにおける高速クロックＣＬＫＨのクロック数を、基準クロック数Ｍｓとして容易に計算できる。また、時間計測装置１０で基準クロック数Ｍｓを計算できるため、基準クロック数Ｍｓを計算するための別個の操作を必要とせず、時間計測に必要なシステム構成を大幅に簡素化できる。

また、本実施の形態において、計測処理回路１２に第１の基準クロック計測回路１４Ａと第２の基準クロック計測回路１４Ｂとを設け、第１の基準クロック計測回路１４Ａが、高速クロック生成回路１１Ｂでのクロック生成開始時点ｔ０から最初の基準周期Ｔｓ分に相当する期間Ｔｓ１に生成される高速クロックＣＬＫＨのクロック数を、第１の基準クロック数Ｍｓ１として計測し、第２の基準クロック計測回路１４Ｂが、最初の基準周期Ｔｓに後続する次の基準周期Ｔｓ分に相当する期間Ｔｓ２に生成される高速クロックＣＬＫＨのクロック数を、第２の基準クロック数Ｍｓ２として計測するようにしてもよい。
これにより、極めて簡素な回路構成で、基準クロック計算回路１５における基準クロック数Ｍｓの計算に必要となる第１の基準クロック数Ｍｓ１と第２の基準クロック数Ｍｓ２を計測することができる。

また、本実施の形態において、基準クロック計算回路１５が、第１の基準クロック数Ｍｓ１および第２の基準クロック数Ｍｓ２をそれぞれの重みｗ１，ｗ２で積和演算することにより、基準クロック数Ｍｓを計算するようにしてもよい。
具体的には、基準クロック計算回路１５が、第１の基準クロック数をＭｓ１とし、第２の基準クロック数をＭｓ２とし、Ｍｓ１およびＭｓ２の重みをｗ１，ｗ２とした場合、基準クロック数Ｍｓを、前述した式（３）で計算するようにしてもよい。
これにより、極めて簡素な演算処理で基準クロック数Ｍｓを計算することができる。

［第２の実施の形態］
次に、本発明の第２の実施の形態にかかる時間計測装置１０について説明する。
第１の実施の形態では、基準クロック計算回路１５において基準クロック数Ｍｓを計算する際、第１の基準クロック数Ｍｓ１、第２の基準クロック数Ｍｓ２の重みをｗ１，ｗ２とし、前述の式（３）に示した積和演算により、基準クロック数Ｍｓを計算する場合を例として説明した。

本実施の形態では、基準クロック数Ｍｓの計算過程として、基準クロック計算回路１５が、第１の基準クロック数Ｍｓ１、第２の基準クロック数Ｍｓ２の差分を用いて基準クロック数Ｍｓを計算する場合について説明する。なお、本実施の形態にかかる時間計測装置１０のうち、基準クロック計算回路１５以外の構成、および、対象期間Ｔｍの計算過程については、第１の実施の形態と同様であり、ここでの詳細な説明は省略する。

［対象期間の計算過程］
図５を参照して、本実施の形態にかかる対象期間Ｔｍの計算過程について説明する。図５は、第２の実施の形態にかかる対象期間の計算過程を示すブロック図である。
本実施の形態において、基準クロック数Ｍｓの計算過程として、基準クロック計算回路１５は、第１の基準クロック数をＭｓ１とし、第２の基準クロック数をＭｓ２とし、Ｍｓ１とＭｓ２の差分の絶対値を｜Ｍｓ１−Ｍｓ２｜とし、０より大きく｜Ｍｓ１−Ｍｓ２｜より小さい値を係数ｍとした場合、基準クロック数Ｍｓを、次の式（４）で計算する。

［第２の実施の形態の効果］
このように本実施の形態は、基準クロック計算回路１５が、基準クロック計算回路１５は、第１の基準クロック数をＭｓ１とし、第２の基準クロック数をＭｓ２とし、Ｍｓ１とＭｓ２の差分の絶対値を｜Ｍｓ１−Ｍｓ２｜とし、０より大きく｜Ｍｓ１−Ｍｓ２｜より小さい値を係数ｍとした場合、基準クロック数Ｍｓを、前述した式（４）で計算するようにしたものである。

これにより、係数ｍを０＜ｍ＜｜Ｍｓ１−Ｍｓ２｜の範囲で調整するだけで、第１の基準クロック数Ｍｓ１と第２の基準クロック数Ｍｓ２との中間に位置するクロック数を、基準クロック数Ｍｓとして計算することができ、基準クロック数Ｍｓの計算処理負担を軽減できる。

［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。

１０…時間計測装置、１１Ａ…低速クロック生成回路、１１Ｂ…高速クロック生成回路、１２…計測処理回路、１３Ａ…低速クロックカウンタ、１３Ｂ…高速クロックカウンタ、１４Ａ…第１の基準クロック計測回路、１４Ｂ…第２の基準クロック計測回路、１５…基準クロック計算回路、１６…記憶回路、１７…時間計算回路、ＣＬＫＬ…低速クロック、ＣＬＫＨ…高速クロック、Ｐｓｔａｒｔ…スタートパルス、Ｐｓｔｏｐ…ストップパルス、Ｎ…低速カウント数、Ｍ…高速カウント数、Ｍｓ１…第１の基準クロック数、Ｍｓ２…第２の基準クロック数、Ｍｓ…基準クロック数、ｗ１，ｗ２…重み、ｍ…係数、Ｔｓ…基準周期、Ｔ…概要期間、Ｔｍ…対象期間、Ｔ１…計測開始時点、Ｔ２…計測終了時点、Ｔ３…計測経過時点、ΔＴ，ΔＴａ，ΔＴｂ…超過期間、ΔＮ，ΔＮａ，ΔＮｂ…超過低速カウント数、Ｔｘ…周期変動期間、Ｔｓ１，Ｔｓ２…期間。

Claims (8)

1. 一定の基準周期で低速クロックを生成する低速クロック生成回路と、
   前記低速クロックより高速の高速クロックを生成する高速クロック生成回路と、
   入力された対象期間の計測開始時点および計測終了時点に基づいて、前記低速クロックおよび前記高速クロックをカウントし、得られたカウント結果に基づいて前記対象期間の時間長を計測する計測処理回路とを備え、
   前記計測処理回路は、
   前記計測開始時点から、前記計測終了時点以降に到来した前記基準周期と同期する計測経過時点までの概要期間を、前記低速クロックでカウントする低速クロックカウンタと、
   前記計測終了時点から前記計測経過時点までの超過期間を、前記計測終了時点に生成を開始する前記高速クロック生成回路からの前記高速クロックでカウントする高速クロックカウンタと、
   前記基準周期当たりにおける前記高速クロックのクロック数を示す基準クロック数を記憶する記憶回路と、
   前記低速クロックカウンタおよび前記高速クロックカウンタのカウント結果と、前記基準クロック数と、前記基準周期の時間長とに基づいて、前記対象期間の時間長を計算する時間計算回路と、
   前記基準クロック数は、前記高速クロックの生成を開始してから複数個の前記基準周期分に相当する周期変動期間内に生成される前記高速クロックに関する、前記基準周期当たりにおける前記高速クロックのクロック数からなる
   ことを特徴とする時間計測装置。
2. 請求項１に記載の時間計測装置において、
   前記時間計算回路は、前記低速クロックカウンタおよび前記高速クロックカウンタのカウント結果と前記基準クロック数とに基づいて、前記超過期間における前記低速クロックの数を計算し、得られた低速カウント数と前記基準周期の時間長とに基づいて、前記超過期間の時間長を計算し、前記概要期間の時間長から前記超過期間の時間長を減算することにより、前記対象期間の時間長を計算することを特徴とする時間計測装置。
3. 請求項１または請求項２に記載の時間計測装置において、
   前記計測処理回路は、前記高速クロック生成回路でのクロック生成開始時点から最初の基準周期分に相当する期間に生成される前記高速クロックのクロック数を示す第１の基準クロック数と、前記最初の基準周期に隣接する次の基準周期分に相当する期間に生成される前記高速クロックのクロック数を示す第２の基準クロック数とから、これら第１の基準クロック数と第２の基準クロック数との中間に位置するクロック数を、前記基準クロック数として計算する基準クロック計算回路をさらに含むことを特徴とする時間計測装置。
4. 請求項３に記載の時間計測装置において、
   前記計測処理回路は、
   前記高速クロック生成回路でのクロック生成開始時点から最初の基準周期分に相当する期間に生成される前記高速クロックのクロック数を、前記第１の基準クロック数として計測する第１の基準クロック計測回路と、
   前記最初の基準周期に後続する次の基準周期分に相当する期間に生成される前記高速クロックのクロック数を、前記第２の基準クロック数として計測する第２の基準クロック計測回路とをさらに含む
   ことを特徴とする時間計測装置。
5. 請求項３または請求項４に記載の時間計測装置において、
   前記基準クロック計算回路は、前記第１の基準クロック数および前記第２の基準クロック数をそれぞれの重みで積和演算することにより、前記基準クロック数を計算することを特徴とする時間計測装置。
6. 請求項３または請求項４に記載の時間計測装置において、
   前記基準クロック計算回路は、前記第１の基準クロック数をＭｓ１とし、前記第２の基準クロック数をＭｓ２とし、Ｍｓ１およびＭｓ２の重みをｗ１，ｗ２とした場合、前記基準クロック数Ｍｓを、次の式で計算することを特徴とする時間計測装置。
   
7. 請求項３または請求項４に記載の時間計測装置において、
   前記基準クロック計算回路は、前記第１の基準クロック数をＭｓ１とし、前記第２の基準クロック数をＭｓ２とし、Ｍｓ１とＭｓ２の差分の絶対値を｜Ｍｓ１−Ｍｓ２｜とし、０より大きく｜Ｍｓ１−Ｍｓ２｜より小さい値をｍとした場合、前記基準クロック数Ｍｓを、次の式で計算することを特徴とする時間計測装置。
   
8. 低速クロック生成回路、高速クロック生成回路、および計測処理回路を備え、入力された対象期間の時間長を計測する時間計測装置で用いられる時間計測方法であって、
   前記低速クロック生成回路が、一定の基準周期で低速クロックを生成する低速クロック生成ステップと、
   前記高速クロック生成回路が、前記低速クロックより高速の高速クロックを生成する高速クロック生成ステップと、
   前記計測処理回路が、前記対象期間の計測開始時点および計測終了時点に基づいて、前記低速クロックおよび前記高速クロックをカウントし、得られたカウント結果に基づいて前記対象期間の時間長を計測する計測処理ステップとを備え、
   前記計測処理ステップは、
   前記計測開始時点から、前記計測終了時点以降に到来した前記基準周期と同期する計測経過時点までの期間に、前記低速クロックをカウントする低速クロックカウントステップと、
   前記計測終了時点から前記計測経過時点までの期間に前記高速クロックをカウントする高速クロックカウントステップと、
   前記基準周期当たりにおける前記高速クロックのクロック数を示す基準クロック数を記憶する記憶ステップと、
   前記低速クロックカウントステップおよび前記高速クロックカウントステップのカウント結果と、前記基準クロック数と、前記基準周期の時間長とに基づいて、前記対象期間の時間長を計算する時間計算ステップとを含み、
   前記基準クロック数は、前記高速クロックの生成を開始してから複数個の前記基準周期分に相当する周期変動期間内に生成される前記高速クロックに関する、前記基準周期当たりにおける前記高速クロックのクロック数からなる
   ことを特徴とする時間計測方法。