JP5787096B2

JP5787096B2 - 物理量測定装置、物理量測定方法

Info

Publication number: JP5787096B2
Application number: JP2012138887A
Authority: JP
Inventors: 晋一佐々木
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2012-06-20
Filing date: 2012-06-20
Publication date: 2015-09-30
Anticipated expiration: 2032-06-20
Also published as: EP2677325A2; US20130346022A1; CN103513103A; JP2014002105A

Description

本発明は、連続パルスの入力信号の間隔をクロックでカウントすることにより、入力信号の周波数やパルス間隔等の物理量を測定するパルス数カウント技術に関する。

連続パルスの入力信号の周波数を測定する場合、図９に示すように、測定時間Ｔの間に含まれる入力信号の周期数Ｌを計数し、Ｌ／Ｔ［Ｈｚ］を演算することで周波数を求めることができる。

所定のクロックで動作するディジタル測定器を用いた実際の測定においては、図１０に示すように、入力信号を動作クロックで測定時間Ｔの間サンプリングして、入力信号の周期数Ｌと動作クロックの周期数Ｍとを計数する。動作クロックの周期τは既知であり、測定時間Ｔは、Ｔ＝Ｍ×τとなるから、入力信号の周波数ｆは、ｆ＝Ｌ／（Ｍ×τ）により算出される。

しかしながら、一般に、入力信号は動作クロックと非同期で変動するため、入力信号の周期数Ｌに対応する測定時間Ｔと、測定結果Ｔｓとの間に誤差が生じる。具体的には、入力信号の最初の立ち上がりから動作クロックで検出されるまでの時間ｄ１が測定結果Ｔｓに含まれず、入力信号のＬ周期目の終了時から測定結果Ｔｓの終了時までの時間ｄ２が余分に計測される。なお、本明細書では、立ち上がりエッジを検出対象のエッジとするが、立ち下がりエッジを検出対象のエッジとしてもよい。

特開２００４−１９８３９３号公報

高精度で周波数を測定するためには、この誤差を小さくすることが必要である。そこで、図１１に示すように、動作クロックよりも速い高速クロックを用いて入力信号をサンプリングすることで測定結果Ｔｓに含まれる誤差を小さくすることができる。

しかしながら、高速クロックを使用して測定時間Ｔを計測すると、高速クロックの周期数をカウントするためのカウンタのビット数が増加し、回路規模が増大してしまう。また、高速クロックで測定動作を行なうと、消費電力が増大する。２線式伝送器等のように測定器によっては、電力供給に制約がある場合もあるため、消費電力は少ない方が好ましい。

消費電力を抑えつつ、高精度で計測するために、特許文献１には、時間幅拡大回路を用いて、動作クロック周期時間未満の端数時間である時間ｄ１、時間ｄ２を伸張し、伸張した端数時間を動作クロックでカウントすることが開示されている。

しかし、時間幅拡大回路を測定器に搭載することにより、測定器のコストが上昇するとともに、測定誤差要因が加わることになる。また、時間幅を拡大して動作クロックでカウントしているため、測定に時間がかかるという問題もある。

そこで、本発明は、連続パルスの入力信号をクロックでカウントする際に、消費電力を増大させることなく、精度を向上させることを目的とする。

上記課題を解決するため、本発明の第１の態様である物理量測定装置は、連続パルスの入力信号を受け付ける信号入力部と、第１クロックを生成する第１クロック生成部と、前記第１クロックより高速の第２クロックを生成する第２クロック生成部と、設定された間隔でゲート時間信号を出力するゲート時間生成部と、連続するゲート時間信号について、それぞれのゲート時間信号後に最初に検出される前記入力信号の検出対象エッジで定められる測定時間内の前記第１クロックの検出対象エッジ数をカウントする低分解能カウンタと、前記ゲート時間信号を検出後、少なくとも前記低分解能カウンタのカウント開始まで前記第２クロックをゲーテッドクロックとして出力する第２クロック生成制御部と、前記入力信号の検出対象エッジを前記ゲーテッドクロックで検出後、前記低分解能カウンタのカウント開始まで、前記ゲーテッドクロックの検出対象エッジ数をカウントする高分解能カウンタと、を備えたことを特徴とする。
ここで、前記低分解能カウンタの値と、前記高分解能カウンタの値と、次に取得された前記高分解能カウンタの値と、前記第１クロックの周期と、前記第２クロックの周期とに基づいて、前記測定時間を算出する演算部をさらに備えることができる。
また、前記測定時間内の前記入力信号の検出対象エッジ数をカウントする入力信号パルス数カウンタをさらに備え、前記演算部は、前記測定時間と、前記入力信号パルス数カウンタの値とに基づいて、前記入力信号の周波数を算出するようにしてもよい。
また、前記第２クロック生成制御部は、前記ゲーテッドクロックの連続出力個数が所定値を超えると、前記低分解能カウンタのカウント開始前であっても、前記ゲーテッドクロックの出力を停止するようにしてもよい。
上記課題を解決するため、本発明の第２の態様である物理量測定方法は、第１クロックと、前記第１クロックより高速の第２クロックとを用いた、連続パルス入力信号の物理量測定方法であって、設定された間隔でゲート時間信号を出力するゲート時間生成ステップと、連続するゲート時間信号について、それぞれのゲート時間信号後に最初に検出される入力信号の検出対象エッジで定められる測定時間内の前記第１クロックの検出対象エッジ数をカウントする低分解能カウントステップと、前記ゲート時間信号を検出後、少なくとも前記低分解能カウンタのカウント開始まで前記第２クロックをゲーテッドクロックとして出力する第２クロック生成制御ステップと、前記入力信号の検出対象エッジを前記ゲーテッドクロックで検出後、前記低分解能カウンタのカウント開始まで、前記ゲーテッドクロックの検出対象エッジ数をカウントする高分解能カウントステップと、を有することを特徴とする。

本発明によれば、連続パルスの入力信号をクロックでカウントする際に、消費電力を増大させることなく、精度を向上させることができる。

本実施形態に係る周波数測定装置の構成を示すブロック図である。ゲート時間と測定時間との関係を説明するタイミング図である。入力信号を低分解能クロックで同期化し、低クロック同期化信号を生成する様子を示すタイミング図である。ゲーテッドクロックの生成と高クロック同期化信号の生成を説明するタイミング図である。本実施形態の高分解能カウント動作を説明するフローチャートである。本実施形態の低分解能カウント動作および入力信号パルス数カウントを説明するフローチャートである。本実施形態の周波数測定装置のカウント動作例を示すタイミング図である。本実施形態に係る周波数測定装置の別構成を示すブロック図である。連続パルスの入力信号の周波数測定を説明する図である。動作クロックでサンプリング動作を行なう場合を説明する図である。高速クロックでサンプリング動作を行なう場合を説明する図である。

本発明の実施の形態について図面を参照して説明する。本実施形態は、本発明を周波数測定装置に適用した場合について説明する。ただし、本発明は、周波数測定装置に限られず、連続パルスの入力信号のパルス間隔を動作クロックでカウントする構成を有する物理量測定装置全般に適用することができる。このような物理量測定装置には、パルス数カウント装置、パルス間隔測定装置等が含まれる。

図１は、本実施形態に係る周波数測定装置の構成を示すブロック図である。本図に示すように、周波数測定装置１００は、信号入力部１１０、ゲート時間設定部１２０、ゲート時間生成部１２２、低分解能クロック生成部１３０、低分解能クロック同期化部１３２、高分解能クロック生成部１４０、高分解能クロック生成制御部１４２、高分解能クロック同期化部１４４、入力信号パルス数カウンタ１５０、低分解能カウンタ１５２、高分解能カウンタ１５４、演算部１６０を備えている。

信号入力部１１０は、周波数測定対象である連続パルスを受け付ける。連続パルスは、例えば、振動式圧力センサのセンサ部等において生成される。受け付けた信号は入力信号として、低分解能クロック同期化部１３２、高分解能クロック同期化部１４４に入力される。

低分解能クロック生成部１３０は、動作クロックとして用いる低分解能クロックを生成する。低分解能クロックは、ゲート時間生成部１２２、低分解能クロック同期化部１３２、高分解能クロック生成制御部１４２、入力信号パルス数カウンタ１５０、低分解能カウンタ１５２、高分解能カウンタ１５４に入力される。

高分解能クロック生成部１４０は、低分解能クロックよりも高分解能の高分解能クロックを生成する。高分解能クロックは、高分解能クロック生成制御部１４２に入力される。

なお、高分解能クロックの速度は、低分解能クロックの速度の整数倍であり、低分解クロックの立ち上がりタイミングが高分解能クロックの立ち上がりタイミングと一致するように、両クロックが同期しているのもとする。また、低分解能クロック、高分解能クロックとも周波数が既知であり、測定中は常時生成されるものとする。

ゲート時間設定部１２０は、測定時間Ｔの基準となるゲート時間の設定を受け付け、ゲート時間生成部１２２に出力する。ゲート時間は、測定時間Ｔの基準となる時間であり、ユーザが任意に設定することができる。図２に示すように、ゲート時間がｔ１〜ｔ２であった場合、ｔ１後、入力信号の最初の立ち上がりタイミングｔＡから、ｔ２後、入力信号の最初の立ち上がりタイミングｔＢまでの時間が測定時間Ｔとなる。

ゲート時間生成部１２２は、低分解能クロックに同期し、設定されたゲート時間の間隔でゲート時間信号を生成する。連続的に測定を行なうため、ゲート時間信号は、ゲート時間毎に繰り返し生成する。ゲート時間信号は、高分解能クロック生成制御部１４２、入力信号パルス数カウンタ１５０、低分解能カウンタ１５２、高分解能カウンタ１５４に入力される。

低分解能クロック同期化部１３２は、図３に示すように、入力信号を低分解能クロックで同期化し、低クロック同期化信号を生成する。低クロック同期化信号は、高分解能クロック生成制御部１４２、入力信号パルス数カウンタ１５０、低分解能カウンタ１５２、高分解能カウンタ１５４に入力される。

高分解能クロック生成制御部１４２は、図４に示すように、ゲート時間信号（ｔ１）を低分解能クロックで検出すると（ｔ２）、高分解能クロックをゲーテッドクロックとして出力する（ｔ３）。ゲーテッドクロックは、高分解能クロック同期化部１４４、高分解能カウンタ１５４に入力される。そして、ゲーテッドクロックの出力後、低クロック同期化信号の立ち上がりエッジ（ｔ４）を低分解能クロックで検出する（ｔ５）と、ゲーテッドクロックの出力を停止する（ｔ６）。

この結果、高分解能クロックであるゲーテッドクロックは、ゲート時間信号の検出時のみに後段に出力されることになる。このため、高分解能クロックで動作する時間を減らすことができ、高分解能クロックを用いた高精度の測定を可能とするとともに、消費電力の増大を避けることができる。

高分解能クロック同期化部１４４は、入力信号をゲーテッドクロックで同期化し、高クロック同期化信号を生成する。このため、高クロック同期化信号は、ゲーテッドクロックが出力されている期間のみ入力信号に同期することになる。（図４のｔ３〜ｔ６を参照。ｔ３以前は前回のゲーテッドクロックの同期状態を維持する）。高クロック同期化信号は、高分解能カウンタ１５４に入力される。

入力信号パルス数カウンタ１５０は、低分解能クロックに同期し、ゲート時間信号のアサートから、次のアサートまでの間の低クロック同期化信号の立ち上がりエッジ数をカウントする。入力信号パルス数カウンタ１５０のカウント値は、図２に示したゲート時間に対応する測定時間Ｔに含まれる入力信号の周期数Ｌに相当し、入力信号パルスカウント値として演算部１６０に入力される。

低分解能カウンタ１５２は、低分解能クロックに同期し、ゲート時間信号のアサート後の最初の低クロック同期信号の立ち上がりエッジから、次のゲート時間信号のアサート後の最初の低クロック同期信号の立ち上がりエッジまでの低分解能クロックの立ち上がりエッジ数をカウントする。低分解能カウンタ１５２のカウント値は、ゲート時間に対応する測定時間Ｔに含まれる低分解能クロックの個数（図９におけるＭ）に相当し、低分解能カウント値として演算部１６０に入力される。

高分解能カウンタ１５４は、ゲート時間信号のアサート後の最初の高クロック同期信号の立ち上がりエッジをゲーテッドクロックで検出してから、最初の低クロック同期信号の立ち上がりエッジを低分解能クロックで検出するまでの、ゲーテッドクロックの立ち上がりエッジ数をカウントする。高分解能カウンタ１５４のカウント値は、図１０における端数時間ｄ１に近似し、高分解能カウント値として演算部１６０に入力される。なお、次のゲート時間の際に取得される高分解能カウント値が、図１０における端数時間ｄ２に近似することになる。

演算部１６０は、入力信号パルスカウント値、低分解能カウント値、低分解能カウント値に基づいて、測定時間Ｔを算出し、測定時間Ｔに基づいて入力信号の周波数を算出する。具体的な算出方法について後述する。

次に、本実施形態の周波数測定装置１００のパルス数カウント動作について説明する。ゲート時間で定められる測定は、複数回繰り返され、測定回数をＮで表わすものとする。また、測定回数Ｎにおける入力信号パルスカウント値、低分解能カウント値、高分解能カウント値を、それぞれ、入力信号パルスカウント値（Ｎ）、低分解能カウント値（Ｎ）、高分解能カウント値（Ｎ）と表わすものとする。

まず、高分解能カウント動作について図５のフローチャートを参照して説明する。測定回数Ｎを１に初期化し（Ｓ１０１）、高分解能クロック生成制御部１４２が、ゲート時間信号を検出すると（Ｓ１０２：Ｙｅｓ）、ゲーテッドクロックの出力を開始する（Ｓ１０３）。

入力信号は、高分解能クロック同期化部１４４によりゲーテッドクロックで同期化され、高分解能カウンタ１５４が、高クロック同期化信号の立ち上がりエッジを検出すると（Ｓ１０４：Ｙｅｓ）、ゲーテッドクロックの立ち上がりエッジ数をカウントする（Ｓ１０５）。

ゲーテッドクロックのカウントは、低クロック同期化信号の立ち上がりエッジを低分解能クロックで検出するまで行ない、低クロック同期化信号の立ち上がりエッジを低分解能クロックで検出すると（Ｓ１０６：Ｙｅｓ）、高分解能カウンタ１５４はカウントを停止する（Ｓ１０７）。これにより、測定回数Ｎ＝１における高分解能カウント値（１）が取得される。

また、高分解能クロック生成制御部１４２は、高分解能カウンタ１５４のカウント停止後に、ゲーテッドクロックの出力を停止する（Ｓ１０８）。これにより、次のゲート時間信号まで、ゲーテッドクロックに基づく測定動作は行なわれないため、高分解能クロックを用いることによる消費電力の増大を防ぐことができる。

そして、Ｎ＝Ｎ＋１として（Ｓ１１０）、２回目以降の高分解能カウント値（Ｎ）の取得を、測定が終了するまで繰り返す（Ｓ１０９）。

次に、低分解能カウント動作および入力信号パルス数カウント動作について図６のフローチャートを参照して説明する。測定回数Ｎを１に初期化し（Ｓ２０１）、ゲート時間信号検出後、低クロック同期化信号の最初の立ち上がりエッジを低分解能クロックで検出すると（Ｓ２０２：Ｙｅｓ）、低分解能カウンタ１５２が低分解能クロックの立ち上がりエッジ数をカウントし（Ｓ２０３）、入力信号パルス数カウンタ１５０が、低クロック同期化信号の立ち上がりエッジ数をカウントする（Ｓ２０４）。

両カウントは、次のゲート時間信号検出後、低クロック同期化信号の最初の立ち上がりエッジを低分解能クロックで検出するまで行ない、次のゲート時間信号検出後、低クロック同期化信号の最初の立ち上がりエッジを低分解能クロックで検出すると（Ｓ２０５：Ｙｅｓ）、両カウントを停止する。これにより、測定回数Ｎ＝１における低分解能カウント値（１）および入力信号パルスカウント値（１）が取得される（Ｓ２０６）。

そして、Ｎ＝Ｎ＋１として（Ｓ２０８）、２回目以降の低分解能カウント値（Ｎ）および入力信号パルスカウント値（Ｎ）の取得を、測定が終了するまで繰り返す（Ｓ２０８）。それぞれのカウントは連続して行なうため、取得されたカウント値（Ｎ）は、即座に退避させるか、それぞれ複数個のカウンタを用いるようにする。

演算部１６０は、上述の手順によって取得された高分解能カウント値、低分解能カウント値に基づいて、測定時間Ｔを算出する。Ｎ回目の測定に係る測定時間Ｔ（Ｎ）は、低分解能クロックの周期をτＬ、高分解能クロックの周期をτＨとして、以下の式に基づいて算出することができる。なお、以下の式は、図１０における測定時間Ｔ＝測定結果Ｔｓ＋ｄ１−ｄ２に相当する。
測定時間Ｔ（Ｎ）＝低分解能カウント値（Ｎ）×τＬ＋高分解能カウント値（Ｎ）×τＨ−高分解能カウント値（Ｎ＋１）×τＨ
すなわち、測定時間Ｔ（Ｎ）を算出するにあたり、Ｎ回目の高分解能カウント値（Ｎ）とＮ＋１回目の高分解能カウント値（Ｎ＋１）とを用いることになる。

また、演算部は、算出された測定時間Ｔ（Ｎ）と上述の手順によって取得された入力信号パルスカウント値（Ｎ）とに基づいて、以下の式により入力信号の周波数ｆ（Ｎ）を算出する。
周波数ｆ（Ｎ）＝入力信号パルスカウント値（Ｎ）／測定時間Ｔ（Ｎ）
図７は、上述の手順で行なわれる周波数測定装置１００のカウント動作例を示すタイミング図である。本図の例では、タイミングｔ１においてゲート時間信号が発生し、これを低分解能クロックで検出してゲーテッドクロックの出力が開始される。

タイミングｔ２において入力信号の立ち上がりエッジが発生し、ゲーテッドクロックで同期して測定回数Ｎの高分解能カウントが開始される。その後、低分解能クロックでも同期し、低クロック同期化信号の立ち上がりエッジがタイミングｔＢで検出されると、高分解能カウントを停止するとともにゲーテッドクロックの出力が停止される。同時に、測定回数Ｎの低分解能カウントと入力信号パルスカウントとが開始される。

タイミングｔ３において、次のゲート時間信号が発生した後、タイミングｔ４において入力信号の立ち上がりエッジが発生して、低クロック同期化信号の立ち上がりエッジがタイミングｔＣで検出されると、測定回数Ｎの低分解能カウントと入力信号パルスカウントを停止し、測定回数Ｎ＋１のカウントを開始する。

また、タイミングｔ３における次のゲート時間信号により、ゲーテッドクロックの出力が再開する。その後、タイミングｔ４における入力信号の立ち上がりエッジにより、測定回数Ｎ＋１の高分解能カウントを開始し、タイミングｔＣで測定回数Ｎ＋１の高分解能カウントを停止する。

次に、周波数測定装置１００の別構成について図８を参照して説明する。例えば、振動式圧力センサからのセンサ信号を入力信号とした場合、振動停止などの異常状態になったとき、ゲート時間信号の後、低クロック同期化信号が検出されずに、ゲーテッドクロックが出力されたままになり、消費電力が増大してしまうおそれがある。

そこで、本図に示す周波数測定装置１０１は、周波数異常を検出すると、ゲーテッドクロックを停止することで消費電力の増加を防ぐための構成を追加している。具体的には、上述の周波数測定装置１００に振動停止時間設定部１７０と周波数異常検出部１７２とを付加している。また、高分解能クロック生成制御部１７３に、上述の高分解能クロック生成制御部１４２の機能に加え、周波数異常検出信号が入力されると、ゲーテッドクロックの出力を停止させる機能を追加している。

振動停止時間設定部１７０は、周波数異常と判定するゲーテッドクロックのカウント値の設定を受け付ける。ゲーテッドクロックは、ゲート時間信号検出後、低クロック同期化信号の立ち上がりエッジまで出力されるが、周波数異常が発生すると立ち上がりエッジが検出されないので、入力信号の下限周波数時におけるゲーテッドクロックの最大個数を見積もって設定することで、周波数異常を判定することができる。

周波数異常検出部１７２は、カウンタを備えており、ゲート時間信号検出後、ゲーテッドクロックの数をカウントする。このカウント値が、高クロック同期信号の立ち上がりエッジ（あるいは、低クロック同期化信号の立ち上がりエッジ）を検出する前に振動停止時間設定値を超えると、周波数異常が発生したと判定し、周波数異常検出信号を出力する。

周波数異常検出信号は、高分解能クロック生成制御部１７３に入力され、ゲーテッドクロックの出力が停止される。これにより、消費電力の増大を防ぐことができる。また、周波数異常検出信号は、割込信号として、図示しないＣＰＵに通知することが望ましい。なお、周波数異常検出部１７２の機能を高分解能クロック生成制御部１７３に内蔵させるようにしてもよい。

１００…周波数測定装置、１０１…周波数測定装置、１１０…信号入力部、１２０…ゲート時間設定部、１２２…ゲート時間生成部、１３０…低分解能クロック生成部、１３２…低分解能クロック同期化部、１４０…高分解能クロック生成部、１４２…高分解能クロック生成制御部、１４４…高分解能クロック同期化部、１５０…入力信号パルス数カウンタ、１５２…低分解能カウンタ、１５４…高分解能カウンタ、１６０…演算部、１７０…振動停止時間設定部、１７２…周波数異常検出部、１７３…高分解能クロック生成制御部

Claims

連続パルスの入力信号を受け付ける信号入力部と、
第１クロックを生成する第１クロック生成部と、
前記第１クロックより高速の第２クロックを生成する第２クロック生成部と、
設定された間隔でゲート時間信号を出力するゲート時間生成部と、
連続するゲート時間信号について、それぞれのゲート時間信号後に最初に検出される前記入力信号の検出対象エッジで定められる測定時間内の前記第１クロックの検出対象エッジ数をカウントする低分解能カウンタと、
前記ゲート時間信号を検出後、少なくとも前記低分解能カウンタのカウント開始まで前記第２クロックをゲーテッドクロックとして出力し、次のゲート時間信号の検出まで前記ゲーテッドクロックの出力を停止する第２クロック生成制御部と、
前記入力信号の検出対象エッジを前記ゲーテッドクロックで検出後、前記低分解能カウンタのカウント開始まで、前記ゲーテッドクロックの検出対象エッジ数をカウントする高分解能カウンタと、
を備えたことを特徴とする物理量測定装置。
前記低分解能カウンタの値と、前記高分解能カウンタの値と、次に取得された前記高分解能カウンタの値と、前記第１クロックの周期と、前記第２クロックの周期とに基づいて、前記測定時間を算出する演算部をさらに備えたことを特徴とする請求項１に記載の物理用測定装置。
前記測定時間内の前記入力信号の検出対象エッジ数をカウントする入力信号パルス数カウンタをさらに備え、
前記演算部は、前記測定時間と、前記入力信号パルス数カウンタの値とに基づいて、前記入力信号の周波数を算出することを特徴とする請求項２に記載の物理量測定装置。
前記第２クロック生成制御部は、前記ゲーテッドクロックの連続出力個数が所定値を超えると、前記低分解能カウンタのカウント開始前であっても、前記ゲーテッドクロックの出力を停止することを特徴とする請求項１〜３のいずれか１項に記載の物理量測定装置。
第１クロックと、前記第１クロックより高速の第２クロックとを用いた、連続パルス入力信号の物理量測定方法であって、
設定された間隔でゲート時間信号を出力するゲート時間生成ステップと、
連続するゲート時間信号について、それぞれのゲート時間信号後に最初に検出される入力信号の検出対象エッジで定められる測定時間内の前記第１クロックの検出対象エッジ数をカウントする低分解能カウントステップと、
前記ゲート時間信号を検出後、少なくとも前記低分解能カウンタのカウント開始まで前記第２クロックをゲーテッドクロックとして出力し、次のゲート時間信号の検出まで前記ゲーテッドクロックの出力を停止する第２クロック生成制御ステップと、
前記入力信号の検出対象エッジを前記ゲーテッドクロックで検出後、前記低分解能カウンタのカウント開始まで、前記ゲーテッドクロックの検出対象エッジ数をカウントする高分解能カウントステップと、
を有することを特徴とする物理量測定方法。