JP2019022237A - 高分解能の時間−ディジタル変換器 - Google Patents
高分解能の時間−ディジタル変換器 Download PDFInfo
- Publication number
- JP2019022237A JP2019022237A JP2018209414A JP2018209414A JP2019022237A JP 2019022237 A JP2019022237 A JP 2019022237A JP 2018209414 A JP2018209414 A JP 2018209414A JP 2018209414 A JP2018209414 A JP 2018209414A JP 2019022237 A JP2019022237 A JP 2019022237A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- reference value
- ruler
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002123 temporal effect Effects 0.000 title abstract 2
- 238000003708 edge detection Methods 0.000 claims description 30
- 238000005070 sampling Methods 0.000 claims description 26
- 230000008859 change Effects 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 12
- 230000000630 rising effect Effects 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 6
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 29
- 238000010586 diagram Methods 0.000 description 12
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 9
- 230000007613 environmental effect Effects 0.000 description 9
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 5
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 5
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 5
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 4
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 4
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 4
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 4
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- -1 BUF3 Buffer CLK Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】高分解能の時間−ディジタル変換器（ＴＤＣ）が提供される。【解決手段】ＴＤＣは、カウンタと、基準値発生器と、比較器とを含む。前記カウンタは、入力信号のパルス幅を計算するために入力信号をクロック信号に基づいてサンプリングする。前記基準値発生器は、基準値を発生するためにルーラー信号を前記クロック信号に基づいてサンプリングする。ここで、前記クロック信号の周波数は前記ルーラー信号の周波数より大きく、前記ルーラー信号の周波数は前記入力信号の周波数より大きい。前記比較器は、前記カウンタと前記基準値発生器とに結合され、計数結果を発生するために前記入力信号のパルス幅と前記基準値を比較する。【選択図】図１
Description
本発明は、時間−ディジタル変換器に関し、特に環境妨害を緩和し得るフルディジタル
応用の時間−ディジタル変換器に関する。
応用の時間−ディジタル変換器に関する。
集積回路の発達につれて、センサにより得られた検出情報をディジタル符号に変換する
ことによってより広範な使用が達成可能である。時間測定システムに関しては、時間−デ
ィジタル変換器は検出情報を表すために時間幅を採用し、時間幅を発振器で計数して検出
情報をディジタル出力に変換する。
ことによってより広範な使用が達成可能である。時間測定システムに関しては、時間−デ
ィジタル変換器は検出情報を表すために時間幅を採用し、時間幅を発振器で計数して検出
情報をディジタル出力に変換する。
既存の技術では、時間−ディジタル変換器は一般的に、前段に比較器を構成するだけで
時間検出信号の雑音部分を除去している。しかしながら、製造プロセス、電圧、温度等に
関連する環境変化が計数プロセスに妨害を生じるかもしれない。更に、高いエネルギー変
換効率及び高い精度に対する要求が次第に増している。それゆえ、上記の問題を有効に解
決することが時間−ディジタル変換器の重要技術になっている。
時間検出信号の雑音部分を除去している。しかしながら、製造プロセス、電圧、温度等に
関連する環境変化が計数プロセスに妨害を生じるかもしれない。更に、高いエネルギー変
換効率及び高い精度に対する要求が次第に増している。それゆえ、上記の問題を有効に解
決することが時間−ディジタル変換器の重要技術になっている。
本発明は、環境妨害に起因する不正確な計数結果の問題を緩和し、高い分解能を実現す
るとともに低い電力消費の利点をもたらすように構成された、高分解能の時間−ディジタ
ル変換器を提供することを目的とする。
るとともに低い電力消費の利点をもたらすように構成された、高分解能の時間−ディジタ
ル変換器を提供することを目的とする。
本発明は、カウンタと、基準値発生器と、比較器とを含む、高い分解能の時間−ディジ
タル変換器を提供する。前記カウンタは、入力信号のパルス幅を計算するために入力信号
をクロック信号に基づいてサンプリングする。前記基準値発生器は、基準値を発生するた
めにルーラー信号を前記クロック信号に基づいてサンプリングする。前記クロック信号の
周波数は前記ルーラー信号の周波数より大きく、前記ルーラー信号の周波数は前記入力信
号の周波数より大きい。前記比較器は、前記カウンタ及び前記基準値発生器に結合され、
計数結果を発生するために前記入力信号のパルス幅と前記基準値とを比較する。
タル変換器を提供する。前記カウンタは、入力信号のパルス幅を計算するために入力信号
をクロック信号に基づいてサンプリングする。前記基準値発生器は、基準値を発生するた
めにルーラー信号を前記クロック信号に基づいてサンプリングする。前記クロック信号の
周波数は前記ルーラー信号の周波数より大きく、前記ルーラー信号の周波数は前記入力信
号の周波数より大きい。前記比較器は、前記カウンタ及び前記基準値発生器に結合され、
計数結果を発生するために前記入力信号のパルス幅と前記基準値とを比較する。
本発明は更に、位相ロックループ装置と、ダブルエッジ検出回路と、カウンタとを含む
、高い分解能の時間−ディジタル変換器を提供する。前記位相ロックループ装置はクロッ
ク信号を供給する。前記ダブルエッジ検出回路は、前記位相ロックループ装置に結合され
、前記クロック信号の論理レベルを入力信号の立上りエッジ及び立下りエッジに基づいて
検出し、前記クロック信号の検出した論理レベルに応答して制御信号を発生する。前記カ
ウンタは、前記位相ロックループ装置と前記ダブルエッジ検出回路とに結合され、前記制
御信号に基づいて計数動作を実行するかどうかを決定する。前記カウンタが計数動作を実
行するとき、前記カウンタは前記入力信号を前記クロック信号に基づいてサンプリングし
て前記入力信号に対応する計数結果を出力する。
、高い分解能の時間−ディジタル変換器を提供する。前記位相ロックループ装置はクロッ
ク信号を供給する。前記ダブルエッジ検出回路は、前記位相ロックループ装置に結合され
、前記クロック信号の論理レベルを入力信号の立上りエッジ及び立下りエッジに基づいて
検出し、前記クロック信号の検出した論理レベルに応答して制御信号を発生する。前記カ
ウンタは、前記位相ロックループ装置と前記ダブルエッジ検出回路とに結合され、前記制
御信号に基づいて計数動作を実行するかどうかを決定する。前記カウンタが計数動作を実
行するとき、前記カウンタは前記入力信号を前記クロック信号に基づいてサンプリングし
て前記入力信号に対応する計数結果を出力する。
上記の説明によれば、本発明の実施形態では、クロックの信号の周波数変化を表すため
にルーラー信号に基づいて発生される基準値を使用し、入力信号に対応する計数結果を得
るために、入力信号のパルス幅と基準値とを比較してその相対的比率を計算する。このよ
うにすると、環境変化に起因する計数精度への影響を効果的に除去することができ、高い
分解能の要件を達成するとともに、良好なエネルギー使用率を達成することができる。
にルーラー信号に基づいて発生される基準値を使用し、入力信号に対応する計数結果を得
るために、入力信号のパルス幅と基準値とを比較してその相対的比率を計算する。このよ
うにすると、環境変化に起因する計数精度への影響を効果的に除去することができ、高い
分解能の要件を達成するとともに、良好なエネルギー使用率を達成することができる。
高分解能でフルディジタルの時間−ディジタル変換器（ＴＤＣ）を実現するために、本
発明の一実施形態では、クロック信号の周波数変化を示すためにルーラー信号を供給して
基準値を発生させ、入力信号に対応する計数結果を得るために、入力信号のパルス幅と基
準値を比較してその相対的比率を計算する。この相対的比率を計算することによって、環
境変化に起因する計数精度への影響を有効に除去することができる。その上、上記のアー
キテクチャは分数部分の計数機能も提供するため、分解能が有効に改善され、良好なエネ
ルギー使用率が達成される。他方、入力信号のエッジ検出に基づいて、入力信号の立上り
エッジの検出時に計数機能が活性化されるのに加えて、計数動作を実行するかどうかを、
入力信号の立下りエッジの検出時にクロック信号の論理レベルに基づいて決定することが
できるため、最終ビットの計数精度が改善される。従って、ＴＤＣの総合分解能を向上さ
せることができる。
発明の一実施形態では、クロック信号の周波数変化を示すためにルーラー信号を供給して
基準値を発生させ、入力信号に対応する計数結果を得るために、入力信号のパルス幅と基
準値を比較してその相対的比率を計算する。この相対的比率を計算することによって、環
境変化に起因する計数精度への影響を有効に除去することができる。その上、上記のアー
キテクチャは分数部分の計数機能も提供するため、分解能が有効に改善され、良好なエネ
ルギー使用率が達成される。他方、入力信号のエッジ検出に基づいて、入力信号の立上り
エッジの検出時に計数機能が活性化されるのに加えて、計数動作を実行するかどうかを、
入力信号の立下りエッジの検出時にクロック信号の論理レベルに基づいて決定することが
できるため、最終ビットの計数精度が改善される。従って、ＴＤＣの総合分解能を向上さ
せることができる。
図１を参照すると、図１は本発明による高分解能ＴＤＣのブロック略図である。ＴＤＣ
１００は、カウンタ１１０と、基準値発生器１２０と、比較器１３０とを備える。比較器
１３０はカウンタ１１０と基準値発生器１２０とに結合される。カウンタ１１０は入力信
号ＳＩＮをクロック信号ＣＬＫに基づいてサンプリングして入力信号ＳＩＮのパルス幅Ｐ
Ｗ１を計算する。基準値発生器１２０はルーラー信号ＳＲＵをクロック信号ＣＬＫに基づ
いてサンプリングして基準値Ｒを発生する。比較器１３０は入力信号ＳＩＮのパルス幅Ｓ
Ｗ１と基準値Ｒを比較して計数結果ＣＲＥを発生する。
１００は、カウンタ１１０と、基準値発生器１２０と、比較器１３０とを備える。比較器
１３０はカウンタ１１０と基準値発生器１２０とに結合される。カウンタ１１０は入力信
号ＳＩＮをクロック信号ＣＬＫに基づいてサンプリングして入力信号ＳＩＮのパルス幅Ｐ
Ｗ１を計算する。基準値発生器１２０はルーラー信号ＳＲＵをクロック信号ＣＬＫに基づ
いてサンプリングして基準値Ｒを発生する。比較器１３０は入力信号ＳＩＮのパルス幅Ｓ
Ｗ１と基準値Ｒを比較して計数結果ＣＲＥを発生する。
本実施形態では、クロック信号ＣＬＫの周波数はルーラー信号ＳＲＵの周波数より大き
くし、ルーラー信号ＳＲＵの周波数は入力信号ＳＩＮの周波数より大きくすることができ
る。従って、本実施形態では、ルーラー信号ＳＲＵと入力信号ＳＩＮはそれぞれクロック
信号に基づいてサンプリングすることができ、基準値Ｒに対する入力信号ＳＩＮのパルス
幅ＰＷ１の比率（この比率は以後相対的比率と言う）を計算して入力信号ＳＩＮの計数結
果ＣＲＥとして出力することができる。
くし、ルーラー信号ＳＲＵの周波数は入力信号ＳＩＮの周波数より大きくすることができ
る。従って、本実施形態では、ルーラー信号ＳＲＵと入力信号ＳＩＮはそれぞれクロック
信号に基づいてサンプリングすることができ、基準値Ｒに対する入力信号ＳＩＮのパルス
幅ＰＷ１の比率（この比率は以後相対的比率と言う）を計算して入力信号ＳＩＮの計数結
果ＣＲＥとして出力することができる。
基準値発生器１２０は、ルーラー信号ＳＲＵをクロック信号ＣＬＫに基づいてサンプリ
ングしてルーラー信号ＳＲＵのパルス幅を計算し、ルーラー信号ＳＲＵのパルス幅をルー
ラー信号ＳＲＵに従って周期的にラッチして基準値Ｒを発生することに留意されたい。即
ち、環境パラメータとともに変化されるクロック信号ＣＬＫの変化が基準値Ｒにリアルタ
イムに反映され得る。その後、比較器１３０が入力信号ＳＩＮのパルス幅ＰＷ１を調整さ
れた基準値Ｒに基づいて計数するため、環境変化に起因する計数精度への妨害を有効に除
去することができる。
ングしてルーラー信号ＳＲＵのパルス幅を計算し、ルーラー信号ＳＲＵのパルス幅をルー
ラー信号ＳＲＵに従って周期的にラッチして基準値Ｒを発生することに留意されたい。即
ち、環境パラメータとともに変化されるクロック信号ＣＬＫの変化が基準値Ｒにリアルタ
イムに反映され得る。その後、比較器１３０が入力信号ＳＩＮのパルス幅ＰＷ１を調整さ
れた基準値Ｒに基づいて計数するため、環境変化に起因する計数精度への妨害を有効に除
去することができる。
更に、ルーラー信号ＳＲＵのパルス幅は、例えば所定の容量変化に基づいて決定される
。所定の容量変化は所定値としてもよく、またユーザにより設定可能にしてもよい。この
ようなアーキテクチャの下では、ルーラー信号ＳＲＵは差分容量検出回路及び容量−時間
変換器によって発生させることができる。具体的に言うと、差分容量検出回路を用いて上
述した所定の容量変化を検出し、所定の容量変化に対応する検出信号をディジタルフォー
マットで出力することができる。その後、容量−時間変換器は上述した検出信号をルーラ
ー信号ＳＲＵのパルス幅に変換し、発生したルーラー信号ＳＲＵをＴＤＣ１００に供給す
る。同様に、入力信号ＳＩＮも、例えば差分容量検出回路によって検出される容量変化に
基づいて決定される。それゆえ、別の態様では、本実施形態のＴＤＣ１００は容量読取回
路とみなすこともでき、ルーラー信号ＳＲＵの上記の実装はほんの一例にすぎず、本発明
はこれに限定されない。
。所定の容量変化は所定値としてもよく、またユーザにより設定可能にしてもよい。この
ようなアーキテクチャの下では、ルーラー信号ＳＲＵは差分容量検出回路及び容量−時間
変換器によって発生させることができる。具体的に言うと、差分容量検出回路を用いて上
述した所定の容量変化を検出し、所定の容量変化に対応する検出信号をディジタルフォー
マットで出力することができる。その後、容量−時間変換器は上述した検出信号をルーラ
ー信号ＳＲＵのパルス幅に変換し、発生したルーラー信号ＳＲＵをＴＤＣ１００に供給す
る。同様に、入力信号ＳＩＮも、例えば差分容量検出回路によって検出される容量変化に
基づいて決定される。それゆえ、別の態様では、本実施形態のＴＤＣ１００は容量読取回
路とみなすこともでき、ルーラー信号ＳＲＵの上記の実装はほんの一例にすぎず、本発明
はこれに限定されない。
ところで、実際の応用では、クロック信号ＣＬＫは全ディジタル位相ロックループ装置
又は他の周波数発生器によって供給することができるが、これは本発明によって限定され
ない。
又は他の周波数発生器によって供給することができるが、これは本発明によって限定され
ない。
図２を参照すると、図２は本発明の別の実施形態による高分解能ＴＤＣのブロック略図
である。ＴＤＣ２００は、カウンタ２１０と、基準値発生器と、比較器と、ＡＮＤゲート
２４０，２５０とを含む。ＡＮＤゲート２４０はカウンタ２１０に結合され、ＡＮＤゲー
ト２５０は基準値発生器に結合される。更に、基準値発生器は、カウンタ２２２と、ラッ
チ２２４と、遅延回路２２６とを含み、比較器は比較回路２３２とカウンタ２３４及び２
３６とを含むことができる。
である。ＴＤＣ２００は、カウンタ２１０と、基準値発生器と、比較器と、ＡＮＤゲート
２４０，２５０とを含む。ＡＮＤゲート２４０はカウンタ２１０に結合され、ＡＮＤゲー
ト２５０は基準値発生器に結合される。更に、基準値発生器は、カウンタ２２２と、ラッ
チ２２４と、遅延回路２２６とを含み、比較器は比較回路２３２とカウンタ２３４及び２
３６とを含むことができる。
本実施形態では、ＡＮＤゲート２４０はクロック信号ＣＬＫと入力信号ＳＩＮを受信し
、サンプリング結果ＳＳ１を出力し、カウンタ２１０のクロック入力端子ＣＫに供給する
。従って、カウンタ２１０はサンプリング結果ＳＳ１に含まれる複数のパルスに基づいて
入力信号ＳＩＮのパルス幅ＰＷ１を決定することができる。入力信号ＳＩＮのパルス幅Ｐ
Ｗ１は、例えばサンプリング結果ＳＳ１に含まれるパルスの数により決定される。
、サンプリング結果ＳＳ１を出力し、カウンタ２１０のクロック入力端子ＣＫに供給する
。従って、カウンタ２１０はサンプリング結果ＳＳ１に含まれる複数のパルスに基づいて
入力信号ＳＩＮのパルス幅ＰＷ１を決定することができる。入力信号ＳＩＮのパルス幅Ｐ
Ｗ１は、例えばサンプリング結果ＳＳ１に含まれるパルスの数により決定される。
他方、ＡＮＤゲート２５０はクロック信号ＣＬＫとルーラー信号ＳＲＵを受信し、サン
プリング結果ＳＳ２を出力し、基準値発生器のクロック入力端子（例えば、カウンタ２２
２のクロック入力端子）に供給する。従って、基準値発生器はサンプリング結果ＳＳ２に
含まれる複数のパルスに基づいて基準値Ｒを計算し、発生する。同様に、基準値Ｒの値も
サンプリング結果ＳＳ２に含まれるパルスの数に基づいて決定される。
プリング結果ＳＳ２を出力し、基準値発生器のクロック入力端子（例えば、カウンタ２２
２のクロック入力端子）に供給する。従って、基準値発生器はサンプリング結果ＳＳ２に
含まれる複数のパルスに基づいて基準値Ｒを計算し、発生する。同様に、基準値Ｒの値も
サンプリング結果ＳＳ２に含まれるパルスの数に基づいて決定される。
基準値発生器の詳細な回路に関して言えば、本実施形態では、カウンタ２２２がＡＮＤ
ゲート２５０に結合され、ラッチ２２４がカウンタ２２２と比較回路２３２との間に結合
され、遅延回路２２６がカウンタ２２２とラッチ２２４に結合される。
ゲート２５０に結合され、ラッチ２２４がカウンタ２２２と比較回路２３２との間に結合
され、遅延回路２２６がカウンタ２２２とラッチ２２４に結合される。
具体的に言うと、カウンタ２２２はＡＮＤゲート２５０により出力されるサンプリング
結果ＳＳ２をクロック入力端子ＣＫに受信し、ルーラー信号ＳＲＵをクロック信号ＣＬＫ
に基づいてサンプリングしてルーラー信号ＳＲＵのパルス幅ＰＷ２を計算する。更に、カ
ウンタ２２２はルーラー信号ＳＲＵの反転信号に従ってリセット動作を実行する。
結果ＳＳ２をクロック入力端子ＣＫに受信し、ルーラー信号ＳＲＵをクロック信号ＣＬＫ
に基づいてサンプリングしてルーラー信号ＳＲＵのパルス幅ＰＷ２を計算する。更に、カ
ウンタ２２２はルーラー信号ＳＲＵの反転信号に従ってリセット動作を実行する。
ラッチ２２４は、ルーラー信号ＳＲＵのパルス幅ＰＷ２を基準値Ｒとして機能するよう
に送信することを決定すること、即ちルーラー信号ＳＲＵのパルス幅ＰＷ２をラッチして
基準値Ｒをルーラー信号ＳＲＵの論理レベルに従って発生させることを決定することがで
きる。
に送信することを決定すること、即ちルーラー信号ＳＲＵのパルス幅ＰＷ２をラッチして
基準値Ｒをルーラー信号ＳＲＵの論理レベルに従って発生させることを決定することがで
きる。
遅延回路２２６はルーラー信号ＳＲＵを受信し、ルーラー信号ＳＲＵを連続的に遅延し
てラッチイネーブル信号ＬＡＴＥＮ及びカウンタリセット信号ＣＴＲＥＳをそれぞれ発生
する。遅延回路２２６はラッチイネーブル信号ＬＡＴＥＮをラッチ２２４のイネーブル端
子ＥＮに出力し、カウンタリセット信号ＣＴＲＥＳをカウンタ２２２のリセット端子ＲＮ
に出力する。本実施形態では、遅延回路２２６は互いに直列に接続されたバッファＢＵＦ
１及びＢＵＦ２を含み得る。バッファＢＵＦ１の入力端子はルーラー信号ＳＲＵを受信し
、バッファＢＵＦ１の出力端子はラッチイネーブル信号ＬＡＴＥＮを発生する。更に、バ
ッファＢＵＦ２の入力端子はバッファＢＵＦ１の出力端子に結合され、バッファＢＵＦ２
出力端子はカウンタリセット信号ＣＴＲＥＳを発生する。
てラッチイネーブル信号ＬＡＴＥＮ及びカウンタリセット信号ＣＴＲＥＳをそれぞれ発生
する。遅延回路２２６はラッチイネーブル信号ＬＡＴＥＮをラッチ２２４のイネーブル端
子ＥＮに出力し、カウンタリセット信号ＣＴＲＥＳをカウンタ２２２のリセット端子ＲＮ
に出力する。本実施形態では、遅延回路２２６は互いに直列に接続されたバッファＢＵＦ
１及びＢＵＦ２を含み得る。バッファＢＵＦ１の入力端子はルーラー信号ＳＲＵを受信し
、バッファＢＵＦ１の出力端子はラッチイネーブル信号ＬＡＴＥＮを発生する。更に、バ
ッファＢＵＦ２の入力端子はバッファＢＵＦ１の出力端子に結合され、バッファＢＵＦ２
出力端子はカウンタリセット信号ＣＴＲＥＳを発生する。
実際の応用では、ラッチ２２４は、例えばＤ型フリップフロップである。更に、他の実
施形態では、ラッチ２２４はデータラッチ機能を有する他の回路装置で実装することもで
き、遅延回路２２６により発生されるラッチイネーブル信号ＬＡＴＥＮ及びカウンタリセ
ット信号ＣＴＲＥＳはラッチ２２４の実装に適応して調整することができる。
施形態では、ラッチ２２４はデータラッチ機能を有する他の回路装置で実装することもで
き、遅延回路２２６により発生されるラッチイネーブル信号ＬＡＴＥＮ及びカウンタリセ
ット信号ＣＴＲＥＳはラッチ２２４の実装に適応して調整することができる。
比較器の詳細な回路に関しては、本実施形態では、比較回路２３２がカウンタ２１０と
基準値発生器とに結合され、カウンタ２３４が比較回路２３２に結合され、カウンタ２３
６が比較回路２３２と基準値発生器とに結合される。
基準値発生器とに結合され、カウンタ２３４が比較回路２３２に結合され、カウンタ２３
６が比較回路２３２と基準値発生器とに結合される。
更に、比較回路２３２は基準値Ｒとパルス幅ＰＷ１を比較して比較結果ＣＯＭＰを出力
し、カウンタ２３４は比較結果ＣＯＭＰをそのクロック入力端子ＣＫから受信し、比較結
果ＣＯＭＰを計数して、パルス幅ＰＷ１に対して基準値Ｒによって除算演算を実行するこ
とによって得られた商Ｑを発生する。商Ｑは計数結果ＣＲＥの整数部である。更に、パル
ス幅ＰＷ１に対して基準値Ｒによって除算演算を実行することによって得られた余りが０
でないとき、カウンタ２３６がイネーブルされる。カウンタ２３６がイネーブルされると
、カウンタ２３６は余りと基準値Ｒを比較することによって計数結果ＣＲＥの分数部分Ｆ
を決定する。本実施形態では、カウンタ２３６は、例えば、余りが基準値Ｒの半分より大
きいかどうかを比較して計数結果ＣＲＥの分数部分Ｆを決定する。言い換えれば、カウン
タ２３６は計数結果の１０分の１の単位（即ち小数点以下の数）を丸め方法で決定するこ
とができる。また、他の実施形態では、カウンタ２３６は余りと基準値Ｒとの比を計算し
て計数結果ＣＲＥの分数部分Ｆの値を決定することもできる。分数部分の計算の実装例は
当業者に知られているので、その詳細な説明は省略する。
し、カウンタ２３４は比較結果ＣＯＭＰをそのクロック入力端子ＣＫから受信し、比較結
果ＣＯＭＰを計数して、パルス幅ＰＷ１に対して基準値Ｒによって除算演算を実行するこ
とによって得られた商Ｑを発生する。商Ｑは計数結果ＣＲＥの整数部である。更に、パル
ス幅ＰＷ１に対して基準値Ｒによって除算演算を実行することによって得られた余りが０
でないとき、カウンタ２３６がイネーブルされる。カウンタ２３６がイネーブルされると
、カウンタ２３６は余りと基準値Ｒを比較することによって計数結果ＣＲＥの分数部分Ｆ
を決定する。本実施形態では、カウンタ２３６は、例えば、余りが基準値Ｒの半分より大
きいかどうかを比較して計数結果ＣＲＥの分数部分Ｆを決定する。言い換えれば、カウン
タ２３６は計数結果の１０分の１の単位（即ち小数点以下の数）を丸め方法で決定するこ
とができる。また、他の実施形態では、カウンタ２３６は余りと基準値Ｒとの比を計算し
て計数結果ＣＲＥの分数部分Ｆの値を決定することもできる。分数部分の計算の実装例は
当業者に知られているので、その詳細な説明は省略する。
余りが０であるかどうかを決定するステップは比較回路２３２で実行できることに留意
されたい。また、他の実施形態では、余りが０であるかどうかを決定するステップはカウ
ンタ２３６で実行することもでき、これは本発明により限定されない。
されたい。また、他の実施形態では、余りが０であるかどうかを決定するステップはカウ
ンタ２３６で実行することもでき、これは本発明により限定されない。
また、ＴＤＣ２００は更にバッファＢＵＦ３を含むことができる。バッファＢＵＦ３の
入力端子は比較回路２３２の出力端子に結合し、バッファＢＵＦ３の出力端子はカウンタ
２１０のリセット入力端子ＲＮに結合して、カウンタ２１０はリセット動作を比較回路２
３２により出力される比較結果ＣＯＭＰに従って実行するようにし得る。本実施形態では
、リセット端子ＲＮは、例えば比較結果ＣＯＭＰの反転信号を受信する。
入力端子は比較回路２３２の出力端子に結合し、バッファＢＵＦ３の出力端子はカウンタ
２１０のリセット入力端子ＲＮに結合して、カウンタ２１０はリセット動作を比較回路２
３２により出力される比較結果ＣＯＭＰに従って実行するようにし得る。本実施形態では
、リセット端子ＲＮは、例えば比較結果ＣＯＭＰの反転信号を受信する。
ＴＤＣ２００の動作の詳細は図２及び図３を参照して以下に詳細に説明される。図３は
、本発明の一実施形態による高分解能ＴＤＣの信号波形図である。入力信号ＳＩＮはパル
スＰ１を含むことができ、パルスＰ１の幅はパルス幅ＰＷ１である。ルーラー信号ＳＲＵ
はパルスＰ２及びＰ３を含むことができ、パルスＰ２及びＰ３の幅はそれぞれパルス幅Ｐ
Ｗ２１及びＰＷ２２である。パルス期間中は、入力信号ＳＩＮ及びルーラー信号ＳＲＵの
論理レベルは、例えば高論理レベルであり、非パルス期間中は、入力信号ＳＩＮ及びルー
ラー信号ＳＲＵの論理レベルは、例えば低論理レベルである。
、本発明の一実施形態による高分解能ＴＤＣの信号波形図である。入力信号ＳＩＮはパル
スＰ１を含むことができ、パルスＰ１の幅はパルス幅ＰＷ１である。ルーラー信号ＳＲＵ
はパルスＰ２及びＰ３を含むことができ、パルスＰ２及びＰ３の幅はそれぞれパルス幅Ｐ
Ｗ２１及びＰＷ２２である。パルス期間中は、入力信号ＳＩＮ及びルーラー信号ＳＲＵの
論理レベルは、例えば高論理レベルであり、非パルス期間中は、入力信号ＳＩＮ及びルー
ラー信号ＳＲＵの論理レベルは、例えば低論理レベルである。
更に、サンプリング結果ＳＳ１は、ＡＮＤゲート２４０により入力信号ＳＩＮをクロッ
ク信号ＣＬＫに従ってサンプリングすることによって発生され、サンプリング結果ＳＳ２
は、ＡＮＤゲート２５０によりルーラー信号ＳＲＵをクロック信号ＣＬＫに基づいてサン
プリングすることによって発生される。環境パラメータの変化はクロック信号ＣＬＫの周
波数に反映されるため、サンプリング結果ＳＳ１及びＳＳ２の周波数もそれに応じて変化
される。例えば、パルス幅ＰＷ１の区分Ｔ１内のサンプリング結果ＳＳ１の周波数はパル
ス幅ＰＷ１の区分Ｔ２内のサンプリング結果ＳＳ１の周波数と異なり、パルス幅ＰＷ２１
内のサンプリング結果ＳＳ２の周波数はパルス幅ＰＷ２２内のサンプリング結果ＳＳ２の
周波数と異なる。更に、区分Ｔ１内のサンプリング結果ＳＳ１の周波数はパルス幅ＰＷ２
１内のサンプリング結果ＳＳ２の周波数に同一であり、区分Ｔ２内のサンプリング結果Ｓ
Ｓ１の周波数はパルス幅ＰＷ２２内のサンプリング結果ＳＳ２の周波数に同一であり得る
。従って、本実施形態では、クロック信号ＣＬＫの周波数変化をリアルタイムに反映する
ために、ルーラー信号ＳＲＵのパルス幅ＰＷ２１及びＰＷ２２に従ってそれぞれ計算され
る基準値Ｒ１及びＲ２を採用することができ、入力信号ＳＩＮのパルス幅ＰＷ１に対応す
る計数結果を得るために、区分Ｔ１及び区分Ｔ２の幅をそれぞれ基準値Ｒ１及びＲ２を用
いて相対的比率の形で計算する。
ク信号ＣＬＫに従ってサンプリングすることによって発生され、サンプリング結果ＳＳ２
は、ＡＮＤゲート２５０によりルーラー信号ＳＲＵをクロック信号ＣＬＫに基づいてサン
プリングすることによって発生される。環境パラメータの変化はクロック信号ＣＬＫの周
波数に反映されるため、サンプリング結果ＳＳ１及びＳＳ２の周波数もそれに応じて変化
される。例えば、パルス幅ＰＷ１の区分Ｔ１内のサンプリング結果ＳＳ１の周波数はパル
ス幅ＰＷ１の区分Ｔ２内のサンプリング結果ＳＳ１の周波数と異なり、パルス幅ＰＷ２１
内のサンプリング結果ＳＳ２の周波数はパルス幅ＰＷ２２内のサンプリング結果ＳＳ２の
周波数と異なる。更に、区分Ｔ１内のサンプリング結果ＳＳ１の周波数はパルス幅ＰＷ２
１内のサンプリング結果ＳＳ２の周波数に同一であり、区分Ｔ２内のサンプリング結果Ｓ
Ｓ１の周波数はパルス幅ＰＷ２２内のサンプリング結果ＳＳ２の周波数に同一であり得る
。従って、本実施形態では、クロック信号ＣＬＫの周波数変化をリアルタイムに反映する
ために、ルーラー信号ＳＲＵのパルス幅ＰＷ２１及びＰＷ２２に従ってそれぞれ計算され
る基準値Ｒ１及びＲ２を採用することができ、入力信号ＳＩＮのパルス幅ＰＷ１に対応す
る計数結果を得るために、区分Ｔ１及び区分Ｔ２の幅をそれぞれ基準値Ｒ１及びＲ２を用
いて相対的比率の形で計算する。
具体的に言うと、サンプリング結果ＳＳ１はパルス幅ＰＷ１を計算するためにカウンタ
２１０に送信され、サンプリング結果ＳＳ２はパルス幅ＰＷ２１及びＰＷ２２を計算する
ためにカウンタ２２２に送信され、パルス幅ＰＷ２１及びＰＷ２２は基準値Ｒ１及びＲ２
を発生するためにラッチ２２４に送信される。基準値Ｒ１及びＲ２はそれぞれパルス幅Ｐ
Ｗ２１及びＰＷ２２内に含まれるサンプリング結果ＳＳ２のパルスの数に基づいて決定さ
れるため、本実施形態では、基準値Ｒ１は例えば３であり、基準値Ｒ２は例えば２である
。
２１０に送信され、サンプリング結果ＳＳ２はパルス幅ＰＷ２１及びＰＷ２２を計算する
ためにカウンタ２２２に送信され、パルス幅ＰＷ２１及びＰＷ２２は基準値Ｒ１及びＲ２
を発生するためにラッチ２２４に送信される。基準値Ｒ１及びＲ２はそれぞれパルス幅Ｐ
Ｗ２１及びＰＷ２２内に含まれるサンプリング結果ＳＳ２のパルスの数に基づいて決定さ
れるため、本実施形態では、基準値Ｒ１は例えば３であり、基準値Ｒ２は例えば２である
。
更に、基準値Ｒ１及びＲ２はルーラー信号ＳＲＵのパルス幅を周期的にラッチすること
によって発生させることができる。図２の実施形態によれば、ルーラー信号ＳＲＵは遅延
回路２２６のバッファＢＵＦ１に送信することができ、バッファＢＵＦ１はルーラー信号
ＳＲＵを遅延してラッチ２２４のラッチイネーブル信号ＬＡＴＥＮを発生し、バッファＢ
ＵＦ２はラッチイネーブル信号ＬＡＴＥＮを遅延してカウンタ２２２のカウンタリセット
信号ＣＴＲＥＳを発生する。従って、ルーラー信号ＳＲＵのパルスＰ２を例に取ると、ラ
ッチ２２４はカウンタ２２２により計算されたパルス幅ＰＷ２１に対してラッチ動作を実
行して基準値Ｒ１を発生し、基準値Ｒ１を比較回路２３２に供給し続けるため、比較回路
２３２は基準値Ｒ１に基づいてパルス幅ＰＷ１の区分Ｔ１に対して比較動作を実行するこ
とができる。同様に、ルーラー信号ＳＲＵのパルスＰ３に関しては、ラッチ２２４はカウ
ンタ２２２により計算されたパルス幅ＰＷ２２に対してラッチ動作を実行して基準値Ｒ２
を発生し、基準値Ｒ２を比較回路２３２に供給し続けるため、比較回路２３２は基準値Ｒ
２に基づいてパルス幅ＰＷ１の区分Ｔ２に対して比較動作を実行することができる。
によって発生させることができる。図２の実施形態によれば、ルーラー信号ＳＲＵは遅延
回路２２６のバッファＢＵＦ１に送信することができ、バッファＢＵＦ１はルーラー信号
ＳＲＵを遅延してラッチ２２４のラッチイネーブル信号ＬＡＴＥＮを発生し、バッファＢ
ＵＦ２はラッチイネーブル信号ＬＡＴＥＮを遅延してカウンタ２２２のカウンタリセット
信号ＣＴＲＥＳを発生する。従って、ルーラー信号ＳＲＵのパルスＰ２を例に取ると、ラ
ッチ２２４はカウンタ２２２により計算されたパルス幅ＰＷ２１に対してラッチ動作を実
行して基準値Ｒ１を発生し、基準値Ｒ１を比較回路２３２に供給し続けるため、比較回路
２３２は基準値Ｒ１に基づいてパルス幅ＰＷ１の区分Ｔ１に対して比較動作を実行するこ
とができる。同様に、ルーラー信号ＳＲＵのパルスＰ３に関しては、ラッチ２２４はカウ
ンタ２２２により計算されたパルス幅ＰＷ２２に対してラッチ動作を実行して基準値Ｒ２
を発生し、基準値Ｒ２を比較回路２３２に供給し続けるため、比較回路２３２は基準値Ｒ
２に基づいてパルス幅ＰＷ１の区分Ｔ２に対して比較動作を実行することができる。
カウンタ２２２はリセット信号ＣＴＲＥＳの反転信号に基づいてリセット動作を実行す
ることができる。即ち、ルーラー信号ＳＲＵが高論理レベルから低論理レベルへ変化する
と、カウンタ２２２はルーラー信号ＳＲＵの計算されたパルス幅をクリアし、ルーラー信
号ＳＲＵが次のパルスを入力するとき、ルーラー信号ＳＲＵのパルス幅を再計算すること
ができる。
ることができる。即ち、ルーラー信号ＳＲＵが高論理レベルから低論理レベルへ変化する
と、カウンタ２２２はルーラー信号ＳＲＵの計算されたパルス幅をクリアし、ルーラー信
号ＳＲＵが次のパルスを入力するとき、ルーラー信号ＳＲＵのパルス幅を再計算すること
ができる。
本実施形態では、基準値Ｒ１がパルス幅ＰＷ１の区分Ｔ１との比較に使用され、得られ
る区分Ｔ１と基準値Ｒ１の相対的比率は４である。また、基準値Ｒ２がパルス幅ＰＷ１の
区分Ｔ２との比較に使用され、得られる区分Ｔ２と基準値Ｒ２の相対的比率は３と４の間
である。上記の動作は除算演算に相当し、カウンタ２３４は比較回路２３２の比較結果Ｃ
ＯＭＰに従って上記の除算演算の商Ｑ（例えば７）を計数結果ＣＲＥの整数部として出力
する。計数結果ＣＲＥの分数部分Ｆに関しては、基準値Ｒ２を上記の除算演算の余りに対
応する区分ＴＳと比較することができる。本実施形態では、区分ＴＳは基準値Ｒ２の半分
より大きいため、カウンタ２３６は計数結果ＣＲＥの小数点以下の数に従って５を計数結
果ＣＲＥの分数部分Ｆとして出力する。他方、区分ＴＳが基準値Ｒ２の半分より小さい場
合には、カウンタ２３６は計数結果ＣＲＥの分数部分Ｆとして０を出力する。言い換えれ
ば、上記の決定メカニズムは小数点以下の数の計数機能を実現するために丸めを採用する
ことができる。
る区分Ｔ１と基準値Ｒ１の相対的比率は４である。また、基準値Ｒ２がパルス幅ＰＷ１の
区分Ｔ２との比較に使用され、得られる区分Ｔ２と基準値Ｒ２の相対的比率は３と４の間
である。上記の動作は除算演算に相当し、カウンタ２３４は比較回路２３２の比較結果Ｃ
ＯＭＰに従って上記の除算演算の商Ｑ（例えば７）を計数結果ＣＲＥの整数部として出力
する。計数結果ＣＲＥの分数部分Ｆに関しては、基準値Ｒ２を上記の除算演算の余りに対
応する区分ＴＳと比較することができる。本実施形態では、区分ＴＳは基準値Ｒ２の半分
より大きいため、カウンタ２３６は計数結果ＣＲＥの小数点以下の数に従って５を計数結
果ＣＲＥの分数部分Ｆとして出力する。他方、区分ＴＳが基準値Ｒ２の半分より小さい場
合には、カウンタ２３６は計数結果ＣＲＥの分数部分Ｆとして０を出力する。言い換えれ
ば、上記の決定メカニズムは小数点以下の数の計数機能を実現するために丸めを採用する
ことができる。
図４を参照すると、図４は本発明の別の実施形態による高分解能ＴＤＣのブロック略図
である。ＴＤＣ４００は、位相ロックループ装置４１０と、ダブルエッジ検出回路４２０
と、カウンタ４３０とを含む。ダブルエッジ検出回路４２０は位相ロックループ装置４１
０に結合され、カウンタ４３０は位相ロックループ装置４２０とダブルエッジ検出回路４
２０とに結合される。
である。ＴＤＣ４００は、位相ロックループ装置４１０と、ダブルエッジ検出回路４２０
と、カウンタ４３０とを含む。ダブルエッジ検出回路４２０は位相ロックループ装置４１
０に結合され、カウンタ４３０は位相ロックループ装置４２０とダブルエッジ検出回路４
２０とに結合される。
本実施形態では、位相ロックループ装置４１０はクロック信号ＣＬＫを供給し得る。ダ
ブルエッジ検出回路４２０は、クロック信号の論理レベルを入力信号ＳＩＮの立上りエッ
ジ及び立下りエッジに従って検出し、クロック信号ＣＬＫの検出論理レベルに応答して制
御信号ＣＴＬを発生する。カウンタ４３０は制御信号ＣＴＬに基づいて計数動作を実行す
るかどうかを決定することができる。カウンタ４３０が計数動作を実行するとき、カウン
タ４３０は入力信号ＳＩＮをクロック信号ＣＬＫに従ってサンプリングして入力信号ＳＩ
Ｎに対応する計数結果ＣＲＥを出力する。
ブルエッジ検出回路４２０は、クロック信号の論理レベルを入力信号ＳＩＮの立上りエッ
ジ及び立下りエッジに従って検出し、クロック信号ＣＬＫの検出論理レベルに応答して制
御信号ＣＴＬを発生する。カウンタ４３０は制御信号ＣＴＬに基づいて計数動作を実行す
るかどうかを決定することができる。カウンタ４３０が計数動作を実行するとき、カウン
タ４３０は入力信号ＳＩＮをクロック信号ＣＬＫに従ってサンプリングして入力信号ＳＩ
Ｎに対応する計数結果ＣＲＥを出力する。
具体的に言うと、ダブルエッジ検出回路４２０は、例えばＤ型フリップフロップで実装
される。このようなアーキテクチャの下では、Ｄ型フリップフロップのクロック入力端子
が入力信号ＳＩＮを受信し、Ｄ型フリップフロップの出力端子が制御信号ＣＴＬを出力す
る。もちろん、ダブルエッジ検出回路４２０は他のタイプのフリップフロップ又は信号遷
移を検出し得る他の回路で実装してもよいが、本発明はこれに限定されない。
される。このようなアーキテクチャの下では、Ｄ型フリップフロップのクロック入力端子
が入力信号ＳＩＮを受信し、Ｄ型フリップフロップの出力端子が制御信号ＣＴＬを出力す
る。もちろん、ダブルエッジ検出回路４２０は他のタイプのフリップフロップ又は信号遷
移を検出し得る他の回路で実装してもよいが、本発明はこれに限定されない。
ＴＤＣ４００の動作の詳細は図４及び図５を参照して説明される。図５は本発明の別の
実施形態による高分解能ＴＤＣの信号波形図である。本実施形態では、入力信号ＳＩＮは
パルスＰ１を含み、パルスＰ１は、例えば高論理レベルを有する。更に、クロック信号Ｃ
ＬＫ１及びＣＬＫ２はそれぞれ複数のパルスを含み得る。
実施形態による高分解能ＴＤＣの信号波形図である。本実施形態では、入力信号ＳＩＮは
パルスＰ１を含み、パルスＰ１は、例えば高論理レベルを有する。更に、クロック信号Ｃ
ＬＫ１及びＣＬＫ２はそれぞれ複数のパルスを含み得る。
ここでクロック信号ＣＬＫ１について説明する。ダブルエッジ検出回路４２０が入力信
号ＳＩＮの立上りエッジを時点ＴＰ１で検出した後で、入力信号ＳＩＮが高論理レベルを
有する期間の間、ダブルエッジ検出回路４２０はそれに対応して制御信号ＣＴＬをクロッ
ク信号ＣＬＫ１の論理レベルに従って発生し始める。カウンタ４３０はそのイネーブル入
力端子ＥＮに制御信号ＣＴＬを受信し、制御信号ＣＴＬの論理レベルに従ってイネーブル
される。例えば、カウンタ４３０は、制御信号ＣＴＬが高論理レベルを有するときにイネ
ーブルされ、カウンタ４３０がイネーブルされるとき、カウンタ４３０はクロック信号Ｃ
ＬＫの論理レベルに応じて計数動作を実行する。
号ＳＩＮの立上りエッジを時点ＴＰ１で検出した後で、入力信号ＳＩＮが高論理レベルを
有する期間の間、ダブルエッジ検出回路４２０はそれに対応して制御信号ＣＴＬをクロッ
ク信号ＣＬＫ１の論理レベルに従って発生し始める。カウンタ４３０はそのイネーブル入
力端子ＥＮに制御信号ＣＴＬを受信し、制御信号ＣＴＬの論理レベルに従ってイネーブル
される。例えば、カウンタ４３０は、制御信号ＣＴＬが高論理レベルを有するときにイネ
ーブルされ、カウンタ４３０がイネーブルされるとき、カウンタ４３０はクロック信号Ｃ
ＬＫの論理レベルに応じて計数動作を実行する。
他方、ダブルエッジ検出回路４２０が入力信号ＳＩＮの立下りエッジを時点ＴＰ２で検
出するとき、ダブルエッジ検出回路４２０はそれに対応して制御信号ＣＴＬをクロック信
号ＣＬＫ１の論理レベルに従って発生する。本実施形態では、クロック信号ＣＬＫ１の一
周期ＴＣＫは２つの隣接するパルスの立上りエッジに基づいて決定し得る。上記の状態下
において、時点ＴＰ２において、クロック信号ＣＬＫ１が高論理レベルを有する場合には
、時点ＴＰ１とＴＰ２との間のクロック信号ＣＬＫ１の最終区分ＴＬＡＳＴ１はクロック
信号ＣＬＫ１の一周期ＴＣＫの半分より小さいことを意味するため、区分ＴＬＡＳＴ１を
計数する必要はない。このとき、ダブルエッジ検出回路４２０により出力される制御信号
ＣＴＬは、例えば低論理レベルを有する。
出するとき、ダブルエッジ検出回路４２０はそれに対応して制御信号ＣＴＬをクロック信
号ＣＬＫ１の論理レベルに従って発生する。本実施形態では、クロック信号ＣＬＫ１の一
周期ＴＣＫは２つの隣接するパルスの立上りエッジに基づいて決定し得る。上記の状態下
において、時点ＴＰ２において、クロック信号ＣＬＫ１が高論理レベルを有する場合には
、時点ＴＰ１とＴＰ２との間のクロック信号ＣＬＫ１の最終区分ＴＬＡＳＴ１はクロック
信号ＣＬＫ１の一周期ＴＣＫの半分より小さいことを意味するため、区分ＴＬＡＳＴ１を
計数する必要はない。このとき、ダブルエッジ検出回路４２０により出力される制御信号
ＣＴＬは、例えば低論理レベルを有する。
クロック信号ＣＬＫ２を例として取ると、時点ＴＰ２において、クロック信号ＣＬＫ２
は低レベルを有する。即ち、時点ＴＰ１とＴＰ２との間のクロック信号ＣＬＫ２の最終区
分ＴＬＡＳＴ２はクロック信号ＣＬＫ１の一周期の半分以上であるため、区分ＴＬＡＳＴ
２に従って計数動作を実行することができる。
は低レベルを有する。即ち、時点ＴＰ１とＴＰ２との間のクロック信号ＣＬＫ２の最終区
分ＴＬＡＳＴ２はクロック信号ＣＬＫ１の一周期の半分以上であるため、区分ＴＬＡＳＴ
２に従って計数動作を実行することができる。
このように、入力信号ＳＩＮの立上りエッジＲＥが検出されるときに計数動作を実行す
るのに加えて、入力信号ＳＩＮの立下りエッジＦＥに対応するクロック信号の論理レベル
を更に決定し、計数動作を実行するかどうかを決定することができる。このようにすると
、ＴＤＣ４００の計数精度を効果的に向上させることができる。
るのに加えて、入力信号ＳＩＮの立下りエッジＦＥに対応するクロック信号の論理レベル
を更に決定し、計数動作を実行するかどうかを決定することができる。このようにすると
、ＴＤＣ４００の計数精度を効果的に向上させることができる。
本発明のいくつかの実施形態では、上述のダブルエッジ検出回路は図１及び図２の実施
形態に適用することもできる。図６を参照すると、図６は本発明の別の実施形態による高
分解能ＴＤＣのブロック略図である。本実施形態のＴＤＣ６００は図１の実施形態のアー
キテクチャに基づいており、その動作の詳細は上記の実施形態に類似するため、その詳細
は省略する。本実施形態のＴＤＣ６００は更にダブルエッジ検出回路６４０及び６５０を
含む。ダブルエッジ検出回路６４０はカウンタ６１０に結合され、ダブルエッジ検出回路
６５０は基準値発生器６２０に結合される。ダブルエッジ検出回路６４０はクロック信号
ＣＬＫの論理レベルを入力信号ＳＩＮの立上りエッジ及び立下りエッジで検出し、クロッ
ク信号ＣＬＫの検出論理レベルに応答して制御信号ＣＴＬ１を発生するため、カウンタ６
１０は制御信号ＣＴＬ１に従って計数動作を実行するかどうかを決定する。例えば、ダブ
ルエッジ検出回路６４０は制御信号ＣＴＬ１をカウンタ６１０のイネーブル端子に供給し
てカウンタ６１０の動作を制御し、パルス幅ＰＷ１を計算する精度を効果的に改善するこ
とができる。ダブルエッジ検出回路６４０は、例えばＤ型フリップフロップで実装される
。
形態に適用することもできる。図６を参照すると、図６は本発明の別の実施形態による高
分解能ＴＤＣのブロック略図である。本実施形態のＴＤＣ６００は図１の実施形態のアー
キテクチャに基づいており、その動作の詳細は上記の実施形態に類似するため、その詳細
は省略する。本実施形態のＴＤＣ６００は更にダブルエッジ検出回路６４０及び６５０を
含む。ダブルエッジ検出回路６４０はカウンタ６１０に結合され、ダブルエッジ検出回路
６５０は基準値発生器６２０に結合される。ダブルエッジ検出回路６４０はクロック信号
ＣＬＫの論理レベルを入力信号ＳＩＮの立上りエッジ及び立下りエッジで検出し、クロッ
ク信号ＣＬＫの検出論理レベルに応答して制御信号ＣＴＬ１を発生するため、カウンタ６
１０は制御信号ＣＴＬ１に従って計数動作を実行するかどうかを決定する。例えば、ダブ
ルエッジ検出回路６４０は制御信号ＣＴＬ１をカウンタ６１０のイネーブル端子に供給し
てカウンタ６１０の動作を制御し、パルス幅ＰＷ１を計算する精度を効果的に改善するこ
とができる。ダブルエッジ検出回路６４０は、例えばＤ型フリップフロップで実装される
。
他方、ダブルエッジ検出回路６５０はクロック信号ＣＬＫの論理レベルをルーラー信号
ＳＲＵの立上りエッジ及び立下りエッジで検出し、クロック信号ＣＬＫの検出論理レベル
に応答して制御信号ＣＴＬ２を発生するため、基準値発生器６２０は制御信号ＣＴＬ２に
従って計数動作を実行するかどうかを決定することができる。例えば、ダブルエッジ検出
回路６５０は制御信号ＣＴＬ２を基準値発生器６２０内のカウンタのイネーブル端子に供
給してそのカウンタの動作を制御し、基準値Ｒを計算する精度を効果的に改善することが
できる。ダブルエッジ検出回路６５０は、例えばＤ型フリップフロップで実装される。
ＳＲＵの立上りエッジ及び立下りエッジで検出し、クロック信号ＣＬＫの検出論理レベル
に応答して制御信号ＣＴＬ２を発生するため、基準値発生器６２０は制御信号ＣＴＬ２に
従って計数動作を実行するかどうかを決定することができる。例えば、ダブルエッジ検出
回路６５０は制御信号ＣＴＬ２を基準値発生器６２０内のカウンタのイネーブル端子に供
給してそのカウンタの動作を制御し、基準値Ｒを計算する精度を効果的に改善することが
できる。ダブルエッジ検出回路６５０は、例えばＤ型フリップフロップで実装される。
要するに、本発明の実施形態では、環境変化に起因する計数精度への影響を除去し、良
好なエネルギー使用率を達成するために、ルーラー信号に基づいて発生される基準値を用
いてクロック信号の周波数変化を表し、入力信号のパルス幅と基準値を比較してその相対
的比率を計算する。更に、本発明の実施形態では、入力信号の立下りエッジに対応するク
ロック信号の論理レベルを検出し、計数動作を入力信号に対して実行するかどうかを決定
することによって、計数精度が効果的に改善される。このように、本発明のＴＤＣは高い
分解能の要件を達成することができる。
好なエネルギー使用率を達成するために、ルーラー信号に基づいて発生される基準値を用
いてクロック信号の周波数変化を表し、入力信号のパルス幅と基準値を比較してその相対
的比率を計算する。更に、本発明の実施形態では、入力信号の立下りエッジに対応するク
ロック信号の論理レベルを検出し、計数動作を入力信号に対して実行するかどうかを決定
することによって、計数精度が効果的に改善される。このように、本発明のＴＤＣは高い
分解能の要件を達成することができる。
本発明は電子装置に使用される時間−ディジタル変換器を対象とする。
１００，２００，４００，６００ 時間−ディジタル変換器（ＴＤＣ）
１１０，２１０，２２２，２３４，２３６，４３０，６１０ カウンタ
１２０，６２０ 基準値発生器
１３０，６３０ 比較器
２２４ ラッチ
２２６ 遅延回路
２３２ 比較回路
２４０，２５０ ＡＮＤゲート
４２０，６４０，６５０ ダブルエッジ検出回路
ＢＵＦ１，ＢＵＦ２，ＢＵＦ３ バッファ
ＣＬＫ，ＣＬＫ１，ＣＬＫ２ クロック信号
ＣＫ クロック入力端子
ＣＯＭＰ 比較結果
ＣＲＥ 計数結果
ＣＴＬ，ＣＴＬ１，ＣＴＬ２ 制御信号
ＣＴＲＥＳ カウンタリセット信号
ＥＮ イネーブル端子
Ｆ 分数部分
ＦＥ 立下りエッジ
ＬＡＴＥＮ ラッチイネーブル信号
ＯＷ１，ＰＷ２，ＰＷ２１，ＰＷ２２ パルス幅
Ｐ１，Ｐ２，Ｐ３ パルス
Ｑ 商
Ｒ，Ｒ１，Ｒ２ 基準値
ＲＥ 立上りエッジ
ＲＮ リセット端子
ＳＩＮ 入力信号
ＳＲＵ ルーラー信号
Ｔ１，Ｔ２，ＴＳ，ＴＬＡＳＴ１，ＴＬＡＳＴ２ 区分
ＴＰ１，ＴＰ２ 時点
ＴＣＫ 周期
１１０，２１０，２２２，２３４，２３６，４３０，６１０ カウンタ
１２０，６２０ 基準値発生器
１３０，６３０ 比較器
２２４ ラッチ
２２６ 遅延回路
２３２ 比較回路
２４０，２５０ ＡＮＤゲート
４２０，６４０，６５０ ダブルエッジ検出回路
ＢＵＦ１，ＢＵＦ２，ＢＵＦ３ バッファ
ＣＬＫ，ＣＬＫ１，ＣＬＫ２ クロック信号
ＣＫ クロック入力端子
ＣＯＭＰ 比較結果
ＣＲＥ 計数結果
ＣＴＬ，ＣＴＬ１，ＣＴＬ２ 制御信号
ＣＴＲＥＳ カウンタリセット信号
ＥＮ イネーブル端子
Ｆ 分数部分
ＦＥ 立下りエッジ
ＬＡＴＥＮ ラッチイネーブル信号
ＯＷ１，ＰＷ２，ＰＷ２１，ＰＷ２２ パルス幅
Ｐ１，Ｐ２，Ｐ３ パルス
Ｑ 商
Ｒ，Ｒ１，Ｒ２ 基準値
ＲＥ 立上りエッジ
ＲＮ リセット端子
ＳＩＮ 入力信号
ＳＲＵ ルーラー信号
Ｔ１，Ｔ２，ＴＳ，ＴＬＡＳＴ１，ＴＬＡＳＴ２ 区分
ＴＰ１，ＴＰ２ 時点
ＴＣＫ 周期
Claims (13)
- 入力信号の第１のパルス幅を計算するために前記入力信号をクロック信号に基づいてサ
ンプリングする第１のカウンタと、
基準値を発生するためにルーラー信号を前記クロック信号に基づいてサンプリングする
基準値発生器と、
前記第１のカウンタと前記基準値発生器とに結合され、計数結果を発生するために前記
入力信号の前記第１のパルス幅と前記基準値とを比較する比較器とを備え、
前記クロック信号の周波数は前記ルーラー信号の周波数より大きく、前記ルーラー信号の
周波数は前記入力信号の周波数より大きい、
高分解能の時間−ディジタル変換器。 - 前記基準値発生器は、前記ルーラー信号の第２のパルス幅を計算するために前記ルーラ
ー信号を前記クロック信号に基づいてサンプリングし、前記基準値を発生させるために前
記第２のパルス幅を前記ルーラー信号に基づいて周期的にラッチするように構成されてい
る、請求項１に記載の高分解能の時間−ディジタル変換器。 - 前記基準値発生器は、
前記ルーラー信号の前記第２のパルス幅を計算するために前記ルーラー信号を前記クロ
ック信号に基づいてサンプリングするとともに、前記ルーラー信号の反転信号に基づいて
リセット動作を実行する第２のカウンタと、
前記第２のカウンタと前記比較器との間に結合され、前記ルーラー信号の前記第２のパ
ルス幅を前記基準値として機能するように送信することを決定する、即ち前記ルーラー信
号の前記第２のパルス幅をラッチして前記基準値を前記ルーラー信号の論理レベルに基づ
いて発生することを決定する、ラッチと、
を備える、請求項２に記載の高分解能の時間−ディジタル変換器。 - 前記基準値発生器は更に、
前記第２のカウンタと前記ラッチとに結合され、前記ルーラー信号を受信し、その後前
記ルーラー信号をラッチしてラッチイネーブル信号及びカウンタリセット信号をそれぞれ
発生する遅延回路を備え、前記遅延回路は前記ラッチイネーブル信号を前記ラッチのイネ
ーブル端子に出力し、前記カウンタリセット信号を前記第２のカウンタのリセット端子に
出力するように構成されている、請求項３に記載の高分解能の時間−ディジタル変換器。 - 前記遅延回路は互いに直列に結合された第１のバッファ及び第２のバッファを備える、
請求項４に記載の高分解能の時間−ディジタル変換器。 - 前記ルーラー信号の前記第２のパルス幅は所定の容量変化に従って決定されるように構
成されている、請求項２に記載の高分解能の時間−ディジタル変換器。 - 前記比較器は、
前記第１のカウンタと前記基準値発生器とに結合され、前記基準値と前記第１のパルス
幅とを比較して比較結果を出力する比較回路と、
前記比較回路に結合され、前記第１のパルス幅に対して前記基準値によって除算演算を
実行することによって得られた商を発生するために前記比較結果を計数する第３のカウン
タと、
前記比較回路と前記基準値発生器とに結合され、前記第１のパルス幅に対して前記基準
値によって除算演算を実行することによって得られた余りが０でないときイネーブルされ
る第４のカウンタとを備え、
前記第４のカウンタがイネーブルされたとき、前記第４のカウンタは前記余りを前記基準
値と比較することによって前記計数結果の分数部分を決定するように構成されている、請
求項１に記載の高分解能の時間−ディジタル変換器。 - 前記第１のカウンタは前記比較回路により出力される比較結果に基づいてリセット動作
を実行するように構成されている、請求項７に記載の高分解能の時間−ディジタル変換器
。 - 前記第１のカウンタに結合され、前記クロック信号及び前記入力信号を受信し、第１の
サンプリング結果を出力し前記第１のカウンタのクロック入力端子に供給する第１のＡＮ
Ｄゲートと、
前記基準値発生器に結合され、前記クロック信号及び前記ルーラー信号を受信し、第２
のサンプリング結果を出力し前記基準値発生器のクロック入力端子に供給する第２のＡＮ
Ｄゲートと、
を更に備える、請求項１に記載の高分解能の時間−ディジタル変換器。 - 前記第１のカウンタに結合され、前記入力信号の立上りエッジ及び立下りエッジに基づ
いて前記クロック信号の第１の論理レベルを検出し、前記クロック信号の検出した第１の
論理レベルに応答して第１の制御信号を発生する第１のダブルエッジ検出回路を更に備え
、前記第１のカウンタは前記第１の制御信号に基づいて計数動作を実行するかどうかを決
定するように構成されている、請求項１に記載の高分解能の時間−ディジタル変換器。 - 前記基準値発生器に結合され、前記ルーラー信号の立上りエッジ及び立下りエッジに基
づいて前記クロック信号の第２の論理レベルを検出し、前記クロック信号の検出した第２
の論理レベルに応答して第２の制御信号を発生する第２のダブルエッジ検出回路を更に備
え、前記基準値発生器は前記第２の制御信号に基づいて計数動作を実行するかどうかを決
定するように構成されている、請求項１０に記載の高分解能の時間−ディジタル変換器。 - 前記ダブルエッジ検出回路はＤ型フリップフロップであり、前記Ｄ型フリップフロップ
のクロック入力端子は前記入力信号を受信し、前記Ｄ型フリップフロップの信号入力端子
は前記クロック信号を受信し、前記Ｄ型フリップフロップの出力端子は前記制御信号を前
記カウンタのイネーブル端子に出力するように構成されている、請求項１０に記載の高分
解能の時間−ディジタル変換器。 - クロック信号を供給する位相ロックループ装置と、
前記位相ロックループ装置に結合され、前記クロック信号の論理レベルを入力信号の立
上りエッジ及び立下りエッジに基づいて検出し、前記クロック信号の検出した論理レベル
に応答して制御信号を発生するダブルエッジ検出回路と、
前記位相ロックループ装置と前記ダブルエッジ検出回路とに結合され、前記制御信号に
基づいて計数動作を実行するかどうかを決定するカウンタとを備え、前記カウンタが前記
計数動作を実行するとき、前記カウンタは前記入力信号を前記クロック信号に基づいてサ
ンプリングして前記入力信号に対応する計数結果を出力するように構成されている、高分
解能の時間−ディジタル変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105112933 | 2016-04-26 | ||
| TW105112933A TWI620419B (zh) | 2016-04-26 | 2016-04-26 | 具有高解析度的時間數位轉換器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016178472A Division JP6433955B2 (ja) | 2016-04-26 | 2016-09-13 | 高分解能の時間−ディジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019022237A true JP2019022237A (ja) | 2019-02-07 |
| JP6792602B2 JP6792602B2 (ja) | 2020-11-25 |
Family
ID=60238304
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016178472A Active JP6433955B2 (ja) | 2016-04-26 | 2016-09-13 | 高分解能の時間−ディジタル変換器 |
| JP2018209414A Active JP6792602B2 (ja) | 2016-04-26 | 2018-11-07 | 高分解能の時間−ディジタル変換器 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016178472A Active JP6433955B2 (ja) | 2016-04-26 | 2016-09-13 | 高分解能の時間−ディジタル変換器 |
Country Status (2)
| Country | Link |
|---|---|
| JP (2) | JP6433955B2 (ja) |
| TW (1) | TWI620419B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021077926A (ja) * | 2019-11-05 | 2021-05-20 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその動作方法 |
| JP2022025424A (ja) * | 2020-07-29 | 2022-02-10 | 株式会社デンソー | 時間差デジタル変換回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10763876B2 (en) * | 2018-10-29 | 2020-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus, circuits and methods for calibrating a time to digital converter |
| WO2023019854A1 (zh) * | 2021-08-18 | 2023-02-23 | 神盾股份有限公司 | 时间数字转换装置及其时间数字转换方法 |
| TWI779967B (zh) * | 2021-12-14 | 2022-10-01 | 瑞昱半導體股份有限公司 | 具有適應性比較機制的比較電路及其運作方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2757600B2 (ja) * | 1991-07-30 | 1998-05-25 | 株式会社デンソー | 時間ａ／ｄ変換回路 |
| WO2001069328A2 (en) * | 2000-03-17 | 2001-09-20 | Vector 12 Corporation | High resolution time-to-digital converter |
| JP4337924B2 (ja) * | 2007-05-17 | 2009-09-30 | 株式会社デンソー | Ａ／ｄ変換回路 |
| US8064561B2 (en) * | 2007-09-16 | 2011-11-22 | Infineon Technologies Ag | Determining a time interval based on a first signal, a second signal, and a jitter of the first signal |
| TWI361279B (en) * | 2008-02-01 | 2012-04-01 | Realtek Semiconductor Corp | Time to digital converting circuit and related method thereof |
| US7859344B2 (en) * | 2008-04-29 | 2010-12-28 | Renesas Electronics Corporation | PLL circuit with improved phase difference detection |
| WO2013069173A1 (ja) * | 2011-11-10 | 2013-05-16 | パナソニック株式会社 | 時間差デジタル変換器 |
| US8779787B2 (en) * | 2011-11-16 | 2014-07-15 | Arm Limited | Apparatus and method for determining variation in a predetermined physical property of a circuit |
| JP6182297B2 (ja) * | 2012-07-10 | 2017-08-16 | ローム株式会社 | 周波数測定回路 |
| JP6258722B2 (ja) * | 2014-02-19 | 2018-01-10 | 株式会社メガチップス | タイムデジタルコンバータ及びこれに用いられるキャリブレーション方法 |
| JP6452943B2 (ja) * | 2014-02-27 | 2019-01-16 | 株式会社メガチップス | 周波数比較器 |
-
2016
- 2016-04-26 TW TW105112933A patent/TWI620419B/zh active
- 2016-09-13 JP JP2016178472A patent/JP6433955B2/ja active Active
-
2018
- 2018-11-07 JP JP2018209414A patent/JP6792602B2/ja active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021077926A (ja) * | 2019-11-05 | 2021-05-20 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその動作方法 |
| JP2022025424A (ja) * | 2020-07-29 | 2022-02-10 | 株式会社デンソー | 時間差デジタル変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201739174A (zh) | 2017-11-01 |
| JP2017200162A (ja) | 2017-11-02 |
| JP6433955B2 (ja) | 2018-12-05 |
| TWI620419B (zh) | 2018-04-01 |
| JP6792602B2 (ja) | 2020-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6792602B2 (ja) | 高分解能の時間−ディジタル変換器 | |
| KR102309359B1 (ko) | 레인지 및 감도가 상승한 시간-디지털 컨버터 | |
| US9092013B2 (en) | Time-to-digital converter | |
| CN103257569B (zh) | 时间测量电路、方法和系统 | |
| CN109387776B (zh) | 测量时钟抖动的方法、时钟抖动测量电路和半导体装置 | |
| US7804290B2 (en) | Event-driven time-interval measurement | |
| TWI644516B (zh) | 電路延遲監測設備及方法 | |
| US8896477B2 (en) | Time-to-digital converter | |
| US8736327B2 (en) | Time-to-digital converter | |
| JPWO2006038468A1 (ja) | 位相差測定回路 | |
| US9568889B1 (en) | Time to digital converter with high resolution | |
| JP5666813B2 (ja) | 時間幅測定装置 | |
| TWI768384B (zh) | 用於產生脈衝輸出的電路及方法 | |
| TWI466449B (zh) | 訊號生成裝置及頻率合成器 | |
| CN112578180B (zh) | 延迟电路、时间数字转换器及a/d转换电路 | |
| KR101541175B1 (ko) | 지연선 기반 시간-디지털 변환기 | |
| US6950375B2 (en) | Multi-phase clock time stamping | |
| US7516032B2 (en) | Resolution in measuring the pulse width of digital signals | |
| CN107317581B (zh) | 具有高分辨率的时间数字转换器 | |
| US9274543B2 (en) | Estimation apparatus and method for estimating clock skew | |
| CN108318809B (zh) | 频率抖动的内建自我测试电路 | |
| CN103376357B (zh) | 时脉相位差的估计装置及方法 | |
| TW202024649A (zh) | 信號週期測量電路與方法 | |
| RU187313U1 (ru) | Цифровой частотомер для маломощных интегральных схем | |
| JP2019124478A (ja) | 時間計測回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181107 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201013 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6792602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |