JPWO2006038468A1 - 位相差測定回路 - Google Patents

位相差測定回路 Download PDF

Info

Publication number
JPWO2006038468A1
JPWO2006038468A1 JP2006539221A JP2006539221A JPWO2006038468A1 JP WO2006038468 A1 JPWO2006038468 A1 JP WO2006038468A1 JP 2006539221 A JP2006539221 A JP 2006539221A JP 2006539221 A JP2006539221 A JP 2006539221A JP WO2006038468 A1 JPWO2006038468 A1 JP WO2006038468A1
Authority
JP
Japan
Prior art keywords
circuit
phase difference
delay
signal
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006539221A
Other languages
English (en)
Inventor
中平　博幸
博幸 中平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006038468A1 publication Critical patent/JPWO2006038468A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Phase Differences (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

２つの信号の位相差を精度良く測定しようとする場合に必要な、対象となるパルス幅よりも充分狭い幅、すなわち非常に高速なパルス信号を不要とし、どのような位相差でも精度良く測定できる位相差測定回路を提供することを目的とする。 ２つの入力信号のうち、入力信号（１０２）を一定の周期毎に出力する波形制御回路（１０３）と、一定の周期毎に出力した入力信号（１０２）と入力信号（１０１）との位相差を所定のタイミング毎にパルス幅とする位相差パルス（１０４２）に変換する比較パルス発生回路（１０４）と、前記位相差パルス（１０４２）を累積することにより周期信号（１０５１）を生成する周期信号発生回路（１０５）と、周期信号（１０５１）の周期を計測する計測回路（１０６）とを備えた。これにより、位相差が小さい場合でも、高速なパルス信号が不要となり、回路そのものを高速化、高精度化する必要がなくなるため、回路構成が容易になる。

Description

本発明は２つの信号の位相差を測定する位相差測定回路に関するものである。
２つの位相差を測定する従来の回路において、位相差を測定する場合、該２つの信号の位相差の幅をもつパルス波形を生成し、その幅を前記パルス波形よりも高速なパルス信号でカウントしている（例えば、特許文献１参照）。
図１９、及び図２０を用いて、高速なパルス信号で位相差を測定する従来の回路である位相差判別回路を説明する。
図１９は、高速パルス信号を用いる位相差判別回路の構成を示す図であり、図２０は、各回路から出力される信号の波形図である。
図において、位相差判別回路は、入力信号１５１ａ及び１５１ｂの波形整形を行う波形整形回路１５２ａ及び１５２ｂと、各入力信号の位相差を示すパルス波形Ｓ５を生成するエクスクルシブオア回路１５３と、前記位相差を示すパルス波形を所定の期間ｔ１だけカウントする第１のカウンタ１５４と、信号をカウントするための高速パルス信号発生器１５５を、所定の期間ｔ１を切り替えるためのスイッチ１５６と、第１のカウンタ１５４からの出力Ｓ９を所定の期間ｔ２だけカウントする第２のカウンタ１５７と、位相差の検出結果を出力するＲＳフリップフロップ１５８とから構成される。
また、第１のカウンタの出力Ｑ１〜Ｑ４はそれぞれｔ１の期間が異なるものであり、また、第２のカウンタの出力Ｑ４〜Ｑ６は、それぞれｔ２の期間が異なるものであり、それぞれ所望の期間を選択する。
図２０に示すように、波形整形回路１５２ａ、及び１５２ｂは、２つの入力信号１５１ａ、及び１５１ｂである信号Ｓ１及びＳ２をそれぞれ入力して、矩形波信号Ｓ３、Ｓ４を生成し、該波形整形された入力信号Ｓ３、Ｓ４はエクスクルシブオア回路１５３により、それらの位相差に応じたパルス波形が生成される。そして、第１のカウンタ１５４では、この位相差パルスを計測し、該位相差パルスが所定のカウント値ｔ１を超えたら、第２のカウンタ１５７及びＲＳフリップフロップ回路１５８に出力される出力信号Ｓ９が「１」となる。第２のカウンタ１５７は、信号Ｓ９によってリセットされ、高速パルス信号Ｓ８をカウントし、所定のカウント値ｔ２を超えたら、ＲＳフリップフロップ１５８に出力される出力信号Ｓ１０が「１」となる。ＲＳフリップフロップ１５８は、セット端子Ｓに入力されるＳ９が「１」になると、出力信号Ｓ１１が「１」となることによりセットされ、リセット端子Ｒに入力される信号Ｓ１０が「１」となると出力信号Ｓ１１が「０」となることによりリセットされる。
このように、高速パルスで位相差を表すパルス幅Ｓ５をカウントした値が所定のカウント値ｔ１を超えた場合、位相差が発生したと判断される。
特許第２７８３５４３号公報（第４頁、第１図、第２図）
しかしながら、前記従来の構成では、位相差を表すパルス幅が小さくなった場合、それを精度良く測定しようとするならば、対象となるパルス幅よりも充分狭い幅、すなわち非常に高速なパルス信号が必要という課題を有していた。これは測定の対象となる信号の周波数にはよらず、要求される位相差の分解能のみに依存する。結果的に分解能を上げようとすれば、おのずと高速パルス信号はより高速なものが要求されることになる。
本発明は、前記従来の課題を解決するもので、どのような位相差でも、高速なパルス信号を必要とせず精度良く測定できる位相差測定回路を提供することを目的とする。
前記従来の課題を解決するために本発明の請求項１に係る位相差測定回路は、２つの入力信号の位相差を測定する位相差測定回路において、前記２つの入力信号のうち、一方の入力信号を一定の周期毎に出力する波形制御回路と、前記波形制御回路にて一定の周期毎に出力された一方の入力信号ともう一方の入力信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたものである。
また、本発明の請求項２に係る位相差測定回路は、２つの入力信号の位相差を測定する位相差測定回路において、前記２つの入力信号のうち、一方の入力信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、前記位相シフト回路にてｎπだけシフトされた一方の入力信号ともう一方の入力信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたものである。
また、本発明の請求項３に係る位相差測定回路は、請求項１または２に記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路からの出力によって駆動し、電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたものである。
また、本発明の請求項４に係る位相差測定回路は、請求項３に記載の位相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御するものである。
また、本発明の請求項５に係る位相差測定回路は、請求項３に記載の位相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するものである。
また、本発明の請求項６に係る位相差測定回路は、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延させた信号を一定の周期毎に出力する波形制御回路と、前記入力信号と前記波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたものである。
また、本発明の請求項７に係る位相差測定回路は、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延回路で遅延させた信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、前記入力信号と前記前記位相シフト回路にてｎπだけシフトされた信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたものである。
また、本発明の請求項８に係る位相差測定回路は、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらにｎπ（ｎは自然数）だけ遅延させる遅延回路と、前記入力信号と前記遅延回路から出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたものである。
また、本発明の請求項９に係る位相差測定回路は、請求項６から８のいずれかに記載の位相差測定回路において、前記遅延回路の遅延量を制御する遅延制御回路を備え、前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信号から遅延量の異なる２以上の信号を生成するものである。
また、本発明の請求項１０に係る位相差測定回路は、請求項９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を変更するものである。
また、本発明の請求項１１に係る位相差測定回路は、請求項９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を単調に増加、あるいは単調に減少させる制御を行うものである。
また、本発明の請求項１２に係る位相差測定回路は、請求項６から８のいずれかに記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたものである。
また、本発明の請求項１３に係る位相差測定回路は、請求項１２に記載の位相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御するものである。
また、本発明の請求項１４に係る位相差測定回路は、請求項１２に記載の位相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するものである。
また、本発明の請求項１５に係る位相差測定回路は、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延させた信号を一定の周期毎に出力する波形制御回路と、前記入力信号と前記波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路とを備えたものである。
また、本発明の請求項１６に係る位相差測定回路は、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延回路で遅延させた信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、前記入力信号と前記位相シフト回路にてｎπだけシフトされた信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路とを備えたものである。
また、本発明の請求項１７に係る位相差測定回路は、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらにｎπ（ｎは自然数）だけ遅延させる遅延回路と、前記入力信号と前記遅延回路から出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路とを備えたものである。
また、本発明の請求項１８に係る位相差測定回路は、請求項１５から１７のいずれかに記載の位相差測定回路において、前記計測回路は、測定値を保持するレジスタを少なくとも２つ有し、前記統計回路は、前記レジスタに格納された情報に基づいて統計情報を生成するものである。
また、本発明の請求項１９に係る位相差測定回路は、請求項１５から１７のいずれかに記載の位相差測定回路において、前記遅延回路の遅延量を制御する遅延制御回路を備え、前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信号から遅延量の異なる２以上の信号を生成するものである。
また、本発明の請求項２０に係る位相差測定回路は、請求項１９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を変更するものである。
また、本発明の請求項２１に係る位相差測定回路は、請求項１９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を単調に増加、あるいは単調に減少させる制御を行うものである。
また、本発明の請求項２２に係る位相差測定回路は、請求項１５から１７のいずれかに記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたものである。
また、本発明の請求項２３に係る位相差測定回路は、請求項２２に記載の位相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御するものである。
また、本発明の請求項２４に係る位相差測定回路は、請求項２２に記載の位相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するものである。
本発明の請求項１に係る位相差測定回路によれば、２つの入力信号の位相差を測定する位相差測定回路において、前記２つの入力信号のうち、一方の入力信号を一定の周期毎に出力する波形制御回路と、前記波形制御回路にて一定の周期毎に出力された一方の入力信号ともう一方の入力信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたので、位相差が小さい場合でも、高速パルスを用いることなく精度良く測定することができ、回路そのものを高速化、高精度化する必要がなくなるため、回路構成を容易にできる効果がある。
また、本発明の請求項２に係る位相差測定回路によれば、２つの入力信号の位相差を測定する位相差測定回路において、前記２つの入力信号のうち、一方の入力信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、前記位相シフト回路にてｎπだけシフトされた一方の入力信号ともう一方の入力信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたので、位相差が小さい場合でも、高速パルスを用いることなく精度良く測定することができ、回路そのものを高速化、高精度化する必要がなくなるため、回路構成を容易にできる効果がある。
また、本発明の請求項３に係る位相差測定回路によれば、請求項１または２に記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路からの出力によって駆動し、電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたので、微小な位相差においても、位相差を電荷量に変換して蓄積することにより、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項４に係る位相差測定回路によれば、請求項３に記載の位相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御するので、微小な位相差においても、位相差に対応した電荷量を出力することができ、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項５に係る位相差測定回路によれば、請求項３に記載の位相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するので、アナログである２つの入力信号の微小な位相差をデジタル数値として得ることができ、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項６に係る位相差測定回路によれば、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延させた信号を一定の周期毎に出力する波形制御回路と、前記入力信号と前記波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
また、本発明の請求項７に係る位相差測定回路によれば、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延回路で遅延させた信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、前記入力信号と前記前記位相シフト回路にてｎπだけシフトされた信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
また、本発明の請求項８に係る位相差測定回路によれば、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらにｎπ（ｎは自然数）だけ遅延させる遅延回路と、前記入力信号と前記遅延回路から出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
また、本発明の請求項９に係る位相差測定回路によれば、請求項６から８のいずれかに記載の位相差測定回路において、前記遅延回路の遅延量を制御する遅延制御回路を備え、前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信号から遅延量の異なる２以上の信号を生成するので、設定した２つ以上の遅延量が正常に遅延されているかを確認することができ、２つ以上の異なる遅延量が設定できる遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
また、本発明の請求項１０に係る位相差測定回路によれば、請求項９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を変更するので、設定した２つ以上の遅延量が正常に遅延されているかを時間間隔毎に確認することができ、２つ以上の異なる遅延量が設定できる遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
また、本発明の請求項１１に係る位相差測定回路によれば、請求項９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を単調に増加、あるいは単調に減少させる制御を行うので、設定した２つ以上の遅延量が段階的に正常に遅延されているかを時間間隔毎に確認することができ、２つ以上の異なる遅延量が設定できる遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
また、本発明の請求項１２に係る位相差測定回路によれば、請求項６から８のいずれかに記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたので、微小な遅延量により発生させた位相差においても、位相差を電荷量に変換して蓄積することにより、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項１３に係る位相差測定回路によれば、請求項１２に記載の位相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御するので、微小な遅延量により発生させた位相差においても、位相差に対応した電荷量を出力することができ、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項１４に係る位相差測定回路によれば、請求項１２に記載の位相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するので、微小な遅延量により発生させた位相差をデジタル数値として得ることができ、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項１５に係る位相差測定回路によれば、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延させた信号を一定の周期毎に出力する波形制御回路と、前記入力信号と前記波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路とを備えたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項１６に係る位相差測定回路によれば、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延回路で遅延させた信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、前記入力信号と前記位相シフト回路にてｎπだけシフトされた信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報とを生成する統計回路を備えたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項１７に係る位相差測定回路によれば、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらにｎπ（ｎは自然数）だけ遅延させる遅延回路と、前記入力信号と前記遅延回路から出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路とを備えたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項１８に係る位相差測定回路によれば、請求項１５から１７のいずれかに記載の位相差測定回路において、前記計測回路は、測定値を保持するレジスタを少なくとも２つ有し、前記統計回路は、前記レジスタに格納された情報に基づいて統計情報を生成するので、それぞれのレジスタに保持された位相差を比較することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項１９に係る位相差測定回路によれば、請求項１５から１７のいずれかに記載の位相差測定回路において、前記遅延回路の遅延量を制御する遅延制御回路を備え、前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信号から遅延量の異なる２以上の信号を生成するので、設定した２つ以上の遅延量が正常に遅延されているかを確認することができ、２つ以上の異なる遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項２０に係る位相差測定回路によれば、請求項１９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を変更するので、設定した２つ以上の遅延量が正常に遅延されているかを時間間隔毎に確認することができ、２つ以上の異なる遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項２１に係る位相差測定回路によれば、請求項１９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を単調に増加、あるいは単調に減少させる制御を行うので、設定した２つ以上の遅延量が段階的に正常に遅延されているかを時間間隔毎に確認することができ、２つ以上の異なる遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項２２に係る位相差測定回路によれば、請求項１５から１７のいずれかに記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたので、微小な遅延量により発生させた位相差においても、位相差を電荷量に変換して蓄積することにより、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項２３に係る位相差測定回路によれば、請求項２２に記載の位相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御するので、微小な遅延量により発生させた位相差においても、位相差に対応した電荷量を出力することができ、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項２４に係る位相差測定回路によれば、請求項２２に記載の位相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するので、微小な遅延量により発生させた位相差をデジタル数値として得ることができ、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
図１は、本発明の実施の形態１に係る位相差測定回路の構成を示すブロック図 図２は、本発明の実施の形態１に係る位相差測定回路の比較パルス発生回路の一例と入出力の関係を示す図 図３は、本発明の実施の形態１に係る位相差測定回路の周期信号発生回路の構成を示すブロック図 図４は、本発明の実施の形態１に係る位相差測定回路の周期信号発生回路の詳細構成を示す図 図５は、本発明の実施の形態１に係る位相差測定回路において、位相差の等価変換と蓄積の様子を示す図 図６は、本発明の実施の形態１に係る位相差測定回路において、位相差と周期信号の関係を示す図 図７は、本発明の実施の形態１に係る位相差測定回路において、位相差の蓄積の様子を示す図 図８は、本発明の実施の形態２に係る位相差測定回路の構成を示すブロック図 図９は、本発明の実施の形態２に係る位相差測定回路の比較パルス発生回路の一例と入出力の関係を示す図 図１０は、本発明の実施の形態３に係る位相差測定回路の構成を示すブロック図 図１１は、本発明の実施の形態３に係る位相差測定回路の遅延回路の一例を示す図 図１２は、本発明の実施の形態４に係る位相差測定回路の構成を示すブロック図 図１３は、本発明の実施の形態５に係る位相差測定回路の構成を示すブロック図 図１４は、本発明の実施の形態６に係る位相差測定回路の構成を示すブロック図 図１５は、本発明の実施の形態６に係る位相差測定回路の計測回路の一例を示す図 図１６は、本発明の実施の形態６に係る位相差測定回路において、計測回路の入出力の関係を示す図 図１７は、本発明の実施の形態７に係る位相差測定回路の構成を示すブロック図 図１８は、本発明の実施の形態８に係る位相差測定回路の構成を示すブロック図 図１９は、高速パルスを用いて位相差を測定する位相差判別回路の構成を示す図 図２０は、図１９の位相差判別回路において、各回路から出力される信号の波形図
符号の説明
１０、２０、３０、４０、５０、６０、７０、８０ 位相差測定回路
１０１、１０２、３０１ 入力信号
１０３ 波形制御回路
１０４ 比較パルス発生回路
１０５ 周期信号発生回路
１０６、３０６ 計測回路
１０８、２０８、３０８、４０８ 位相差測定回路の出力
２０３ 位相シフト回路
３０３、５０３、８０３ 遅延回路
３１０ 遅延制御回路
４０７ 統計回路
１０３１ 波形制御回路の出力信号
１０４１ イネーブル信号により得られた出力
１０４２ 位相差パルス
１０５１ 周期信号
１０５２ チャージポンプ回路
１０５３ 三角波発生回路
１０５４ コンパレータ
２０３１ 位相シフト回路の出力信号
３０３１ 遅延回路の出力信号
３０３８ マルチプレクサ
３０６１ カウンタ
３０６２ レジスタＡ
３０６３ レジスタＢ
３０６４ 比較器
３１００ａ クロック
３１００ｂ リセット信号
４０７１ 論理和ゲート
４０７２ Ｄフリップフロップ
５０３１ 遅延回路５０３の出力信号
８０３１ 遅延回路８０３の出力信号
１０５２１ 電流源
１０５２２、１０５３２ スイッチ
１０５３１ 容量
１０５３３ ノード
３０３００〜３０３０７ バッファ
１５１ａ、１５１ｂ 入力信号
１５２ａ、１５２ｂ 波形整形回路
１５３ エクスクルシブオア回路
１５４ 第１のカウンタ
１５５ 高速パルス信号発生器
１５６ スイッチ
１５７ 第２のカウンタ
１５８ ＲＳフリップフロップ
以下本発明を実施するための最良の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１における位相差測定回路１０の構成を示すブロック図である。
図において、位相差測定回路１０は、２つの入力信号のうちの一方の入力信号である入力信号１０２を一定の周期毎に出力する波形制御回路１０３と、波形制御回路１０３から出力された入力信号１０３１ともう一方の入力信号である入力信号１０１との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を位相差パルス１０４２として出力する比較パルス発生回路１０４と、比較パルス発生回路１０４で変換された位相差パルス１０４２を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路１０５と、周期信号発生回路１０５から出力された周期信号１０５１を計測する計測回路１０６とから構成される。
次に、以上のように構成された位相差測定回路１０について、図２を用いて位相差パルス１０４２を生成する動作を説明する。
波形制御回路１０３は、入力信号１０２を一定の周期毎に出力する。例えば図２に示すようにイネーブル信号２がＨｉの場合が入力信号１０２の出力期間とし、入力信号１０２を一定の周期毎に出力させる。図２のようなイネーブル信号２の場合、入力信号１０２は入力信号１０１に対してちょうど２πだけ余分に位相が遅れた関係になる。
比較パルス発生回路１０４は、入力信号１０１と波形制御回路１０３の出力１０３１とにより、２つの信号の立ち上がりエッジ間の位相差をパルス幅とする位相差パルス１０４２を出力する。そのための比較パルス発生回路１０４の一例として、例えば、図２に示すようなＲＳラッチ回路を構成することにより、位相差パルス１０４２を生成することができる。このように、ＲＳラッチ回路にて、イネーブル信号２と同じ周期でタイミングの異なるイネーブル信号１により入力信号１０１の波形制御を行った信号１０４１と波形制御回路１０３の出力１０３１との位相差パルス１０４２が生成され、これにより例えば位相差θを持った入力信号１０１及び１０２の２つの信号は、位相差２π＋θを持った２つの信号に変換され、それをパルス幅とする位相差パルス１０４２が生成される。入力信号が周期信号である場合、θと（２π＋θ）は等価である。そして、位相差パルス１０４２は周期信号発生回路１０５に入力される。
なお、本実施の形態１では、比較パルス発生回路１０４としてＲＳラッチ回路を用いた例を示したが、これに限るものではなく、入力信号１０１と１０２との位相差に２πが加算された位相差パルス１０４２が生成できる回路であればよい。すなわち、本実施の形態１ではＲＳラッチ回路内で入力信号１０１の波形制御を行った例を示したが入力信号１０１の波形制御を回路前段で行ってもよく、また、波形制御回路１０３で行っていた入力信号１０２の波形制御についてもＲＳラッチ回路内で行うような構成としてもよい。
また、イネーブル信号２は、任意の周期で出力してもよく、そのときイネーブル信号１はイネーブル信号２と同じ周期で異なるタイミングにするとよい。
図３に周期信号発生回路１０５のブロック図を示す。
図において、周期信号発生回路１０５は、比較パルス発生回路１０４から出力される位相差パルス１０４２に応じて駆動し、電荷を出力するチャージポンプ回路１０５２と、チャージポンプ回路１０５２から出力された電荷を所定量蓄積して三角波を発生させる三角波発生回路１０５３と、三角波発生回路１０５３から出力される三角波を用いて周期信号を生成するコンパレータ１０５４とから構成される。
図４は図３に示した周期信号発生回路１０５を詳細に示した図である。
図において、チャージポンプ回路１０５２は、電荷を出力する電流源１０５２１と位相差パルス１０４２によって制御されるスイッチ１０５２２とを有しており、スイッチ１０５２２を介して電流源１０５２１からの電荷を三角波発生回路１０５３に出力する。三角波発生回路１０５３は、電荷を蓄積する容量１０５３１と、容量をリセットするためのスイッチ１０５３２とを有しており、チャージポンプ回路１０５２からの出力電荷を容量１０５３１に順次蓄積していく。コンパレータ１０５４は、容量１０５３１からの出力と任意の参照電圧１０５４１とを入力とし、容量１０５３１の蓄積電圧が任意の参照電圧１０５４１を超えたことを示すリセットパルスを生成するリセットパルス生成部として、該生成したリセットパルスを周期信号として出力する。また、リセットパルスは三角波発生回路１０５３のスイッチ１０５３２に対しても出力され、容量１０５３１は、リセットパルスの出力によりリフレッシュされる。
以下、図４を用いて本実施の形態１における位相差測定回路１０の周期信号発生回路１０５の動作を示す。
チャージポンプ回路１０５２は、スイッチ１０５２２を介して電流源１０５２１からの電荷を三角波発生回路１０５３に出力する。三角波発生回路１０５３は、チャージポンプ回路からの出力電荷を容量１０５３１に順次蓄積していく。三角波発生回路１０５３では、前記電荷を容量１０５３１に順次蓄積していく。以上の過程により、位相差パルス１０４２で与えられる時間量、すなわち、本位相差測定回路の入力信号１０１と１０２との位相差は、電流パルスに変換後、電荷量に変換される。
そして、コンパレータ１０５４は、容量１０５３１に蓄積された電荷が所定量の位相差とする電荷量である参照電圧１０５４１を超えたときに出力が変化する。すなわちこのときリセットパルスが生成される。そして容量１０５３１は、コンパレータ１０５４からのリセットパルスの出力によってリフレッシュされる。
図５に容量１０５３１の出力、すなわちノード１０５３３の電位と位相差パルス１０４２との関係を示す。前述の通り、チャージポンプ回路１０５２と三角波発生回路１０５３とは、時間・電圧変換回路である。位相差パルス１０４２のパルス幅は容量１０５３１を充電する時間となるため、図５に示すとおり、位相差パルス１０４２がＨｉの期間だけ、ノード１０５３３の電位が上昇する。すなわち、チャージポンプ回路１０５２では、位相差パルス１０４２のパルス幅に応じて出力電荷量が制御される。
このように、容量１０５３１の出力すなわちノード１０５３３は、容量値と入力信号１０１と１０２の位相差の累積とで決まる電位となる。さらにノード１０５３３をコンパレータ１０５４の第一の入力とし、また任意の参照電圧１０５４１を第二の入力とすることにより、コンパレータ１０５４はノード１０５３３が参照電圧１０５４１を超えた時点で出力が変化し、リセットパルスが出力される。また、三角波発生回路１０５３は、コンパレータ１０５４の出力１０５１すなわちリセットパルスをスイッチ１０５３２の入力とすることで、蓄積した電荷を放電し、ノード１０５３３の電位を０とする。すなわち、前述の通り、ノード１０５３３の電位は２つの入力信号１０１と１０２の位相差の累積量を示すため、それが参照電圧１０５４１を超えると、所定量の位相差を累積したとしてコンパレータ１０５４の出力が変化し、該コンパレータ１０５４から出力されるリセットパルスによりスイッチ１０５３２がオンして容量１０５３１はリフレッシュされる。容量１０５３１がリフレッシュされるのと同時にコンパレータ出力１０５４は再度変化し、この時点からまた次の累積を開始する。
このコンパレータ１０５４からの結果出力１０５１は周期信号となる。図６は周期信号１０５１と、２つの信号１０１及び１０２の位相差との関係を示す図である。
図６（ａ）に示すように、ノード１０５３３の電位は、前述のように入力信号１０１と１０２との位相差パルスが電荷として蓄積されることによって上昇する。そして、ノードの電位が参照電圧１０５４１を超えたとき、コンパレータ１０５４の出力が変化、すなわちリセットパルスが出力されることによって、容量１０５３１がリフレッシュされるとともにノード１０５３３の電位が０になる。この繰り返しにより、周期信号１０５１が生成される。
そして、周期信号１０５１は計測回路１０６によって、その周期が計測される。計測回路の一例としてはカウンタがあげられる。そのカウンタのクロックの周波数は任意でよく、入力信号と同じ周波数であってもよい。これによりアナログである２つの入力信号の位相差はデジタル数値として得ることができ、これを本位相差測定回路１０の測定結果とする。なお、算出した本来の位相差の最小の位相差のカウント値が１デジット以上であることが表現できる周波数のクロックであることが好ましく、そのデジット数が多いほど精度が良くなる。
図６（ｂ）は本来の位相差θが小さい場合を示すものである。この場合、位相差パルス１０４２のパルス幅は狭いため、１パルスごとのノード１０５３３の電圧上昇値は小さい。したがって、入力信号１０１と１０２とは、容量１０５３１の充電電圧１０５３３が参照電圧１０５４１と一致するまでに要する比較回数が多く、すなわちコンパレータ１０５４の出力が変化するまでに要する時間が長くなる。よって、周期信号１０５１の周期が長くなり、計測回路１０６が出力するデジタル数値は大きな値を示すことになる。
一方、図６（ｃ）は位相差が大きい場合を示すものである。この場合、位相差パルス１０４２のパルス幅は広いため、１パルスごとのノード１０５３３の電圧上昇値は大きく、入力信号１０１と１０２とは、容量１０５３１の充電電圧１０５３３が参照電圧１０５４１と一致するまでに要する比較回数が少ない。すなわちコンパレータ１０５４の出力が変化するまでに要する時間は短くなる。よって、周期信号１０５１の周期が短くなり、計測回路１０６が出力するデジタル数値は小さな値を示すことになる。
図７は２つの入力信号の周波数と位相差の関係について示したものである。図７（ａ）に示すように、２つの入力信号１０１、１０２の位相差がθのとき、位相差パルス１０４２のパルス幅は２π＋θを示しており、このときノード１０５３３の電位は１回の充電でＶａだけ電圧が上昇するものとすると、２回の充電で２×Ｖａとなる。
一方、図７（ｂ）は図７（ａ）と比べて２つの入力信号の周波数が半分、すなわち周期が２倍になったときの様子を示したものであるが、この場合には同じ位相差２π＋θであっても１回の充電で２×Ｖａだけ電位が上昇してしまう。そこで、このとき、容量１０５３１に充電するための電流源１０５２１を半分にすることで、１回の充電でもＶａとすることができる。つまり、入力信号の周波数に応じて電流源１０５２１の大きさを適応的に変更することで、計測の精度を保つことが可能となる。
このように、２つの入力信号１０１と１０２との位相差が周期信号１０５１の周期に変換され、この周期を計測することで、位相差がデジタル数値で得ることが可能となる。このとき、位相差は２πだけ加算されることと等価な変換が波形制御回路１０３で行われるので、例えば正しい位相差θを示すパルス幅を生成できないような微小な位相差であっても、精度良く計測することが可能となる。２πという位相差は２つの信号の位相差が０のときに求めることができ、例えば入力信号１０１と１０２に同一の信号を与えることで容易に測定できる。また２πとは信号の一周期分に対応するため、その周期がわかるならば、位相差測定回路１０で測定した結果を用いることで、２つの入力信号間の時間のずれも算出可能となる。
以上のような本発明の実施の形態１に係る位相差測定回路は、入力信号１０２を一定の周期毎に出力する波形制御回路１０３と、入力信号１０１と波形制御回路からの出力１０３１との位相差を所定のタイミング毎にパルス幅として出力する比較パルス発生回路１０４と、比較パルス発生回路１０４から出力する位相差パルスを電荷量に変換し、変換した電荷量を蓄積し、該蓄積した電荷量に基づいて周期信号を生成する周期信号発生回路１０５と、周期信号発生回路で生成した周期信号の周期を計測し、アナログである２つの入力信号の位相差をデジタル数値として出力する計測回路とを備えたので、入力信号１０１と１０２との位相差に２π加算した位相差パルスを電荷として累積することにより、２つの入力信号の位相差が正しい位相差θを示すパルス幅を生成できないような微小な位相差であっても、高速なパルス信号を必要とすることなく精度良く計測することができ、回路そのものを高速化、高精度化する必要がなくなるため、回路構成が容易になる。
なお、本実施の形態１に係る位相差測定回路では、２つの入力信号の位相差を示す位相差パルスが、本来の位相差に２πだけ加算されるよう波形制御回路１０３が出力信号を生成するものについて説明したが、位相差パルスが本来の位相差にｎπ（ｎは自然数）だけ加算されるよう波形制御回路１０３が出力信号を生成するようにしても良い。
（実施の形態２）
本発明の実施の形態２に係る位相差測定回路は、実施の形態１における波形制御回路の代わりに、入力した信号を所定の位相だけシフトさせる位相シフト回路を設けたものである。
図８、図９を用いて、実施の形態２に係る位相差測定回路を説明する。実施の形態１と同様の構成については説明を省略し、実施の形態１と異なる点のみ説明を行う。
図８は、本発明の実施の形態２に係る位相差測定回路の構成を示す図であり、図９は、実施の形態２に係る位相差測定回路の比較パルス発生回路の一例と入出力の関係を示す図である。
本実施の形態２に係る位相差測定回路２０は、図８に示すように、本実施の形態１における波形制御回路１０３の代わりに、入力信号１０２を所定の位相だけシフトして出力する位相シフト回路２０３を設けている。このとき、入力信号１０２を所定の位相だけシフトして出力する。例えば、図９に示すように、それぞれのパルスが２πだけ遅れた位相を出力する出力信号２０３１が得られるようにシフトする。そして、比較パルス発生回路１０４は入力信号１０１と位相シフト回路２０３の出力２０３１とにより、２つの信号の立ち上がりエッジ間の位相差をパルス幅とする位相差パルス１０４２を出力する。そのための比較パルス発生回路１０４の一例として例えば、図２と同様のＲＳラッチ回路により、位相差パルス１０４２を生成することができる。このように、ＲＳラッチ回路にて、イネーブル信号により入力信号１０１の波形制御を行った信号１０４１と位相シフト回路２０３にて位相がシフトされた出力２０３１との位相差パルス１０４２が生成され、すなわち、これにより例えば位相差θを持った入力信号１０１及び１０２の２つの信号は、位相差２π＋θを持った２つの信号に変換され、それをパルス幅とする位相差パルス１０４２が生成される。入力信号が周期信号である場合、θと（２π＋θ）は等価である。すなわち、位相シフト回路２０３のシフト量が２πで、図１の波形制御回路１０３のイネーブル信号が図２に示す関係にあるとき、波形制御回路１０３と位相シフト回路２０３は機能的に等価な回路となる。したがって、比較パルス発生回路１０４以降の動作は実施の形態１の説明と同様となる。
なお、本実施の形態２に係る位相差測定回路２０において、比較パルス発生回路１０４としてＲＳラッチ回路を用いた例を示したが、これに限るものではなく、入力信号１０１と１０２との位相差に２πが加算された位相差パルス１０４２が生成できる回路であればよい。
また、実施の形態１と同様、入力信号１０１の波形制御をＲＳラッチ回路前段で行ってもよい。
以上のような本発明の実施の形態１に係る位相差測定回路は、入力信号１０２を所定の位相だけシフトさせて出力する位相シフト回路２０３と、入力信号１０１と位相シフト回路２０３からの出力２０３１との位相差を所定のタイミング毎にパルス幅として出力する比較パルス発生回路１０４と、比較パルス発生回路１０４から出力する位相差パルスを電荷量に変換し、変換した電荷量を蓄積し、該蓄積した電荷量に基づいて周期信号を生成する周期信号発生回路１０５と、周期信号発生回路で生成した周期信号の周期を計測し、アナログである２つの入力信号の位相差をデジタル数値として出力する計測回路とを備えたので、入力信号１０１と１０２との位相差に２π加算した位相差パルスを電荷として累積することにより、２つの入力信号の位相差が正しい位相差θを示すパルス幅を生成できないような微小な位相差であっても、高速なパルス信号を必要とすることなく精度良く計測することができ、回路そのものを高速化、高精度化する必要がなくなるため、回路構成が容易になる。
なお、本実施の形態２に係る位相差測定回路では、入力信号の位相を２πだけシフトさせる位相シフト回路２０３について説明したが、ｎπ（ｎは自然数）だけ位相をシフトさせる位相シフト回路としても良い。
（実施の形態３）
本発明の実施の形態３に係る位相差測定回路は、遅延回路が正常に動作しているかどうかの判定を行うために、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定するようにしたものである。
以下、本発明の実施の形態３に係る位相差測定回路について説明する。実施の形態１と同じ構成要素については同じ符号を用い、説明を省略する。
図１０は本発明の実施の形態３の位相差測定回路３０の構成を示すブロック図である。
図において、遅延回路３０３は所定の周期を有する入力信号３０１を所定の遅延量だけ遅延させるものであり、遅延制御回路３１０は、遅延回路で遅延させる遅延量を制御するものである。
まず、遅延回路３０３は、入力信号３０１を所定の遅延量だけ遅延させる。例えば遅延量を位相に変換して考えると、位相θだけ信号を遅延させた場合、遅延回路３０３の出力３０３１と入力信号３０１との関係は、図１で示すところの入力信号１０１と１０２との関係と等価になる。波形制御回路１０３は実施の形態１と同様に信号に２πだけ加算するものとすると、比較パルス発生回路１０４へ入力される２つの信号、３０１と１０３１の位相差は２π＋θとなる。したがって、比較パルス発生回路１０４以降の動作は、実施の形態１と同じである。
遅延回路３０３および遅延制御回路３１０の一例を図１１に示す。遅延回路３０３は図１１に示すようにバッファ３０３００〜３０３０７で構成され、いずれの入力もマルチプレクサ３０３８に入力され、遅延制御回路３１０による制御により１つだけ選択されて出力３０３１となる。遅延制御回路３１０は最も簡易なものとしてアップカウンタがある。クロック３１００ａによりカウントアップし、リセット３１００ｂによりカウント値がリセットされる。ここでは遅延制御回路３１０により、遅延回路３０３は所定の時間間隔で徐々に遅延量が大きくなるように制御されるものとする。なお、ここでは図示していないが、バッファ３０３００〜３０３０７の入出力の遅延量をＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）あるいはＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）で入力信号３０１の周期と同じになるように制御してやれば、遅延回路の出力３０３１は入力信号３０１の２πｎ／８（ｎは０〜７）だけ位相がシフトされたものとなる。また、本実施の形態３において、バッファ３０３００〜３０３０７により入力信号を遅延させる遅延回路を用いたが、これに限るものではなく、遅延制御回路の制御に基づいて、入力信号から遅延量の異なる２以上の信号を生成するような遅延回路であれば良い。
ここで所定の遅延量、すなわち既知の位相差を遅延回路３０３で生成しながらも、それを後段の比較パルス発生回路１０４、周期信号発生回路１０５、計測回路１０６で測定する意味を説明する。
遅延回路３０３を半導体に実装する場合、製造上のばらつきは免れない。あるいは電気特性、温度特性による遅延時間のばらつきも同様である。これらの要因を加味して、設定した遅延量だけの遅延をもって遅延回路３０３から出力されているかどうかを評価もしくは検査を容易に行うためのものである。遅延制御回路３１０によりバッファごとの遅延量、すなわち位相差が選択でき、その位相差は微小であろうとも、波形制御回路１１０３より例えば２πの位相が加算されるため、精度の良い計測が可能となる。比較パルス発生回路１０４以降の動作は実施の形態１と同様となる。このように、遅延回路３０３においてバッファ毎に正常な遅延量だけ遅延されているかを、入力信号３０１と遅延回路３０３にて遅延した信号３０３１との位相差を測定することにより判定することができる。
以上のような本発明の実施の形態３に係る位相差測定回路は、前記入力信号３０１を所定の遅延量だけ遅延させる遅延回路３０３と、遅延回路３０３の遅延量を制御する遅延制御回路３１０と、前記遅延させた信号を一定の周期毎に出力する波形制御回路１０３と、前記入力信号３０１と前記波形制御回路１０３にて一定の周期毎に出力された信号１０３１との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅１０４２を出力する比較パルス発生回路１０４と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路１０５と、前記周期信号１０５１の周期を測定する計測回路１０６とを備え、入力信号を遅延回路にて所定の遅延量だけ遅延させ、入力信号と遅延回路にて遅延させた信号との位相差を測定するようにしたので、遅延回路３０３により生じさせた位相差を確認することによって、設定した遅延量が遅延されているかを確認することができ、遅延回路が正常動作しているかどうかの判定を行うことができる。
なお、本実施の形態３では遅延制御回路３１０を用いて、所定の時間間隔毎に、徐々に遅延量が大きくなるように制御したが、反対に、徐々に小さくなるように制御するようにしてもよく、また、所定の時間間隔毎に、所望の遅延量に変更させても良い。
また、本実施の形態３では、複数の遅延量を設定できる遅延回路を用いたが、遅延量を固定させた遅延回路を用いても良く、この場合、遅延回路を小さくできるとともに、遅延制御回路を要することがないため、回路規模を縮小することができる。
また、本実施の形態３に係る位相差測定回路は、２つの入力信号の位相差を示す位相差パルスが、本来の位相差に２πだけ加算されるよう波形制御回路が出力信号を生成するものについて説明したが、位相差パルスがｎπ（ｎは自然数）だけ加算されるよう波形制御回路１０３が出力信号を生成するようにしても良い。
（実施の形態４）
本発明の実施の形態４に係る位相差測定回路は、実施の形態３に係る位相差測定回路の波形制御回路の代わりに、入力した信号を所定の位相だけシフトさせる位相シフト回路を設けたものである。
図１２を用いて、実施の形態４に係る位相差測定回路４０を説明する。実施の形態３と同様の構成については説明を省略し、実施の形態３と異なる点のみ説明を行う。
図１２は、本発明の実施の形態４に係る位相差測定回路の構成を示す図である。
本実施の形態４に係る位相差測定回路４０は、図１２に示すように、本実施の形態３における波形制御回路１０３の代わりに、遅延回路３０３から出力された信号３０３１を所定の位相だけシフトして出力する位相シフト回路２０３を設けている。
実施の形態３と同様、まず、遅延回路３０３は入力信号３０１を所定の遅延量だけ遅延させる。例えば遅延量を位相にして考えると、位相θだけ信号を遅延させた場合、遅延回路３０３の出力３０３１と入力信号３０１との関係は図１で示すところの入力信号１０１と１０２との関係と等価になる。位相シフト回路２０３では、実施の形態２と同様に、入力した信号のそれぞれのパルスが２πだけ遅れた位相を出力する出力信号２０３１が得られるようにシフトする。これにより、比較パルス発生回路１０４へ入力される２つの信号、３０１と２０３１との位相差は２π＋θとなる。したがって、比較パルス発生回路１０４以降の動作は実施の形態１と同様となる。
遅延回路３０３及び遅延制御回路３１０は、実施の形態３と同様に、図１１に示すような構成とし、また、遅延制御回路３１０により遅延回路３０３は所定の時間間隔で徐々に遅延量が大きくなるように制御されるものとする。また、実施の形態３と同様に、バッファ３０３００〜３０３０７の入出力の遅延量をＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）あるいはＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）で入力信号３０１の周期と同じになるように制御してやれば、遅延回路の出力３０３１は入力信号３０１の２πｎ／８（ｎは０〜７）だけ位相がシフトされたものとなる。なお、遅延回路は、遅延制御回路の制御に基づいて、入力信号から遅延量の異なる２以上の信号を生成するような遅延回路であれば何でもよい。
以上のような本発明の実施の形態４に係る位相差測定回路４０は、入力信号３０１を所定の遅延量だけ遅延させる遅延回路３０３と、遅延回路３０３の遅延量を制御する遅延制御回路３１０と、前記遅延回路で遅延させた信号の位相３０３１を２πだけシフトする位相シフト回路２０３と、前記入力信号３０１と前記前記位相シフト回路にて２πだけシフトされた信号２０３１との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅１０４２を出力する比較パルス発生回路１０４と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路１０５と、前記周期信号１０５１の周期を測定する計測回路１０６とを備え、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定するようにしたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が遅延されているかを確認することができ、遅延回路が正常動作しているかどうかの判定を行うことができる。
なお、本実施の形態４に係る位相差測定回路４０では、遅延回路３０３から出力された信号の位相を２πだけシフトさせる位相シフト回路２０３について説明したが、ｎπ（ｎは自然数）だけ位相をシフトさせる位相シフト回路としても良い。
また、本実施の形態４では遅延制御回路３１０を用いて、所定の時間間隔毎に、徐々に遅延量が大きくなるように制御したが、反対に、徐々に小さくなるように制御するようにしてもよく、また、所定の時間間隔毎に、所望の遅延量に変更させても良い。
また、本実施の形態４では、複数の遅延量を設定できる遅延回路を用いたが、遅延量を固定させた遅延回路を用いても良く、この場合、遅延回路を小さくできるとともに、遅延制御回路を要することがないため、回路規模を縮小することができる。
（実施の形態５）
本発明の実施の形態５に係る位相差測定回路は、実施の形態３に係る位相差測定回路の波形制御回路の代わりに、遅延回路にて、入力した信号を所定量遅延させるとともに、該遅延させた信号の位相をさらに２πだけ遅延させるものである。
図１３を用いて、実施の形態５に係る位相差測定回路５０を説明する。実施の形態３と同様の構成については説明を省略し、実施の形態３と異なる点のみ説明を行う。
図１３は、本発明の実施の形態５に係る位相差測定回路５０の構成を示す図である。
本実施の形態５に係る位相差測定回路５０は、図１３に示すように、本実施の形態３における波形制御回路１０３の代わりに、入力信号３０１を所定の遅延量だけ遅延するとともに、該遅延した信号の位相をさらに２πだけ遅延させた信号５０３１を出力する遅延回路５０３を設けている。
実施の形態３と同様、まず、遅延回路５０３は入力信号３０１を所定の遅延量だけ遅延させる。ここでは遅延量を位相にして考えると、θだけ遅延されるものとする。さらに遅延回路５０３は、所定の遅延量だけ遅延した信号のそれぞれのパルスがさらに２πだけ遅延した位相を出力する出力信号５０３１が得られるようにする。これにより、比較パルス発生回路１０４へ入力される２つの信号、３０１と５０３１との位相差は２π＋θとなり、図１０で示すところの入力信号３０１と１０３１との関係と等価になる。したがって、比較パルス発生回路１０４以降の動作は実施の形態１と同様となる。
入力信号３０１の位相をθだけシフトさせるには、遅延回路５０３を、図１１に示すようなバッファ３０３００〜３０３０７を設けた構成とし、遅延制御回路３１０により１つだけ選択するようにする。また、実施の形態３と同様に、バッファ３０３００〜３０３０７の入出力の遅延量をＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）あるいはＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）で入力信号３０１の周期と同じになるように制御してやれば、入力信号の２πｎ／８（ｎは０〜７）だけ位相がシフトされたものとなる。また、遅延回路５０３は遅延制御回路により所定の時間間隔で徐々に遅延量θが大きくなるように制御されるものとする。本実施の形態５に係る遅延回路５０３は、上記のように２πｎ／８（ｎは０〜７）だけ位相させた後、後段でさらに２πだけ遅延させるものであり、上記構成に加えて、例えば、マルチプレクサ３０３８の後段に２つのインバータ（図示せず）を構成することにより、位相がさらに２πだけ遅延され、入力信号３０１は、遅延回路５０３により２π＋θだけ位相がシフトされる。なお、バッファ３０３００の前段で２πだけ位相を遅延させるようにしてもよく、この場合バッファ３０３００の前段にインバータを設けるとよい。
以上のような本発明の実施の形態５に係る位相差測定回路５０は、前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらに２πだけ遅延させる遅延回路５０３と、遅延回路５０３の遅延量を制御する遅延制御回路３１０と、前記入力信号３０１と前記遅延回路５０３から出力された信号５０３１との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅１０４２を出力する比較パルス発生回路１０４と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路１０５と、前記周期信号１０５１の周期を測定する計測回路１０６とを備え、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定するようにしたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が遅延されているかを確認することができ、遅延回路が正常動作しているかどうかの判定を行うことができる。
なお、本実施の形態５に係る位相差測定回路では、所定の遅延量だけ遅延させた信号からさらに２πだけ遅延させる遅延回路５０３について説明したが、例えばｎ個のインバータを用いて、ｎπ（ｎは自然数）だけさらに位相を遅延させるような遅延回路としても良い。
また、本実施の形態５では遅延制御回路３１０を用いて、所定の時間間隔毎に、徐々に遅延量が大きくなるように制御したが、反対に、徐々に小さくなるように制御するようにしてもよく、また、所定の時間間隔毎に、所望の遅延量に変更させても良い。
また、本実施の形態５では、複数の遅延量を設定できる遅延回路を用いたが、遅延量を固定させた遅延回路を用いても良く、この場合、遅延回路を小さくできるとともに、遅延制御回路を要することがないため、回路規模を縮小することができる。
（実施の形態６）
本発明の実施の形態５に係る位相差測定回路は、遅延回路が正常に動作しているかどうかの判定を自動的に行うために、実施の形態３の位相差測定回路に所定期間の統計結果を得る統計回路を備えたものである。
以下、本発明の実施の形態６に係る位相差測定回路６０について説明する。実施の形態１、及び実施の形態３と同様の構成については同じ符号を用い、説明を省略する。
図１４〜図１６を用いて、計測結果を用いることにより、所定期間の統計結果を得る例について説明する。
図１４は、計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路４０７を有する位相差測定回路６０を示すブロック図である。
実施の形態３と同様、まず、遅延回路３０３は入力信号３０１を所定の遅延量だけ遅延させる。例えば遅延量を位相にして考えると、位相θだけ信号を遅延させた場合、遅延回路３０３の出力３０３１と入力信号３０１との関係は図１で示すところの入力信号１０１と１０２との関係と等価になる。波形制御回路１０３は実施の形態１と同様に信号に２πだけ加算するものとする。これにより、比較パルス発生回路１０４へ入力される２つの信号、３０１と１０３１との位相差は２π＋θとなる。したがって、比較パルス発生回路１０４、及び周期信号発生回路１０５の動作は実施の形態１と同様となる。
遅延回路３０３及び遅延制御回路３１０は、実施の形態３と同様に、図１１に示すような構成とし、また、遅延制御回路３１０により遅延回路３０３は所定の時間間隔で徐々に遅延量が大きくなるように制御されるものとする。また、実施の形態３と同様に、バッファ３０３００〜３０３０７の入出力の遅延量をＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）あるいはＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）で入力信号３０１の周期と同じになるように制御してやれば、遅延回路の出力３０３１は入力信号３０１の２πｎ／８（ｎは０〜７）だけ位相がシフトされたものとなる。なお、遅延回路は、遅延制御回路の制御に基づいて、入力信号から遅延量の異なる２以上の信号を生成するような遅延回路であれば何でもよい。
次に、本実施の形態６に係る位相差測定回路における計測回路３０６について図１５を用いて説明する。
図１５は計測回路３０６の回路構成の一例を示す図である。
図において、計測回路３０６は周期信号１０５１の周期を、カウンタ３０６１を使って計測する。このカウンタ３０６１はカウントアップのためのクロックを、任意の周波数である基準クロック、例えば入力信号３０１と同じ周波数でもよい、とし、カウント値をリセットするための信号を周期信号１０５１とする。レジスタＡ３０６２は周期信号の周期を保持するもので、周期信号１０５１によりカウンタ３０６１がリセットされる直前にそのときのカウント値を保持する。レジスタＢ３０６３はレジスタＡ３０６２が周期信号１０５１によって更新される直前にそのときのレジスタＡ３０６２の値を保持する。つまり、レジスタＢには１つ前の周期信号１０５１の周期が保持されることになる。比較器３０６４はレジスタＡ３０６２とレジスタＢ３０６３との値を比較するものであり、レジスタＡ３０６２の値の方が大きい場合には１を、レジスタＢ３０６３の方が大きい場合には０を出力するものとし、それを計測回路３０６の出力３０８とする。なお、本実施の形態６において、異なる周期の測定値を保持するために２つのレジスタを用いたが、その数に限りはなく、２つ以上のレジスタを用いても良い。
次に、統計回路４０７であるが、これは所定期間内における計測回路３０６の出力の履歴を保存することによって統計情報を生成するものであり、図１４のように論理和ゲート４０７１とＤフリップフロップ回路４０７２とで構成され、遅延制御回路３１０のリセット３１００ｂと同じ信号でＤフリップフロップ回路４０７２はリセットされる。
次に、図１６を用いて本実施の形態６に係る位相差測定回路６０において、遅延回路が正常に動作しているか否かの判定を自動的に行う動作を説明する。
ここでは説明を簡単にするために、遅延回路３０３の遅延量は設定した遅延量に対して一回のみの計測とし、遅延量が単調に増加する方向に遅延制御回路３１０を制御するものとする。また、設定した遅延量が安定するまでのセトリング時間は無視するものとし、計測回路３０６の基準クロックは入力信号３０１と同じ周波数とする。
図に示すように、この場合、遅延量を変換した位相差は最初は小さいが、遅延制御回路３１０により遅延量が大きくなるように遅延回路３０３は制御されるので、位相差は大きくなっていく。このことを容量１０５３１のノード１０５３３の電位の変化で示すならば、参照電圧１０５４１になる時間は段々と短くなることを意味している。つまり、周期信号１０５１の周期が短くなり、カウンタ３０６１でカウントされる数値も小さくなる。
これらの過程より、遅延制御回路３１０で遅延回路の遅延量が徐々に大きくなるように制御される場合、図１６（ａ）に示すように、比較器３０６４への入力であるレジスタＡ３０６２とレジスタＢ３０６３との比較結果は常にレジスタＢ３０６３の方が大きくなる、ということがわかる。したがって、計測回路３０６の出力３０８は常に０となる。遅延回路３０６が製造上のばらつきや温度特性、電気特性に依らず正常動作しているならば、計測回路３０６の出力３０８は常に０なので、位相差測定回路６０の出力４０８は常に０となる。
もし、図１６（ｂ）のように、ある遅延量の設定で大小の関係が異常になったならば、比較器３０６４の出力３０８は１になり、それは統計回路４０７でＤフリップフロップ回路４０７２がリセットされるまで異常状態を保持しておく。このように設定すれば、必要とする遅延量の評価もしくは検査を連続で行い、異常状態の発生の有無だけが容易に測定できる。
つまり、この位相差測定回路６０は測定の開始信号を３１００ｂとし、その測定結果の評価を４０８とするＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）回路を構成している。
なお、ここでは説明の簡単化のために、各位相量について一回だけの測定としているが複数周期に渡り測定することで、その平均や分散といった統計データを容易に得ることが可能になるのはいうまでもない。
以上のような本発明の実施の形態６に係る位相差測定回路６０は、前記入力信号３０１を所定の遅延量だけ遅延させる遅延回路３０３と、遅延回路３０３の遅延量を制御する遅延制御回路３１０と、前記遅延させた信号を一定の周期毎に出力する波形制御回路１０３と、前記入力信号３０１と前記波形制御回路にて一定の周期毎に出力された信号３０３１との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅１０３１を出力する比較パルス発生回路１０４と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路１０５と、前記周期信号１０５の周期を測定する計測回路３０６と、前記計測回路３０６による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路４０７とを備え、所定の周期を有する入力信号３０１と、該入力信号３０１を所定の遅延量だけ遅延させた信号との位相差を測定するようにしたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が遅延されているかを確認することができ、遅延回路が正常動作しているかどうかの判定を自動的に行うことができる。
なお、本実施の形態６では遅延制御回路３１０を用いて、所定の時間間隔毎に、徐々に遅延量が大きくなるように制御したが、反対に、徐々に小さくなるように制御するようにしてもよく、また、所定の時間間隔毎に、所望の遅延量に変更させても良い。
また、本実施の形態６では、複数の遅延量を設定できる遅延回路を用いたが、遅延量を固定させた遅延回路を用いても良く、この場合、遅延回路を小さくできるとともに、遅延制御回路を要することがないため、回路規模を縮小することができる。
また、本実施の形態６に係る位相差測定回路は、２つの入力信号の位相差を示す位相差パルスが、本来の位相差に２πだけ加算されるよう波形制御回路が出力信号を生成するものについて説明したが、位相差パルスがｎπ（ｎは自然数）だけ加算されるよう波形制御回路１０３が出力信号を生成するようにしても良い。
（実施の形態７）
本発明の実施の形態７に係る位相差測定回路は、実施の形態６に係る位相差測定回路の波形制御回路の代わりに、入力した信号を所定の位相だけシフトさせる位相シフト回路を設けたものである。
図１７を用いて、実施の形態７に係る位相差測定回路を説明する。実施の形態６と同様の構成については説明を省略し、実施の形態６と異なる点のみ説明を行う。
図１７は、本発明の実施の形態７に係る位相差測定回路の構成を示す図である。
本実施の形態７に係る位相差測定回路７０は、図１７に示すように、本実施の形態６における波形制御回路１０３の代わりに、遅延回路３０３から出力された信号３０３１を所定の位相だけシフトして出力する位相シフト回路２０３を設けている。
実施の形態６と同様、まず、遅延回路３０３は入力信号３０１を所定の遅延量だけ遅延させる。例えば遅延量を位相にして考えると、位相θだけ信号を遅延させた場合、遅延回路３０３の出力３０３１と入力信号３０１との関係は図１で示すところの入力信号１０１と１０２との関係と等価になる。位相シフト回路２０３では、実施の形態２と同様に、入力した信号のそれぞれのパルスが２πだけ遅れた位相を出力する出力信号２０３１が得られるようにシフトする。これにより、比較パルス発生回路１０４へ入力される２つの信号、３０１と２０３１とは、位相差が２π＋θとなり、図１４で示すところの入力信号３０１と波形制御回路の出力信号１０３１との関係と等価になる。したがって、比較パルス発生回路１０４以降の動作は実施の形態６と同様となる。
遅延回路３０３及び遅延制御回路３１０は、実施の形態３と同様に、図１１に示すような構成とし、また、遅延制御回路３１０により遅延回路３０３は所定の時間間隔で徐々に遅延量が大きくなるように制御されるものとする。また、実施の形態３と同様に、バッファ３０３００〜３０３０７の入出力の遅延量をＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）あるいはＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）で入力信号３０１の周期と同じになるように制御してやれば、遅延回路の出力３０３１は入力信号３０１の２πｎ／８（ｎは０〜７）だけ位相がシフトされたものとなる。なお、遅延回路は、遅延制御回路の制御に基づいて、入力信号から遅延量の異なる２以上の信号を生成するような遅延回路であれば何でもよい。
以上のような本発明の実施の形態７に係る位相差測定回路７０は、所定の周期を有する入力信号を所定の遅延量だけ遅延させる遅延回路３０３と、遅延回路３０３の遅延量を制御する遅延制御回路３１０と、前記遅延回路３０３で遅延させた信号の位相を２πだけシフトする位相シフト回路２０３と、前記入力信号と前記位相シフト回路にて２πだけシフトされた信号との位相差を所定のタイミング毎にパルス幅１０４２に変換し、該変換したパルス幅を出力する比較パルス発生回路１０４と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路３０６と、前記周期信号１０５１の周期を測定する計測回路３０６と、前記計測回路３０６による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路４０７を備え、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定するようにしたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が遅延されているかを確認することができ、遅延回路が正常動作しているかどうかの判定を自動的に行うことができる。
なお、本実施の形態７に係る位相差測定回路では、遅延回路３０３から出力された信号の位相を２πだけシフトさせる位相シフト回路２０３について説明したが、ｎπ（ｎは自然数）だけ位相をシフトさせる位相シフト回路としても良い。
また、本実施の形態７では遅延制御回路３１０を用いて、所定の時間間隔毎に、徐々に遅延量が大きくなるように制御したが、反対に、徐々に小さくなるように制御するようにしてもよく、また、所定の時間間隔毎に、所望の遅延量に変更させても良い。
また、本実施の形態７では、複数の遅延量を設定できる遅延回路を用いたが、遅延量を固定させた遅延回路を用いても良く、この場合、遅延回路を小さくできるとともに、遅延制御回路を要することがないため、回路規模を縮小することができる。
（実施の形態８）
本発明の実施の形態８に係る位相差測定回路は、実施の形態６に係る位相差測定回路の波形制御回路の代わりに、遅延回路にて、入力した信号を所定量遅延させるとともに、該遅延させた信号の位相をさらに２πだけ遅延させるものである。
図１８を用いて、実施の形態８に係る位相差測定回路８０を説明する。実施の形態６と同様の構成については説明を省略し、実施の形態６と異なる点のみ説明を行う。
図１８は、本発明の実施の形態８に係る位相差測定回路８０の構成を示す図である。
本実施の形態８に係る位相差測定回路８０は、図１８に示すように、本実施の形態８における波形制御回路１０３の代わりに、入力信号３０１を所定の遅延量だけ遅延するとともに、該遅延した信号の位相をさらに２πだけ遅延させた信号８０３１を出力する遅延回路８０３を設けている。
実施の形態６と同様、まず、遅延回路８０３は入力信号３０１を所定の遅延量だけ遅延させる。ここでは遅延量を位相にして考えると、θだけ遅延されるものとする。さらに遅延回路８０３は、所定の遅延量だけ遅延した信号のそれぞれのパルスがさらに２πだけ遅延した位相を出力する出力信号８０３１が得られるようにする。これにより、比較パルス発生回路１０４へ入力される２つの信号、３０１と８０３１とは、位相差が２π＋θとなり、図１４で示すところの入力信号３０１と波形制御回路の出力信号１０３１との関係と等価になる。したがって、比較パルス発生回路１０４以降の動作は実施の形態６と同様となる。
入力信号３０１の位相をθだけシフトさせるには、遅延回路５０３を、図１１に示すようなバッファ３０３００〜３０３０７を設けた構成とし、遅延制御回路３１０により１つだけ選択するようにする。また、実施の形態３と同様に、バッファ３０３００〜３０３０７の入出力の遅延量をＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）あるいはＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）で入力信号３０１の周期と同じになるように制御してやれば、入力信号の２πｎ／８（ｎは０〜７）だけ位相がシフトされたものとなる。また、遅延回路８０３は遅延制御回路３１０により所定の時間間隔で徐々に遅延量θが大きくなるように制御されるものとする。本実施の形態８に係る遅延回路８０３は、上記のように２πｎ／８（ｎは０〜７）だけ位相させた後、後段でさらに２πだけ遅延させるものであり、上記構成に加えて、例えば、マルチプレクサ３０３８の後段に２つのインバータ（図示せず）を構成することにより、位相がさらに２πだけ遅延され、入力信号３０１は、遅延回路８０３により２π＋θだけ位相がシフトされる。なお、バッファ３０３００の前段で２πだけ位相を遅延させるようにしてもよく、この場合バッファ３０３００の前段にインバータを設けるとよい。
以上のような本発明の実施の形態８に係る位相差測定回路８０は、所定の周期を有する入力信号３０１を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらに２πだけ遅延させる遅延回路８０３と、遅延回路８０３の遅延量を制御する遅延制御回路３１０と、入力信号３０１と遅延回路８０３から出力された信号８０３１との位相差を所定のタイミング毎にパルス幅１０４２に変換し、該変換したパルス幅を出力する比較パルス発生回路１０４と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路１０５と、周期信号１０５１の周期を測定する計測回路３０６と、計測回路３０６による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路４０７とを備え、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定するようにしたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が遅延されているかを確認することができ、遅延回路が正常動作しているかどうかの判定を自動的に行うことができる。
なお、本実施の形態８に係る位相差測定回路８０では、所定の遅延量だけ遅延させた信号からさらに２πだけ遅延させる遅延回路８０３について説明したが、例えばｎ個のインバータを用いて、ｎπ（ｎは自然数）だけさらに位相を遅延させる遅延回路としても良い。
また、本実施の形態８では遅延制御回路３１０を用いて、所定の時間間隔毎に、徐々に遅延量が大きくなるように制御したが、反対に、徐々に小さくなるように制御するようにしてもよく、また、所定の時間間隔毎に、所望の遅延量に変更させても良い。
また、本実施の形態８では、複数の遅延量を設定できる遅延回路を用いたが、遅延量を固定させた遅延回路を用いても良く、この場合、遅延回路を小さくできるとともに、遅延制御回路を要することがないため、回路規模を縮小することができる。
本発明に関わる位相差測定回路は、位相差が小さい場合でも精度良く測定することができるので、特に、微小な位相差の測定を要する位相差測定回路等の用途に有用である。
本発明は２つの信号の位相差を測定する位相差測定回路に関するものである。
２つの位相差を測定する従来の回路において、位相差を測定する場合、該２つの信号の位相差の幅をもつパルス波形を生成し、その幅を前記パルス波形よりも高速なパルス信号でカウントしている（例えば、特許文献１参照）。
図１９、及び図２０を用いて、高速なパルス信号で位相差を測定する従来の回路である位相差判別回路を説明する。
図１９は、高速パルス信号を用いる位相差判別回路の構成を示す図であり、図２０は、各回路から出力される信号の波形図である。
図において、位相差判別回路は、入力信号１５１ａ及び１５１ｂの波形整形を行う波形整形回路１５２ａ及び１５２ｂと、各入力信号の位相差を示すパルス波形Ｓ５を生成するエクスクルシブオア回路１５３と、前記位相差を示すパルス波形を所定の期間ｔ１だけカウントする第１のカウンタ１５４と、信号をカウントするための高速パルス信号発生器１５５を、所定の期間ｔ１を切り替えるためのスイッチ１５６と、第１のカウンタ１５４からの出力Ｓ９を所定の期間ｔ２だけカウントする第２のカウンタ１５７と、位相差の検出結果を出力するＲＳフリップフロップ１５８とから構成される。
また、第１のカウンタの出力Ｑ１〜Ｑ４はそれぞれｔ１の期間が異なるものであり、また、第２のカウンタの出力Ｑ４〜Ｑ６は、それぞれｔ２の期間が異なるものであり、それぞれ所望の期間を選択する。
図２０に示すように、波形整形回路１５２ａ、及び１５２ｂは、２つの入力信号１５１ａ、及び１５１ｂである信号Ｓ１及びＳ２をそれぞれ入力して、矩形波信号Ｓ３、Ｓ４を生成し、該波形整形された入力信号Ｓ３、Ｓ４はエクスクルシブオア回路１５３により、それらの位相差に応じたパルス波形が生成される。そして、第１のカウンタ１５４では、この位相差パルスを計測し、該位相差パルスが所定のカウント値ｔ１を超えたら、第２のカウンタ１５７及びＲＳフリップフロップ回路１５８に出力される出力信号Ｓ９が「１」となる。第２のカウンタ１５７は、信号Ｓ９によってリセットされ、高速パルス信号Ｓ８をカウントし、所定のカウント値ｔ２を超えたら、ＲＳフリップフロップ１５８に出力される出力信号Ｓ１０が「１」となる。ＲＳフリップフロップ１５８は、セット端子Ｓに入力されるＳ９が「１」になると、出力信号Ｓ１１が「１」となることによりセットされ、リセット端子Ｒに入力される信号Ｓ１０が「１」となると出力信号Ｓ１１が「０」となることによりリセットされる。
このように、高速パルスで位相差を表すパルス幅Ｓ５をカウントした値が所定のカウント値ｔ１を超えた場合、位相差が発生したと判断される。
特許第２７８３５４３号公報（第４頁、第１図、第２図）
しかしながら、前記従来の構成では、位相差を表すパルス幅が小さくなった場合、それを精度良く測定しようとするならば、対象となるパルス幅よりも充分狭い幅、すなわち非常に高速なパルス信号が必要という課題を有していた。これは測定の対象となる信号の周波数にはよらず、要求される位相差の分解能のみに依存する。結果的に分解能を上げようとすれば、おのずと高速パルス信号はより高速なものが要求されることになる。
本発明は、前記従来の課題を解決するもので、どのような位相差でも、高速なパルス信号を必要とせず精度良く測定できる位相差測定回路を提供することを目的とする。
前記従来の課題を解決するために本発明の請求項１に係る位相差測定回路は、２つの入力信号の位相差を測定する位相差測定回路において、前記２つの入力信号のうち、一方の入力信号を一定の周期毎に出力する波形制御回路と、前記波形制御回路にて一定の周期毎に出力された一方の入力信号ともう一方の入力信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたものである。
また、本発明の請求項２に係る位相差測定回路は、２つの入力信号の位相差を測定する位相差測定回路において、前記２つの入力信号のうち、一方の入力信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、前記位相シフト回路にてｎπだけシフトされた一方の入力信号ともう一方の入力信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたものである。
また、本発明の請求項３に係る位相差測定回路は、請求項１または２に記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路からの出力によって駆動し、電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたものである。
また、本発明の請求項４に係る位相差測定回路は、請求項３に記載の位相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御するものである。
また、本発明の請求項５に係る位相差測定回路は、請求項３に記載の位相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するものである。
また、本発明の請求項６に係る位相差測定回路は、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延させた信号を一定の周期毎に出力する波形制御回路と、前記入力信号と前記波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたものである。
また、本発明の請求項７に係る位相差測定回路は、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延回路で遅延させた信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、前記入力信号と前記前記位相シフト回路にてｎπだけシフトされた信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたものである。
また、本発明の請求項８に係る位相差測定回路は、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらにｎπ（ｎは自然数）だけ遅延させる遅延回路と、前記入力信号と前記遅延回路から出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたものである。
また、本発明の請求項９に係る位相差測定回路は、請求項６から８のいずれかに記載の位相差測定回路において、前記遅延回路の遅延量を制御する遅延制御回路を備え、前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信号から遅延量の異なる２以上の信号を生成するものである。
また、本発明の請求項１０に係る位相差測定回路は、請求項９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を変更するものである。
また、本発明の請求項１１に係る位相差測定回路は、請求項９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を単調に増加、あるいは単調に減少させる制御を行うものである。
また、本発明の請求項１２に係る位相差測定回路は、請求項６から８のいずれかに記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたものである。
また、本発明の請求項１３に係る位相差測定回路は、請求項１２に記載の位相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御するものである。
また、本発明の請求項１４に係る位相差測定回路は、請求項１２に記載の位相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するものである。
また、本発明の請求項１５に係る位相差測定回路は、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延させた信号を一定の周期毎に出力する波形制御回路と、前記入力信号と前記波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路とを備えたものである。
また、本発明の請求項１６に係る位相差測定回路は、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延回路で遅延させた信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、前記入力信号と前記位相シフト回路にてｎπだけシフトされた信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路とを備えたものである。
また、本発明の請求項１７に係る位相差測定回路は、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらにｎπ（ｎは自然数）だけ遅延させる遅延回路と、前記入力信号と前記遅延回路から出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路とを備えたものである。
また、本発明の請求項１８に係る位相差測定回路は、請求項１５から１７のいずれかに記載の位相差測定回路において、前記計測回路は、測定値を保持するレジスタを少なくとも２つ有し、前記統計回路は、前記レジスタに格納された情報に基づいて統計情報を生成するものである。
また、本発明の請求項１９に係る位相差測定回路は、請求項１５から１７のいずれかに記載の位相差測定回路において、前記遅延回路の遅延量を制御する遅延制御回路を備え、前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信号から遅延量の異なる２以上の信号を生成するものである。
また、本発明の請求項２０に係る位相差測定回路は、請求項１９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を変更するものである。
また、本発明の請求項２１に係る位相差測定回路は、請求項１９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を単調に増加、あるいは単調に減少させる制御を行うものである。
また、本発明の請求項２２に係る位相差測定回路は、請求項１５から１７のいずれかに記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたものである。
また、本発明の請求項２３に係る位相差測定回路は、請求項２２に記載の位相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御するものである。
また、本発明の請求項２４に係る位相差測定回路は、請求項２２に記載の位相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するものである。
本発明の請求項１に係る位相差測定回路によれば、２つの入力信号の位相差を測定する位相差測定回路において、前記２つの入力信号のうち、一方の入力信号を一定の周期毎に出力する波形制御回路と、前記波形制御回路にて一定の周期毎に出力された一方の入力信号ともう一方の入力信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたので、位相差が小さい場合でも、高速パルスを用いることなく精度良く測定することができ、回路そのものを高速化、高精度化する必要がなくなるため、回路構成を容易にできる効果がある。
また、本発明の請求項２に係る位相差測定回路によれば、２つの入力信号の位相差を測定する位相差測定回路において、前記２つの入力信号のうち、一方の入力信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、前記位相シフト回路にてｎπだけシフトされた一方の入力信号ともう一方の入力信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたので、位相差が小さい場合でも、高速パルスを用いることなく精度良く測定することができ、回路そのものを高速化、高精度化する必要がなくなるため、回路構成を容易にできる効果がある。
また、本発明の請求項３に係る位相差測定回路によれば、請求項１または２に記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路からの出力によって駆動し、電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたので、微小な位相差においても、位相差を電荷量に変換して蓄積することにより、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項４に係る位相差測定回路によれば、請求項３に記載の位相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御するので、微小な位相差においても、位相差に対応した電荷量を出力することができ、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項５に係る位相差測定回路によれば、請求項３に記載の位相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するので、アナログである２つの入力信号の微小な位相差をデジタル数値として得ることができ、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項６に係る位相差測定回路によれば、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延させた信号を一定の周期毎に出力する波形制御回路と、前記入力信号と前記波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
また、本発明の請求項７に係る位相差測定回路によれば、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延回路で遅延させた信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、前記入力信号と前記前記位相シフト回路にてｎπだけシフトされた信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
また、本発明の請求項８に係る位相差測定回路によれば、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらにｎπ（ｎは自然数）だけ遅延させる遅延回路と、前記入力信号と前記遅延回路から出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
また、本発明の請求項９に係る位相差測定回路によれば、請求項６から８のいずれかに記載の位相差測定回路において、前記遅延回路の遅延量を制御する遅延制御回路を備え、前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信号から遅延量の異なる２以上の信号を生成するので、設定した２つ以上の遅延量が正常に遅延されているかを確認することができ、２つ以上の異なる遅延量が設定できる遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
また、本発明の請求項１０に係る位相差測定回路によれば、請求項９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を変更するので、設定した２つ以上の遅延量が正常に遅延されているかを時間間隔毎に確認することができ、２つ以上の異なる遅延量が設定できる遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
また、本発明の請求項１１に係る位相差測定回路によれば、請求項９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を単調に増加、あるいは単調に減少させる制御を行うので、設定した２つ以上の遅延量が段階的に正常に遅延されているかを時間間隔毎に確認することができ、２つ以上の異なる遅延量が設定できる遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
また、本発明の請求項１２に係る位相差測定回路によれば、請求項６から８のいずれかに記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたので、微小な遅延量により発生させた位相差においても、位相差を電荷量に変換して蓄積することにより、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項１３に係る位相差測定回路によれば、請求項１２に記載の位相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御するので、微小な遅延量により発生させた位相差においても、位相差に対応した電荷量を出力することができ、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項１４に係る位相差測定回路によれば、請求項１２に記載の位相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するので、微小な遅延量により発生させた位相差をデジタル数値として得ることができ、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項１５に係る位相差測定回路によれば、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延させた信号を一定の周期毎に出力する波形制御回路と、前記入力信号と前記波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路とを備えたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項１６に係る位相差測定回路によれば、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記遅延回路で遅延させた信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、前記入力信号と前記位相シフト回路にてｎπだけシフトされた信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報とを生成する統計回路を備えたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項１７に係る位相差測定回路によれば、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらにｎπ（ｎは自然数）だけ遅延させる遅延回路と、前記入力信号と前記遅延回路から出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路とを備えたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項１８に係る位相差測定回路によれば、請求項１５から１７のいずれかに記載の位相差測定回路において、前記計測回路は、測定値を保持するレジスタを少なくとも２つ有し、前記統計回路は、前記レジスタに格納された情報に基づいて統計情報を生成するので、それぞれのレジスタに保持された位相差を比較することによって、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項１９に係る位相差測定回路によれば、請求項１５から１７のいずれかに記載の位相差測定回路において、前記遅延回路の遅延量を制御する遅延制御回路を備え、前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信号から遅延量の異なる２以上の信号を生成するので、設定した２つ以上の遅延量が正常に遅延されているかを確認することができ、２つ以上の異なる遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項２０に係る位相差測定回路によれば、請求項１９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を変更するので、設定した２つ以上の遅延量が正常に遅延されているかを時間間隔毎に確認することができ、２つ以上の異なる遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項２１に係る位相差測定回路によれば、請求項１９に記載の位相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を単調に増加、あるいは単調に減少させる制御を行うので、設定した２つ以上の遅延量が段階的に正常に遅延されているかを時間間隔毎に確認することができ、２つ以上の異なる遅延量が設定できる遅延回路が正常動作しているかどうかの判定を自動的に行うことができる効果がある。
また、本発明の請求項２２に係る位相差測定回路によれば、請求項１５から１７のいずれかに記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたので、微小な遅延量により発生させた位相差においても、位相差を電荷量に変換して蓄積することにより、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項２３に係る位相差測定回路によれば、請求項２２に記載の位相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御するので、微小な遅延量により発生させた位相差においても、位相差に対応した電荷量を出力することができ、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
また、本発明の請求項２４に係る位相差測定回路によれば、請求項２２に記載の位相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するので、微小な遅延量により発生させた位相差をデジタル数値として得ることができ、高速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
以下本発明を実施するための最良の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１における位相差測定回路１０の構成を示すブロック図である。
図において、位相差測定回路１０は、２つの入力信号のうちの一方の入力信号である入力信号１０２を一定の周期毎に出力する波形制御回路１０３と、波形制御回路１０３から出力された入力信号１０３１ともう一方の入力信号である入力信号１０１との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を位相差パルス１０４２として出力する比較パルス発生回路１０４と、比較パルス発生回路１０４で変換された位相差パルス１０４２を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路１０５と、周期信号発生回路１０５から出力された周期信号１０５１を計測する計測回路１０６とから構成される。
次に、以上のように構成された位相差測定回路１０について、図２を用いて位相差パルス１０４２を生成する動作を説明する。
波形制御回路１０３は、入力信号１０２を一定の周期毎に出力する。例えば図２に示すようにイネーブル信号２がＨｉの場合が入力信号１０２の出力期間とし、入力信号１０２を一定の周期毎に出力させる。図２のようなイネーブル信号２の場合、入力信号１０２は入力信号１０１に対してちょうど２πだけ余分に位相が遅れた関係になる。
比較パルス発生回路１０４は、入力信号１０１と波形制御回路１０３の出力１０３１とにより、２つの信号の立ち上がりエッジ間の位相差をパルス幅とする位相差パルス１０４２を出力する。そのための比較パルス発生回路１０４の一例として、例えば、図２に示すようなＲＳラッチ回路を構成することにより、位相差パルス１０４２を生成することができる。このように、ＲＳラッチ回路にて、イネーブル信号２と同じ周期でタイミングの異なるイネーブル信号１により入力信号１０１の波形制御を行った信号１０４１と波形制御回路１０３の出力１０３１との位相差パルス１０４２が生成され、これにより例えば位相差θを持った入力信号１０１及び１０２の２つの信号は、位相差２π＋θを持った２つの信号に変換され、それをパルス幅とする位相差パルス１０４２が生成される。入力信号が周期信号である場合、θと(２π＋θ)は等価である。そして、位相差パルス１０４２は周期信号発生回路１０５に入力される。
なお、本実施の形態１では、比較パルス発生回路１０４としてＲＳラッチ回路を用いた例を示したが、これに限るものではなく、入力信号１０１と１０２との位相差に２πが加算された位相差パルス１０４２が生成できる回路であればよい。すなわち、本実施の形態１ではＲＳラッチ回路内で入力信号１０１の波形制御を行った例を示したが入力信号１０１の波形制御を回路前段で行ってもよく、また、波形制御回路１０３で行っていた入力信号１０２の波形制御についてもＲＳラッチ回路内で行うような構成としてもよい。
また、イネーブル信号２は、任意の周期で出力してもよく、そのときイネーブル信号１はイネーブル信号２と同じ周期で異なるタイミングにするとよい。
図３に周期信号発生回路１０５のブロック図を示す。
図において、周期信号発生回路１０５は、比較パルス発生回路１０４から出力される位相差パルス１０４２に応じて駆動し、電荷を出力するチャージポンプ回路１０５２と、チャージポンプ回路１０５２から出力された電荷を所定量蓄積して三角波を発生させる三角波発生回路１０５３と、三角波発生回路１０５３から出力される三角波を用いて周期信号を生成するコンパレータ１０５４とから構成される。
図４は図３に示した周期信号発生回路１０５を詳細に示した図である。
図において、チャージポンプ回路１０５２は、電荷を出力する電流源１０５２１と位相差パルス１０４２によって制御されるスイッチ１０５２２とを有しており、スイッチ１０５２２を介して電流源１０５２１からの電荷を三角波発生回路１０５３に出力する。三角波発生回路１０５３は、電荷を蓄積する容量１０５３１と、容量をリセットするためのスイッチ１０５３２とを有しており、チャージポンプ回路１０５２からの出力電荷を容量１０５３１に順次蓄積していく。コンパレータ１０５４は、容量１０５３１からの出力と任意の参照電圧１０５４１とを入力とし、容量１０５３１の蓄積電圧が任意の参照電圧１０５４１を超えたことを示すリセットパルスを生成するリセットパルス生成部として、該生成したリセットパルスを周期信号として出力する。また、リセットパルスは三角波発生回路１０５３のスイッチ１０５３２に対しても出力され、容量１０５３１は、リセットパルスの出力によりリフレッシュされる。
以下、図４を用いて本実施の形態１における位相差測定回路１０の周期信号発生回路１０５の動作を示す。
チャージポンプ回路１０５２は、スイッチ１０５２２を介して電流源１０５２１からの電荷を三角波発生回路１０５３に出力する。三角波発生回路１０５３は、チャージポンプ回路からの出力電荷を容量１０５３１に順次蓄積していく。三角波発生回路１０５３では、前記電荷を容量１０５３１に順次蓄積していく。以上の過程により、位相差パルス１０４２で与えられる時間量、すなわち、本位相差測定回路の入力信号１０１と１０２との位相差は、電流パルスに変換後、電荷量に変換される。
そして、コンパレータ１０５４は、容量１０５３１に蓄積された電荷が所定量の位相差とする電荷量である参照電圧１０５４１を超えたときに出力が変化する。すなわちこのときリセットパルスが生成される。そして容量１０５３１は、コンパレータ１０５４からのリセットパルスの出力によってリフレッシュされる。
図５に容量１０５３１の出力、すなわちノード１０５３３の電位と位相差パルス１０４２との関係を示す。前述の通り、チャージポンプ回路１０５２と三角波発生回路１０５３とは、時間・電圧変換回路である。位相差パルス１０４２のパルス幅は容量１０５３１を充電する時間となるため、図５に示すとおり、位相差パルス１０４２がＨｉの期間だけ、ノード１０５３３の電位が上昇する。すなわち、チャージポンプ回路１０５２では、位相差パルス１０４２のパルス幅に応じて出力電荷量が制御される。
このように、容量１０５３１の出力すなわちノード１０５３３は、容量値と入力信号１０１と１０２の位相差の累積とで決まる電位となる。さらにノード１０５３３をコンパレータ１０５４の第一の入力とし、また任意の参照電圧１０５４１を第二の入力とすることにより、コンパレータ１０５４はノード１０５３３が参照電圧１０５４１を超えた時点で出力が変化し、リセットパルスが出力される。また、三角波発生回路１０５３は、コンパレータ１０５４の出力１０５１すなわちリセットパルスをスイッチ１０５３２の入力とすることで、蓄積した電荷を放電し、ノード１０５３３の電位を０とする。すなわち、前述の通り、ノード１０５３３の電位は２つの入力信号１０１と１０２の位相差の累積量を示すため、それが参照電圧１０５４１を超えると、所定量の位相差を累積したとしてコンパレータ１０５４の出力が変化し、該コンパレータ１０５４から出力されるリセットパルスによりスイッチ１０５３２がオンして容量１０５３１はリフレッシュされる。容量１０５３１がリフレッシュされるのと同時にコンパレータ出力１０５４は再度変化し、この時点からまた次の累積を開始する。
このコンパレータ１０５４からの結果出力１０５１は周期信号となる。図６は周期信号１０５１と、２つの信号１０１及び１０２の位相差との関係を示す図である。
図６（ａ）に示すように、ノード１０５３３の電位は、前述のように入力信号１０１と１０２との位相差パルスが電荷として蓄積されることによって上昇する。そして、ノードの電位が参照電圧１０５４１を超えたとき、コンパレータ１０５４の出力が変化、すなわちリセットパルスが出力されることによって、容量１０５３１がリフレッシュされるとともにノード１０５３３の電位が０になる。この繰り返しにより、周期信号１０５１が生成される。
そして、周期信号１０５１は計測回路１０６によって、その周期が計測される。計測回路の一例としてはカウンタがあげられる。そのカウンタのクロックの周波数は任意でよく、入力信号と同じ周波数であってもよい。これによりアナログである２つの入力信号の位相差はデジタル数値として得ることができ、これを本位相差測定回路１０の測定結果とする。なお、算出した本来の位相差の最小の位相差のカウント値が１デジット以上であることが表現できる周波数のクロックであることが好ましく、そのデジット数が多いほど精度が良くなる。
図６(ｂ)は本来の位相差θが小さい場合を示すものである。この場合、位相差パルス１０４２のパルス幅は狭いため、１パルスごとのノード１０５３３の電圧上昇値は小さい。したがって、入力信号１０１と１０２とは、容量１０５３１の充電電圧１０５３３が参照電圧１０５４１と一致するまでに要する比較回数が多く、すなわちコンパレータ１０５４の出力が変化するまでに要する時間が長くなる。よって、周期信号１０５１の周期が長くなり、計測回路１０６が出力するデジタル数値は大きな値を示すことになる。
一方、図６(ｃ)は位相差が大きい場合を示すものである。この場合、位相差パルス１０４２のパルス幅は広いため、１パルスごとのノード１０５３３の電圧上昇値は大きく、入力信号１０１と１０２とは、容量１０５３１の充電電圧１０５３３が参照電圧１０５４１と一致するまでに要する比較回数が少ない。すなわちコンパレータ１０５４の出力が変化するまでに要する時間は短くなる。よって、周期信号１０５１の周期が短くなり、計測回路１０６が出力するデジタル数値は小さな値を示すことになる。
図７は２つの入力信号の周波数と位相差の関係について示したものである。図７（ａ）に示すように、２つの入力信号１０１、１０２の位相差がθのとき、位相差パルス１０４２のパルス幅は２π＋θを示しており、このときノード１０５３３の電位は１回の充電でVaだけ電圧が上昇するものとすると、２回の充電で２×Vaとなる。
一方、図７(ｂ)は図７（ａ）と比べて２つの入力信号の周波数が半分、すなわち周期が２倍になったときの様子を示したものであるが、この場合には同じ位相差２π＋θであっても１回の充電で２×Vaだけ電位が上昇してしまう。そこで、このとき、容量１０５３１に充電するための電流源１０５２１を半分にすることで、１回の充電でもVaとすることができる。つまり、入力信号の周波数に応じて電流源１０５２１の大きさを適応的に変更することで、計測の精度を保つことが可能となる。
このように、２つの入力信号１０１と１０２との位相差が周期信号１０５１の周期に変換され、この周期を計測することで、位相差がデジタル数値で得ることが可能となる。このとき、位相差は２πだけ加算されることと等価な変換が波形制御回路１０３で行われるので、例えば正しい位相差θを示すパルス幅を生成できないような微小な位相差であっても、精度良く計測することが可能となる。２πという位相差は２つの信号の位相差が０のときに求めることができ、例えば入力信号１０１と１０２に同一の信号を与えることで容易に測定できる。また２πとは信号の一周期分に対応するため、その周期がわかるならば、位相差測定回路１０で測定した結果を用いることで、２つの入力信号間の時間のずれも算出可能となる。
以上のような本発明の実施の形態１に係る位相差測定回路は、入力信号１０２を一定の周期毎に出力する波形制御回路１０３と、入力信号１０１と波形制御回路からの出力１０３１との位相差を所定のタイミング毎にパルス幅として出力する比較パルス発生回路１０４と、比較パルス発生回路１０４から出力する位相差パルスを電荷量に変換し、変換した電荷量を蓄積し、該蓄積した電荷量に基づいて周期信号を生成する周期信号発生回路１０５と、周期信号発生回路で生成した周期信号の周期を計測し、アナログである２つの入力信号の位相差をデジタル数値として出力する計測回路とを備えたので、入力信号１０１と１０２との位相差に２π加算した位相差パルスを電荷として累積することにより、２つの入力信号の位相差が正しい位相差θを示すパルス幅を生成できないような微小な位相差であっても、高速なパルス信号を必要とすることなく精度良く計測することができ、回路そのものを高速化、高精度化する必要がなくなるため、回路構成が容易になる。
なお、本実施の形態１に係る位相差測定回路では、２つの入力信号の位相差を示す位相差パルスが、本来の位相差に２πだけ加算されるよう波形制御回路１０３が出力信号を生成するものについて説明したが、位相差パルスが本来の位相差にｎπ（ｎは自然数）だけ加算されるよう波形制御回路１０３が出力信号を生成するようにしても良い。
（実施の形態２）
本発明の実施の形態２に係る位相差測定回路は、実施の形態１における波形制御回路の代わりに、入力した信号を所定の位相だけシフトさせる位相シフト回路を設けたものである。
図８、図９を用いて、実施の形態２に係る位相差測定回路を説明する。実施の形態１と同様の構成については説明を省略し、実施の形態１と異なる点のみ説明を行う。
図８は、本発明の実施の形態２に係る位相差測定回路の構成を示す図であり、図９は、実施の形態２に係る位相差測定回路の比較パルス発生回路の一例と入出力の関係を示す図である。
本実施の形態２に係る位相差測定回路２０は、図８に示すように、本実施の形態１における波形制御回路１０３の代わりに、入力信号１０２を所定の位相だけシフトして出力する位相シフト回路２０３を設けている。このとき、入力信号１０２を所定の位相だけシフトして出力する。例えば、図９に示すように、それぞれのパルスが２πだけ遅れた位相を出力する出力信号２０３１が得られるようにシフトする。そして、比較パルス発生回路１０４は入力信号１０１と位相シフト回路２０３の出力２０３１とにより、２つの信号の立ち上がりエッジ間の位相差をパルス幅とする位相差パルス１０４２を出力する。そのための比較パルス発生回路１０４の一例として例えば、図２と同様のＲＳラッチ回路により、位相差パルス１０４２を生成することができる。このように、ＲＳラッチ回路にて、イネーブル信号により入力信号１０１の波形制御を行った信号１０４１と位相シフト回路２０３にて位相がシフトされた出力２０３１との位相差パルス１０４２が生成され、すなわち、これにより例えば位相差θを持った入力信号１０１及び１０２の２つの信号は、位相差２π+θを持った２つの信号に変換され、それをパルス幅とする位相差パルス１０４２が生成される。入力信号が周期信号である場合、θと(２π+θ)は等価である。すなわち、位相シフト回路２０３のシフト量が２πで、図１の波形制御回路１０３のイネーブル信号が図２に示す関係にあるとき、波形制御回路１０３と位相シフト回路２０３は機能的に等価な回路となる。したがって、比較パルス発生回路１０４以降の動作は実施の形態１の説明と同様となる。
なお、本実施の形態２に係る位相差測定回路２０において、比較パルス発生回路１０４としてＲＳラッチ回路を用いた例を示したが、これに限るものではなく、入力信号１０１と１０２との位相差に２πが加算された位相差パルス１０４２が生成できる回路であればよい。
また、実施の形態１と同様、入力信号１０１の波形制御をＲＳラッチ回路前段で行ってもよい。
以上のような本発明の実施の形態１に係る位相差測定回路は、入力信号１０２を所定の位相だけシフトさせて出力する位相シフト回路２０３と、入力信号１０１と位相シフト回路２０３からの出力２０３１との位相差を所定のタイミング毎にパルス幅として出力する比較パルス発生回路１０４と、比較パルス発生回路１０４から出力する位相差パルスを電荷量に変換し、変換した電荷量を蓄積し、該蓄積した電荷量に基づいて周期信号を生成する周期信号発生回路１０５と、周期信号発生回路で生成した周期信号の周期を計測し、アナログである２つの入力信号の位相差をデジタル数値として出力する計測回路とを備えたので、入力信号１０１と１０２との位相差に２π加算した位相差パルスを電荷として累積することにより、２つの入力信号の位相差が正しい位相差θを示すパルス幅を生成できないような微小な位相差であっても、高速なパルス信号を必要とすることなく精度良く計測することができ、回路そのものを高速化、高精度化する必要がなくなるため、回路構成が容易になる。
なお、本実施の形態２に係る位相差測定回路では、入力信号の位相を２πだけシフトさせる位相シフト回路２０３について説明したが、ｎπ（ｎは自然数）だけ位相をシフトさせる位相シフト回路としても良い。
（実施の形態３）
本発明の実施の形態３に係る位相差測定回路は、遅延回路が正常に動作しているかどうかの判定を行うために、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定するようにしたものである。
以下、本発明の実施の形態３に係る位相差測定回路について説明する。実施の形態１と同じ構成要素については同じ符号を用い、説明を省略する。
図１０は本発明の実施の形態３の位相差測定回路３０の構成を示すブロック図である。
図において、遅延回路３０３は所定の周期を有する入力信号３０１を所定の遅延量だけ遅延させるものであり、遅延制御回路３１０は、遅延回路で遅延させる遅延量を制御するものである。
まず、遅延回路３０３は、入力信号３０１を所定の遅延量だけ遅延させる。例えば遅延量を位相に変換して考えると、位相θだけ信号を遅延させた場合、遅延回路３０３の出力３０３１と入力信号３０１との関係は、図１で示すところの入力信号１０１と１０２との関係と等価になる。波形制御回路１０３は実施の形態１と同様に信号に２πだけ加算するものとすると、比較パルス発生回路１０４へ入力される２つの信号、３０１と１０３１の位相差は２π＋θとなる。したがって、比較パルス発生回路１０４以降の動作は、実施の形態１と同じである。
遅延回路３０３および遅延制御回路３１０の一例を図１１に示す。遅延回路３０３は図１１に示すようにバッファ３０３００〜３０３０７で構成され、いずれの入力もマルチプレクサ３０３８に入力され、遅延制御回路３１０による制御により１つだけ選択されて出力３０３１となる。遅延制御回路３１０は最も簡易なものとしてアップカウンタがある。クロック３１００ａによりカウントアップし、リセット３１００ｂによりカウント値がリセットされる。ここでは遅延制御回路３１０により、遅延回路３０３は所定の時間間隔で徐々に遅延量が大きくなるように制御されるものとする。なお、ここでは図示していないが、バッファ３０３００〜３０３０７の入出力の遅延量をＰＬＬ（Phase Locked Loop）あるいはＤＬＬ（Delay Locked Loop）で入力信号３０１の周期と同じになるように制御してやれば、遅延回路の出力３０３１は入力信号３０１の２πｎ／８（ｎは０〜７）だけ位相がシフトされたものとなる。また、本実施の形態３において、バッファ３０３００〜３０３０７により入力信号を遅延させる遅延回路を用いたが、これに限るものではなく、遅延制御回路の制御に基づいて、入力信号から遅延量の異なる２以上の信号を生成するような遅延回路であれば良い。
ここで所定の遅延量、すなわち既知の位相差を遅延回路３０３で生成しながらも、それを後段の比較パルス発生回路１０４、周期信号発生回路１０５、計測回路１０６で測定する意味を説明する。
遅延回路３０３を半導体に実装する場合、製造上のばらつきは免れない。あるいは電気特性、温度特性による遅延時間のばらつきも同様である。これらの要因を加味して、設定した遅延量だけの遅延をもって遅延回路３０３から出力されているかどうかを評価もしくは検査を容易に行うためのものである。遅延制御回路３１０によりバッファごとの遅延量、すなわち位相差が選択でき、その位相差は微小であろうとも、波形制御回路１１０３より例えば２πの位相が加算されるため、精度の良い計測が可能となる。比較パルス発生回路１０４以降の動作は実施の形態１と同様となる。このように、遅延回路３０３においてバッファ毎に正常な遅延量だけ遅延されているかを、入力信号３０１と遅延回路３０３にて遅延した信号３０３１との位相差を測定することにより判定することができる。
以上のような本発明の実施の形態３に係る位相差測定回路は、前記入力信号３０１を所定の遅延量だけ遅延させる遅延回路３０３と、遅延回路３０３の遅延量を制御する遅延制御回路３１０と、前記遅延させた信号を一定の周期毎に出力する波形制御回路１０３と、前記入力信号３０１と前記波形制御回路１０３にて一定の周期毎に出力された信号１０３１との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅１０４２を出力する比較パルス発生回路１０４と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路１０５と、前記周期信号１０５１の周期を測定する計測回路１０６とを備え、入力信号を遅延回路にて所定の遅延量だけ遅延させ、入力信号と遅延回路にて遅延させた信号との位相差を測定するようにしたので、遅延回路３０３により生じさせた位相差を確認することによって、設定した遅延量が遅延されているかを確認することができ、遅延回路が正常動作しているかどうかの判定を行うことができる。
なお、本実施の形態３では遅延制御回路３１０を用いて、所定の時間間隔毎に、徐々に遅延量が大きくなるように制御したが、反対に、徐々に小さくなるように制御するようにしてもよく、また、所定の時間間隔毎に、所望の遅延量に変更させても良い。
また、本実施の形態３では、複数の遅延量を設定できる遅延回路を用いたが、遅延量を固定させた遅延回路を用いても良く、この場合、遅延回路を小さくできるとともに、遅延制御回路を要することがないため、回路規模を縮小することができる。
また、本実施の形態３に係る位相差測定回路は、２つの入力信号の位相差を示す位相差パルスが、本来の位相差に２πだけ加算されるよう波形制御回路が出力信号を生成するものについて説明したが、位相差パルスがｎπ（ｎは自然数）だけ加算されるよう波形制御回路１０３が出力信号を生成するようにしても良い。
（実施の形態４）
本発明の実施の形態４に係る位相差測定回路は、実施の形態３に係る位相差測定回路の波形制御回路の代わりに、入力した信号を所定の位相だけシフトさせる位相シフト回路を設けたものである。
図１２を用いて、実施の形態４に係る位相差測定回路４０を説明する。実施の形態３と同様の構成については説明を省略し、実施の形態３と異なる点のみ説明を行う。
図１２は、本発明の実施の形態４に係る位相差測定回路の構成を示す図である。
本実施の形態４に係る位相差測定回路４０は、図１２に示すように、本実施の形態３における波形制御回路１０３の代わりに、遅延回路３０３から出力された信号３０３１を所定の位相だけシフトして出力する位相シフト回路２０３を設けている。
実施の形態３と同様、まず、遅延回路３０３は入力信号３０１を所定の遅延量だけ遅延させる。例えば遅延量を位相にして考えると、位相θだけ信号を遅延させた場合、遅延回路３０３の出力３０３１と入力信号３０１との関係は図１で示すところの入力信号１０１と１０２との関係と等価になる。位相シフト回路２０３では、実施の形態２と同様に、入力した信号のそれぞれのパルスが２πだけ遅れた位相を出力する出力信号２０３１が得られるようにシフトする。これにより、比較パルス発生回路１０４へ入力される２つの信号、３０１と２０３１との位相差は２π＋θとなる。したがって、比較パルス発生回路１０４以降の動作は実施の形態１と同様となる。
遅延回路３０３及び遅延制御回路３１０は、実施の形態３と同様に、図１１に示すような構成とし、また、遅延制御回路３１０により遅延回路３０３は所定の時間間隔で徐々に遅延量が大きくなるように制御されるものとする。また、実施の形態３と同様に、バッファ３０３００〜３０３０７の入出力の遅延量をＰＬＬ（Phase Locked Loop）あるいはＤＬＬ（Delay Locked Loop）で入力信号３０１の周期と同じになるように制御してやれば、遅延回路の出力３０３１は入力信号３０１の２πｎ／８（ｎは０〜７）だけ位相がシフトされたものとなる。なお、遅延回路は、遅延制御回路の制御に基づいて、入力信号から遅延量の異なる２以上の信号を生成するような遅延回路であれば何でもよい。
以上のような本発明の実施の形態４に係る位相差測定回路４０は、入力信号３０１を所定の遅延量だけ遅延させる遅延回路３０３と、遅延回路３０３の遅延量を制御する遅延制御回路３１０と、前記遅延回路で遅延させた信号の位相３０３１を２πだけシフトする位相シフト回路２０３と、前記入力信号３０１と前記前記位相シフト回路にて２πだけシフトされた信号２０３１との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅１０４２を出力する比較パルス発生回路１０４と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路１０５と、前記周期信号１０５１の周期を測定する計測回路１０６とを備え、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定するようにしたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が遅延されているかを確認することができ、遅延回路が正常動作しているかどうかの判定を行うことができる。
なお、本実施の形態４に係る位相差測定回路４０では、遅延回路３０３から出力された信号の位相を２πだけシフトさせる位相シフト回路２０３について説明したが、ｎπ（ｎは自然数）だけ位相をシフトさせる位相シフト回路としても良い。
また、本実施の形態４では遅延制御回路３１０を用いて、所定の時間間隔毎に、徐々に遅延量が大きくなるように制御したが、反対に、徐々に小さくなるように制御するようにしてもよく、また、所定の時間間隔毎に、所望の遅延量に変更させても良い。
また、本実施の形態４では、複数の遅延量を設定できる遅延回路を用いたが、遅延量を固定させた遅延回路を用いても良く、この場合、遅延回路を小さくできるとともに、遅延制御回路を要することがないため、回路規模を縮小することができる。
（実施の形態５）
本発明の実施の形態５に係る位相差測定回路は、実施の形態３に係る位相差測定回路の波形制御回路の代わりに、遅延回路にて、入力した信号を所定量遅延させるとともに、該遅延させた信号の位相をさらに２πだけ遅延させるものである。
図１３を用いて、実施の形態５に係る位相差測定回路５０を説明する。実施の形態３と同様の構成については説明を省略し、実施の形態３と異なる点のみ説明を行う。
図１３は、本発明の実施の形態５に係る位相差測定回路５０の構成を示す図である。
本実施の形態５に係る位相差測定回路５０は、図１３に示すように、本実施の形態３における波形制御回路１０３の代わりに、入力信号３０１を所定の遅延量だけ遅延するとともに、該遅延した信号の位相をさらに２πだけ遅延させた信号５０３１を出力する遅延回路５０３を設けている。
実施の形態３と同様、まず、遅延回路５０３は入力信号３０１を所定の遅延量だけ遅延させる。ここでは遅延量を位相にして考えると、θだけ遅延されるものとする。さらに遅延回路５０３は、所定の遅延量だけ遅延した信号のそれぞれのパルスがさらに２πだけ遅延した位相を出力する出力信号５０３１が得られるようにする。これにより、比較パルス発生回路１０４へ入力される２つの信号、３０１と５０３１との位相差は２π＋θとなり、図１０で示すところの入力信号３０１と１０３１との関係と等価になる。したがって、比較パルス発生回路１０４以降の動作は実施の形態１と同様となる。
入力信号３０１の位相をθだけシフトさせるには、遅延回路５０３を、図１１に示すようなバッファ３０３００〜３０３０７を設けた構成とし、遅延制御回路３１０により１つだけ選択するようにする。また、実施の形態３と同様に、バッファ３０３００〜３０３０７の入出力の遅延量をＰＬＬ（Phase Locked Loop）あるいはＤＬＬ（Delay Locked Loop）で入力信号３０１の周期と同じになるように制御してやれば、入力信号の２πｎ／８（ｎは０〜７）だけ位相がシフトされたものとなる。また、遅延回路５０３は遅延制御回路により所定の時間間隔で徐々に遅延量θが大きくなるように制御されるものとする。本実施の形態５に係る遅延回路５０３は、上記のように２πｎ／８（ｎは０〜７）だけ位相させた後、後段でさらに２πだけ遅延させるものであり、上記構成に加えて、例えば、マルチプレクサ３０３８の後段に２つのインバータ（図示せず）を構成することにより、位相がさらに２πだけ遅延され、入力信号３０１は、遅延回路５０３により２π＋θだけ位相がシフトされる。なお、バッファ３０３００の前段で２πだけ位相を遅延させるようにしてもよく、この場合バッファ３０３００の前段にインバータを設けるとよい。
以上のような本発明の実施の形態５に係る位相差測定回路５０は、前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらに２πだけ遅延させる遅延回路５０３と、遅延回路５０３の遅延量を制御する遅延制御回路３１０と、前記入力信号３０１と前記遅延回路５０３から出力された信号５０３１との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅１０４２を出力する比較パルス発生回路１０４と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路１０５と、前記周期信号１０５１の周期を測定する計測回路１０６とを備え、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定するようにしたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が遅延されているかを確認することができ、遅延回路が正常動作しているかどうかの判定を行うことができる。
なお、本実施の形態５に係る位相差測定回路では、所定の遅延量だけ遅延させた信号からさらに２πだけ遅延させる遅延回路５０３について説明したが、例えばｎ個のインバータを用いて、ｎπ（ｎは自然数）だけさらに位相を遅延させるような遅延回路としても良い。
また、本実施の形態５では遅延制御回路３１０を用いて、所定の時間間隔毎に、徐々に遅延量が大きくなるように制御したが、反対に、徐々に小さくなるように制御するようにしてもよく、また、所定の時間間隔毎に、所望の遅延量に変更させても良い。
また、本実施の形態５では、複数の遅延量を設定できる遅延回路を用いたが、遅延量を固定させた遅延回路を用いても良く、この場合、遅延回路を小さくできるとともに、遅延制御回路を要することがないため、回路規模を縮小することができる。
（実施の形態６）
本発明の実施の形態５に係る位相差測定回路は、遅延回路が正常に動作しているかどうかの判定を自動的に行うために、実施の形態３の位相差測定回路に所定期間の統計結果を得る統計回路を備えたものである。
以下、本発明の実施の形態６に係る位相差測定回路６０について説明する。実施の形態１、及び実施の形態３と同様の構成については同じ符号を用い、説明を省略する。
図１４〜図１６を用いて、計測結果を用いることにより、所定期間の統計結果を得る例について説明する。
図１４は、計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路４０７を有する位相差測定回路６０を示すブロック図である。
実施の形態３と同様、まず、遅延回路３０３は入力信号３０１を所定の遅延量だけ遅延させる。例えば遅延量を位相にして考えると、位相θだけ信号を遅延させた場合、遅延回路３０３の出力３０３１と入力信号３０１との関係は図１で示すところの入力信号１０１と１０２との関係と等価になる。波形制御回路１０３は実施の形態１と同様に信号に２πだけ加算するものとする。これにより、比較パルス発生回路１０４へ入力される２つの信号、３０１と１０３１との位相差は２π＋θとなる。したがって、比較パルス発生回路１０４、及び周期信号発生回路１０５の動作は実施の形態１と同様となる。
遅延回路３０３及び遅延制御回路３１０は、実施の形態３と同様に、図１１に示すような構成とし、また、遅延制御回路３１０により遅延回路３０３は所定の時間間隔で徐々に遅延量が大きくなるように制御されるものとする。また、実施の形態３と同様に、バッファ３０３００〜３０３０７の入出力の遅延量をＰＬＬ（Phase Locked Loop）あるいはＤＬＬ（Delay Locked Loop）で入力信号３０１の周期と同じになるように制御してやれば、遅延回路の出力３０３１は入力信号３０１の２πｎ／８（ｎは０〜７）だけ位相がシフトされたものとなる。なお、遅延回路は、遅延制御回路の制御に基づいて、入力信号から遅延量の異なる２以上の信号を生成するような遅延回路であれば何でもよい。
次に、本実施の形態６に係る位相差測定回路における計測回路３０６について図１５を用いて説明する。
図１５は計測回路３０６の回路構成の一例を示す図である。
図において、計測回路３０６は周期信号１０５１の周期を、カウンタ３０６１を使って計測する。このカウンタ３０６１はカウントアップのためのクロックを、任意の周波数である基準クロック、例えば入力信号３０１と同じ周波数でもよい、とし、カウント値をリセットするための信号を周期信号１０５１とする。レジスタＡ３０６２は周期信号の周期を保持するもので、周期信号１０５１によりカウンタ３０６１がリセットされる直前にそのときのカウント値を保持する。レジスタＢ３０６３はレジスタＡ３０６２が周期信号１０５１によって更新される直前にそのときのレジスタＡ３０６２の値を保持する。つまり、レジスタＢには１つ前の周期信号１０５１の周期が保持されることになる。比較器３０６４はレジスタＡ３０６２とレジスタＢ３０６３との値を比較するものであり、レジスタＡ３０６２の値の方が大きい場合には１を、レジスタＢ３０６３の方が大きい場合には０を出力するものとし、それを計測回路３０６の出力３０８とする。なお、本実施の形態６において、異なる周期の測定値を保持するために２つのレジスタを用いたが、その数に限りはなく、２つ以上のレジスタを用いても良い。
次に、統計回路４０７であるが、これは所定期間内における計測回路３０６の出力の履歴を保存することによって統計情報を生成するものであり、図１４のように論理和ゲート４０７１とＤフリップフロップ回路４０７２とで構成され、遅延制御回路３１０のリセット３１００ｂと同じ信号でＤフリップフロップ回路４０７２はリセットされる。
次に、図１６を用いて本実施の形態６に係る位相差測定回路６０において、遅延回路が正常に動作しているか否かの判定を自動的に行う動作を説明する。
ここでは説明を簡単にするために、遅延回路３０３の遅延量は設定した遅延量に対して一回のみの計測とし、遅延量が単調に増加する方向に遅延制御回路３１０を制御するものとする。また、設定した遅延量が安定するまでのセトリング時間は無視するものとし、計測回路３０６の基準クロックは入力信号３０１と同じ周波数とする。
図に示すように、この場合、遅延量を変換した位相差は最初は小さいが、遅延制御回路３１０により遅延量が大きくなるように遅延回路３０３は制御されるので、位相差は大きくなっていく。このことを容量１０５３１のノード１０５３３の電位の変化で示すならば、参照電圧１０５４１になる時間は段々と短くなることを意味している。つまり、周期信号１０５１の周期が短くなり、カウンタ３０６１でカウントされる数値も小さくなる。
これらの過程より、遅延制御回路３１０で遅延回路の遅延量が徐々に大きくなるように制御される場合、図１６（ａ）に示すように、比較器３０６４への入力であるレジスタＡ３０６２とレジスタＢ３０６３との比較結果は常にレジスタＢ３０６３の方が大きくなる、ということがわかる。したがって、計測回路３０６の出力３０８は常に０となる。遅延回路３０６が製造上のばらつきや温度特性、電気特性に依らず正常動作しているならば、計測回路３０６の出力３０８は常に０なので、位相差測定回路６０の出力４０８は常に０となる。
もし、図１６（ｂ）のように、ある遅延量の設定で大小の関係が異常になったならば、比較器３０６４の出力３０８は１になり、それは統計回路４０７でＤフリップフロップ回路４０７２がリセットされるまで異常状態を保持しておく。このように設定すれば、必要とする遅延量の評価もしくは検査を連続で行い、異常状態の発生の有無だけが容易に測定できる。
つまり、この位相差測定回路６０は測定の開始信号を３１００ｂとし、その測定結果の評価を４０８とするＢＩＳＴ(Built-In Self Test）回路を構成している。
なお、ここでは説明の簡単化のために、各位相量について一回だけの測定としているが複数周期に渡り測定することで、その平均や分散といった統計データを容易に得ることが可能になるのはいうまでもない。
以上のような本発明の実施の形態６に係る位相差測定回路６０は、前記入力信号３０１を所定の遅延量だけ遅延させる遅延回路３０３と、遅延回路３０３の遅延量を制御する遅延制御回路３１０と、前記遅延させた信号を一定の周期毎に出力する波形制御回路１０３と、前記入力信号３０１と前記波形制御回路にて一定の周期毎に出力された信号３０３１との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅１０３１を出力する比較パルス発生回路１０４と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路１０５と、前記周期信号１０５の周期を測定する計測回路３０６と、前記計測回路３０６による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路４０７とを備え、所定の周期を有する入力信号３０１と、該入力信号３０１を所定の遅延量だけ遅延させた信号との位相差を測定するようにしたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が遅延されているかを確認することができ、遅延回路が正常動作しているかどうかの判定を自動的に行うことができる。
なお、本実施の形態６では遅延制御回路３１０を用いて、所定の時間間隔毎に、徐々に遅延量が大きくなるように制御したが、反対に、徐々に小さくなるように制御するようにしてもよく、また、所定の時間間隔毎に、所望の遅延量に変更させても良い。
また、本実施の形態６では、複数の遅延量を設定できる遅延回路を用いたが、遅延量を固定させた遅延回路を用いても良く、この場合、遅延回路を小さくできるとともに、遅延制御回路を要することがないため、回路規模を縮小することができる。
また、本実施の形態６に係る位相差測定回路は、２つの入力信号の位相差を示す位相差パルスが、本来の位相差に２πだけ加算されるよう波形制御回路が出力信号を生成するものについて説明したが、位相差パルスがｎπ（ｎは自然数）だけ加算されるよう波形制御回路１０３が出力信号を生成するようにしても良い。
（実施の形態７）
本発明の実施の形態７に係る位相差測定回路は、実施の形態６に係る位相差測定回路の波形制御回路の代わりに、入力した信号を所定の位相だけシフトさせる位相シフト回路を設けたものである。
図１７を用いて、実施の形態７に係る位相差測定回路を説明する。実施の形態６と同様の構成については説明を省略し、実施の形態６と異なる点のみ説明を行う。
図１７は、本発明の実施の形態７に係る位相差測定回路の構成を示す図である。
本実施の形態７に係る位相差測定回路７０は、図１７に示すように、本実施の形態６における波形制御回路１０３の代わりに、遅延回路３０３から出力された信号３０３１を所定の位相だけシフトして出力する位相シフト回路２０３を設けている。
実施の形態６と同様、まず、遅延回路３０３は入力信号３０１を所定の遅延量だけ遅延させる。例えば遅延量を位相にして考えると、位相θだけ信号を遅延させた場合、遅延回路３０３の出力３０３１と入力信号３０１との関係は図１で示すところの入力信号１０１と１０２との関係と等価になる。位相シフト回路２０３では、実施の形態２と同様に、入力した信号のそれぞれのパルスが２πだけ遅れた位相を出力する出力信号２０３１が得られるようにシフトする。これにより、比較パルス発生回路１０４へ入力される２つの信号、３０１と２０３１とは、位相差が２π＋θとなり、図１４で示すところの入力信号３０１と波形制御回路の出力信号１０３１との関係と等価になる。したがって、比較パルス発生回路１０４以降の動作は実施の形態６と同様となる。
遅延回路３０３及び遅延制御回路３１０は、実施の形態３と同様に、図１１に示すような構成とし、また、遅延制御回路３１０により遅延回路３０３は所定の時間間隔で徐々に遅延量が大きくなるように制御されるものとする。また、実施の形態３と同様に、バッファ３０３００〜３０３０７の入出力の遅延量をＰＬＬ（Phase Locked Loop）あるいはＤＬＬ（Delay Locked Loop）で入力信号３０１の周期と同じになるように制御してやれば、遅延回路の出力３０３１は入力信号３０１の２πｎ／８（ｎは０〜７）だけ位相がシフトされたものとなる。なお、遅延回路は、遅延制御回路の制御に基づいて、入力信号から遅延量の異なる２以上の信号を生成するような遅延回路であれば何でもよい。
以上のような本発明の実施の形態７に係る位相差測定回路７０は、所定の周期を有する入力信号を所定の遅延量だけ遅延させる遅延回路３０３と、遅延回路３０３の遅延量を制御する遅延制御回路３１０と、前記遅延回路３０３で遅延させた信号の位相を２πだけシフトする位相シフト回路２０３と、前記入力信号と前記位相シフト回路にて２πだけシフトされた信号との位相差を所定のタイミング毎にパルス幅１０４２に変換し、該変換したパルス幅を出力する比較パルス発生回路１０４と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路３０６と、前記周期信号１０５１の周期を測定する計測回路３０６と、前記計測回路３０６による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路４０７を備え、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定するようにしたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が遅延されているかを確認することができ、遅延回路が正常動作しているかどうかの判定を自動的に行うことができる。
なお、本実施の形態７に係る位相差測定回路では、遅延回路３０３から出力された信号の位相を２πだけシフトさせる位相シフト回路２０３について説明したが、ｎπ（ｎは自然数）だけ位相をシフトさせる位相シフト回路としても良い。
また、本実施の形態７では遅延制御回路３１０を用いて、所定の時間間隔毎に、徐々に遅延量が大きくなるように制御したが、反対に、徐々に小さくなるように制御するようにしてもよく、また、所定の時間間隔毎に、所望の遅延量に変更させても良い。
また、本実施の形態７では、複数の遅延量を設定できる遅延回路を用いたが、遅延量を固定させた遅延回路を用いても良く、この場合、遅延回路を小さくできるとともに、遅延制御回路を要することがないため、回路規模を縮小することができる。
（実施の形態８）
本発明の実施の形態８に係る位相差測定回路は、実施の形態６に係る位相差測定回路の波形制御回路の代わりに、遅延回路にて、入力した信号を所定量遅延させるとともに、該遅延させた信号の位相をさらに２πだけ遅延させるものである。
図１８を用いて、実施の形態８に係る位相差測定回路８０を説明する。実施の形態６と同様の構成については説明を省略し、実施の形態６と異なる点のみ説明を行う。
図１８は、本発明の実施の形態８に係る位相差測定回路８０の構成を示す図である。
本実施の形態８に係る位相差測定回路８０は、図１８に示すように、本実施の形態８における波形制御回路１０３の代わりに、入力信号３０１を所定の遅延量だけ遅延するとともに、該遅延した信号の位相をさらに２πだけ遅延させた信号８０３１を出力する遅延回路８０３を設けている。
実施の形態６と同様、まず、遅延回路８０３は入力信号３０１を所定の遅延量だけ遅延させる。ここでは遅延量を位相にして考えると、θだけ遅延されるものとする。さらに遅延回路８０３は、所定の遅延量だけ遅延した信号のそれぞれのパルスがさらに２πだけ遅延した位相を出力する出力信号８０３１が得られるようにする。これにより、比較パルス発生回路１０４へ入力される２つの信号、３０１と８０３１とは、位相差が２π＋θとなり、図１４で示すところの入力信号３０１と波形制御回路の出力信号１０３１との関係と等価になる。したがって、比較パルス発生回路１０４以降の動作は実施の形態６と同様となる。
入力信号３０１の位相をθだけシフトさせるには、遅延回路５０３を、図１１に示すようなバッファ３０３００〜３０３０７を設けた構成とし、遅延制御回路３１０により１つだけ選択するようにする。また、実施の形態３と同様に、バッファ３０３００〜３０３０７の入出力の遅延量をＰＬＬ（Phase Locked Loop）あるいはＤＬＬ（Delay Locked Loop）で入力信号３０１の周期と同じになるように制御してやれば、入力信号の２πｎ／８（ｎは０〜７）だけ位相がシフトされたものとなる。また、遅延回路８０３は遅延制御回路３１０により所定の時間間隔で徐々に遅延量θが大きくなるように制御されるものとする。本実施の形態８に係る遅延回路８０３は、上記のように２πｎ／８（ｎは０〜７）だけ位相させた後、後段でさらに２πだけ遅延させるものであり、上記構成に加えて、例えば、マルチプレクサ３０３８の後段に２つのインバータ（図示せず）を構成することにより、位相がさらに２πだけ遅延され、入力信号３０１は、遅延回路８０３により２π＋θだけ位相がシフトされる。なお、バッファ３０３００の前段で２πだけ位相を遅延させるようにしてもよく、この場合バッファ３０３００の前段にインバータを設けるとよい。
以上のような本発明の実施の形態８に係る位相差測定回路８０は、所定の周期を有する入力信号３０１を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらに２πだけ遅延させる遅延回路８０３と、遅延回路８０３の遅延量を制御する遅延制御回路３１０と、入力信号３０１と遅延回路８０３から出力された信号８０３１との位相差を所定のタイミング毎にパルス幅１０４２に変換し、該変換したパルス幅を出力する比較パルス発生回路１０４と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号１０５１を生成する周期信号発生回路１０５と、周期信号１０５１の周期を測定する計測回路３０６と、計測回路３０６による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路４０７とを備え、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定するようにしたので、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が遅延されているかを確認することができ、遅延回路が正常動作しているかどうかの判定を自動的に行うことができる。
なお、本実施の形態８に係る位相差測定回路８０では、所定の遅延量だけ遅延させた信号からさらに２πだけ遅延させる遅延回路８０３について説明したが、例えばｎ個のインバータを用いて、ｎπ（ｎは自然数）だけさらに位相を遅延させる遅延回路としても良い。
また、本実施の形態８では遅延制御回路３１０を用いて、所定の時間間隔毎に、徐々に遅延量が大きくなるように制御したが、反対に、徐々に小さくなるように制御するようにしてもよく、また、所定の時間間隔毎に、所望の遅延量に変更させても良い。
また、本実施の形態８では、複数の遅延量を設定できる遅延回路を用いたが、遅延量を固定させた遅延回路を用いても良く、この場合、遅延回路を小さくできるとともに、遅延制御回路を要することがないため、回路規模を縮小することができる。
本発明に関わる位相差測定回路は、位相差が小さい場合でも精度良く測定することができるので、特に、微小な位相差の測定を要する位相差測定回路等の用途に有用である。
図１は、本発明の実施の形態１に係る位相差測定回路の構成を示すブロック図である。 図２は、本発明の実施の形態１に係る位相差測定回路の比較パルス発生回路の一例と入出力の関係を示す図である。 図３は、本発明の実施の形態１に係る位相差測定回路の周期信号発生回路の構成を示すブロック図である。 図４は、本発明の実施の形態１に係る位相差測定回路の周期信号発生回路の詳細構成を示す図である。 図５は、本発明の実施の形態１に係る位相差測定回路において、位相差の等価変換と蓄積の様子を示す図である。 図６は、本発明の実施の形態１に係る位相差測定回路において、位相差と周期信号の関係を示す図である。 図７は、本発明の実施の形態１に係る位相差測定回路において、位相差の蓄積の様子を示す図である。 図８は、本発明の実施の形態２に係る位相差測定回路の構成を示すブロック図である。 図９は、本発明の実施の形態２に係る位相差測定回路の比較パルス発生回路の一例と入出力の関係を示す図である。 図１０は、本発明の実施の形態３に係る位相差測定回路の構成を示すブロック図である。 図１１は、本発明の実施の形態３に係る位相差測定回路の遅延回路の一例を示す図である。 図１２は、本発明の実施の形態４に係る位相差測定回路の構成を示すブロック図である。 図１３は、本発明の実施の形態５に係る位相差測定回路の構成を示すブロック図である。 図１４は、本発明の実施の形態６に係る位相差測定回路の構成を示すブロック図である。 図１５は、本発明の実施の形態６に係る位相差測定回路の計測回路の一例を示す図である。 図１６は、本発明の実施の形態６に係る位相差測定回路において、計測回路の入出力の関係を示す図である。 図１７は、本発明の実施の形態７に係る位相差測定回路の構成を示すブロック図である。 図１８は、本発明の実施の形態８に係る位相差測定回路の構成を示すブロック図である。 図１９は、高速パルスを用いて位相差を測定する位相差判別回路の構成を示す図である。 図２０は、図１９の位相差判別回路において、各回路から出力される信号の波形図である。
符号の説明
１０、２０、３０、４０、５０、６０、７０、８０ 位相差測定回路
１０１、１０２、３０１ 入力信号
１０３ 波形制御回路
１０４ 比較パルス発生回路
１０５ 周期信号発生回路
１０６、３０６ 計測回路
１０８、２０８、３０８、４０８ 位相差測定回路の出力
２０３ 位相シフト回路
３０３、５０３、８０３ 遅延回路
３１０ 遅延制御回路
４０７ 統計回路
１０３１ 波形制御回路の出力信号
１０４１ イネーブル信号により得られた出力
１０４２ 位相差パルス
１０５１ 周期信号
１０５２ チャージポンプ回路
１０５３ 三角波発生回路
１０５４ コンパレータ
２０３１ 位相シフト回路の出力信号
３０３１ 遅延回路の出力信号
３０３８ マルチプレクサ
３０６１ カウンタ
３０６２ レジスタＡ
３０６３ レジスタＢ
３０６４ 比較器
３１００ａ クロック
３１００ｂ リセット信号
４０７１ 論理和ゲート
４０７２ Ｄフリップフロップ
５０３１ 遅延回路５０３の出力信号
８０３１ 遅延回路８０３の出力信号
１０５２１ 電流源
１０５２２、１０５３２ スイッチ
１０５３１ 容量
１０５３３ ノード
３０３００〜３０３０７ バッファ
１５１ａ、１５１ｂ 入力信号
１５２ａ、１５２ｂ 波形整形回路
１５３ エクスクルシブオア回路
１５４ 第１のカウンタ
１５５ 高速パルス信号発生器
１５６ スイッチ
１５７ 第２のカウンタ
１５８ ＲＳフリップフロップ

Claims (24)

  1. ２つの入力信号の位相差を測定する位相差測定回路において、
    前記２つの入力信号のうち、一方の入力信号を一定の周期毎に出力する波形制御回路と、
    前記波形制御回路にて一定の周期毎に出力された一方の入力信号ともう一方の入力信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、
    前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、
    前記周期信号の周期を測定する計測回路とを備えた、
    ことを特徴とする位相差測定回路。
  2. ２つの入力信号の位相差を測定する位相差測定回路において、
    前記２つの入力信号のうち、一方の入力信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、
    前記位相シフト回路にてｎπだけシフトされた一方の入力信号ともう一方の入力信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、
    前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、
    前記周期信号の周期を測定する計測回路とを備えた、
    ことを特徴とする位相差測定回路。
  3. 請求項１または２に記載の位相差測定回路において、
    前記周期信号発生回路は、
    前記比較パルス発生回路からの出力によって駆動し、電荷を出力するチャージポンプ回路と、
    前記チャージポンプ回路の出力電荷を蓄積する容量と、
    前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えた、
    ことを特徴とする位相差測定回路。
  4. 請求項３に記載の位相差測定回路において、
    前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御する、
    ことを特徴とする位相差測定回路。
  5. 請求項３に記載の位相差測定回路において、
    前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力する、
    ことを特徴とする位相差測定回路。
  6. 所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、
    前記入力信号を所定の遅延量だけ遅延させる遅延回路と、
    前記遅延させた信号を一定の周期毎に出力する波形制御回路と、
    前記入力信号と前記波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、
    前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、
    前記周期信号の周期を測定する計測回路とを備えた、
    ことを特徴とする位相差測定回路。
  7. 所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、
    前記入力信号を所定の遅延量だけ遅延させる遅延回路と、
    前記遅延回路で遅延させた信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、
    前記入力信号と前記前記位相シフト回路にてｎπだけシフトされた信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、
    前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、
    前記周期信号の周期を測定する計測回路とを備えた、
    ことを特徴とする位相差測定回路。
  8. 所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、
    前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらにｎπ（ｎは自然数）だけ遅延させる遅延回路と、
    前記入力信号と前記遅延回路から出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、
    前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、
    前記周期信号の周期を測定する計測回路とを備えた、
    ことを特徴とする位相差測定回路。
  9. 請求項６から８のいずれかに記載の位相差測定回路において、
    前記遅延回路の遅延量を制御する遅延制御回路を備え、
    前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信号から遅延量の異なる２以上の信号を生成する、
    ことを特徴とする位相差測定回路。
  10. 請求項９に記載の位相差測定回路において、
    前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を変更する、
    ことを特徴とする位相差測定回路。
  11. 請求項９に記載の位相差測定回路において、
    前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を単調に増加、あるいは単調に減少させる制御を行う、
    ことを特徴とする位相差測定回路。
  12. 請求項６から８のいずれかに記載の位相差測定回路において、
    前記周期信号発生回路は、
    前記比較パルス発生回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、
    前記チャージポンプ回路の出力電荷を蓄積する容量と、
    前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えた、
    ことを特徴とする位相差測定回路。
  13. 請求項１２に記載の位相差測定回路において、
    前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御する、
    ことを特徴とする位相差測定回路。
  14. 請求項１２に記載の位相差測定回路において、
    前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力する、
    ことを特徴とする位相差測定回路。
  15. 所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、
    前記入力信号を所定の遅延量だけ遅延させる遅延回路と、
    前記遅延させた信号を一定の周期毎に出力する波形制御回路と、
    前記入力信号と前記波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、
    前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、
    前記周期信号の周期を測定する計測回路と、
    前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路とを備えた、
    ことを特徴とする位相差測定回路。
  16. 所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、
    前記入力信号を所定の遅延量だけ遅延させる遅延回路と、
    前記遅延回路で遅延させた信号の位相をｎπ（ｎは自然数）だけシフトする位相シフト回路と、
    前記入力信号と前記位相シフト回路にてｎπだけシフトされた信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、
    前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、
    前記周期信号の周期を測定する計測回路と、
    前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路とを備えた、
    ことを特徴とする位相差測定回路。
  17. 所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差測定回路であって、
    前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらにｎπ（ｎは自然数）だけ遅延させる遅延回路と、
    前記入力信号と前記遅延回路から出力された信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、
    前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信号を生成する周期信号発生回路と、
    前記周期信号の周期を測定する計測回路と、
    前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統計回路とを備えた、
    ことを特徴とする位相差測定回路。
  18. 請求項１５から１７のいずれかに記載の位相差測定回路において、
    前記計測回路は、測定値を保持するレジスタを少なくとも２つ有し、
    前記統計回路は、前記レジスタに格納された情報に基づいて統計情報を生成する、
    ことを特徴とする位相差測定回路。
  19. 請求項１５から１７のいずれかに記載の位相差測定回路において、
    前記遅延回路の遅延量を制御する遅延制御回路を備え、
    前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信号から遅延量の異なる２以上の信号を生成する、
    ことを特徴とする位相差測定回路。
  20. 請求項１９に記載の位相差測定回路において、
    前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を変更する、
    ことを特徴とする位相差測定回路。
  21. 請求項１９に記載の位相差測定回路において、
    前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を単調に増加、あるいは単調に減少させる制御を行う、
    ことを特徴とする位相差測定回路。
  22. 請求項１５から１７のいずれかに記載の位相差測定回路において、
    前記周期信号発生回路は、
    前記比較パルス発生回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、
    前記チャージポンプ回路の出力電荷を蓄積する容量と、
    前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えた、
    ことを特徴とする位相差測定回路。
  23. 請求項２２に記載の位相差測定回路において、
    前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に応じて出力電荷量を制御する、
    ことを特徴とする位相差測定回路。
  24. 請求項２２に記載の位相差測定回路において、
    前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセットパルスの周期をデジタル数値に変換して出力する、
    ことを特徴とする位相差測定回路。
JP2006539221A 2004-10-01 2005-09-21 位相差測定回路 Pending JPWO2006038468A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004290611 2004-10-01
JP2004290611 2004-10-01
PCT/JP2005/017415 WO2006038468A1 (ja) 2004-10-01 2005-09-21 位相差測定回路

Publications (1)

Publication Number Publication Date
JPWO2006038468A1 true JPWO2006038468A1 (ja) 2008-05-15

Family

ID=36142547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006539221A Pending JPWO2006038468A1 (ja) 2004-10-01 2005-09-21 位相差測定回路

Country Status (4)

Country Link
US (1) US20070296396A1 (ja)
JP (1) JPWO2006038468A1 (ja)
CN (1) CN101031805A (ja)
WO (1) WO2006038468A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008053562A1 (fr) * 2006-11-02 2008-05-08 Fujitsu Limited Détecteur de différence de phase et procédé de détection de différence de phase
US8143879B2 (en) * 2008-12-30 2012-03-27 General Electric Company Meter phase identification
CN101907656B (zh) * 2009-06-03 2012-07-25 中国科学院半导体研究所 利用固定相移来测量同频信号相位差的方法
US8326554B2 (en) * 2009-12-31 2012-12-04 General Electric Company Systems, methods, and apparatus for utility meter phase identification
US8587290B2 (en) 2011-03-29 2013-11-19 General Electric Company Method, system and device of phase identification using a smart meter
CN103134985A (zh) * 2011-11-24 2013-06-05 上海华建电力设备股份有限公司 一种电源同期捕捉的工程实现方法
CN103376357B (zh) * 2012-04-27 2015-10-14 瑞昱半导体股份有限公司 时脉相位差的估计装置及方法
CN103105534B (zh) * 2013-01-31 2015-05-20 西安电子科技大学 基于fpga相同周期信号的相位差测量方法
JP6273126B2 (ja) * 2013-11-14 2018-01-31 キヤノン株式会社 Ａｄ変換器、固体撮像素子および撮像システム
CN103760416B (zh) * 2013-12-23 2016-05-18 中国科学院等离子体物理研究所 一种定向耦合器测量高功率微波相位的误差分析方法
CN103760417B (zh) * 2014-01-07 2016-04-06 杭州电子科技大学 带测频功能的简易交流信号相位捕获电路
CN103913633B (zh) * 2014-04-25 2016-06-01 中国计量科学研究院 基于多频正弦信号的高频谱分辨率相位谱测量装置及方法
CN105182076B (zh) * 2015-09-18 2018-02-23 电子科技大学 基于矢量网络分析仪的二端口网络相移实时测试方法
US10056888B2 (en) * 2016-03-25 2018-08-21 Qorvo Us, Inc. RF phase offset detection circuit
CN106645952B (zh) * 2016-10-18 2019-06-25 上海华虹计通智能系统股份有限公司 一种信号相位差的检测方法及系统
CN106443184B (zh) * 2016-11-23 2023-07-14 优利德科技(中国)股份有限公司 一种相位检测装置及相位检测方法
CN107005098B (zh) * 2017-03-15 2019-10-29 香港应用科技研究院有限公司 无线功率发射器
DE102017109192A1 (de) 2017-04-28 2018-10-31 Technische Universität Darmstadt Schaltungsanordnung und Verfahren zum Ermitteln eines Versatzes zwischen zwei Signalflanken
CN109900971B (zh) * 2017-12-11 2023-01-24 长鑫存储技术有限公司 脉冲信号的处理方法、装置以及半导体存储器
US10778201B1 (en) * 2019-05-03 2020-09-15 Rohde & Schwarz Gmbh & Co. Kg System and method of creating periodic pulse sequences with defined absolute phase
US11711107B2 (en) 2020-11-10 2023-07-25 Qorvo Us, Inc. Systems and methods for antenna impedance matching

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797458A (en) * 1980-12-09 1982-06-17 Yokogawa Hewlett Packard Ltd Phase difference detector
JP4123571B2 (ja) * 1998-06-17 2008-07-23 松下電器産業株式会社 位相差演算回路

Also Published As

Publication number Publication date
US20070296396A1 (en) 2007-12-27
WO2006038468A1 (ja) 2006-04-13
CN101031805A (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
JPWO2006038468A1 (ja) 位相差測定回路
CN109387776B (zh) 测量时钟抖动的方法、时钟抖动测量电路和半导体装置
US8593171B2 (en) Power supply monitor
US7816960B2 (en) Circuit device and method of measuring clock jitter
KR101243627B1 (ko) 위상 변이된 주기파형을 사용한 타임 측정
US7496137B2 (en) Apparatus for measuring jitter and method of measuring jitter
JP5262630B2 (ja) セルフテスト回路を有するクロック生成回路
US7653170B2 (en) Electrical circuit for measuring times and method for measuring times
TW201541103A (zh) 老化偵測電路及其方法
JP3625400B2 (ja) 可変遅延素子のテスト回路
US20190346504A1 (en) Method of measuring clock jitter, clock jitter measurement circuit, and semiconductor devices including the same
JP2019022237A (ja) 高分解能の時間−ディジタル変換器
US9255950B2 (en) Method and arrangement for frequency determination
JP4040393B2 (ja) ジッタテスト回路、ジッタテスト回路を搭載した半導体装置およびジッタテスト方法
US10886934B2 (en) Time to digital converter and A/D conversion circuit
JP2004343395A (ja) パルス幅変調回路
US6950375B2 (en) Multi-phase clock time stamping
CN116131821A (zh) 一种高精度延迟时钟校准电路及芯片
JP5171442B2 (ja) マルチストローブ回路および試験装置
JP2000035463A (ja) ジッタ測定装置及びそれを内蔵した集積回路
JP3864583B2 (ja) 可変遅延回路
CN108318809B (zh) 频率抖动的内建自我测试电路
KR102505721B1 (ko) 반도체 장치 및 이를 위한 특성 측정 회로
US11947672B2 (en) Voltage glitch detection circuit
US20220357377A1 (en) Power supply voltage detector, power supply voltage detection apparatus, system and medium