CN109900971B - 脉冲信号的处理方法、装置以及半导体存储器 - Google Patents

Abstract

本发明提供了一种脉冲信号延时检测方法，通过对不同的传输路径的第一脉冲信号和第二脉冲信号进行逻辑与运算，根据逻辑运算结果输出延时检测信号，不仅实现了检测形成延时时间的脉冲信号，还可通过检测结果信号来判断所需要的脉冲信号，从而提高脉冲信号的处理效率。本发明还提供了一种脉冲信号延时检测装置，以及一种半导体存储器，具有上述技术效果。

Description

脉冲信号的处理方法、装置以及半导体存储器

技术领域

本发明涉及半导体存储器技术领域，具体涉及一种脉冲信号的处理方法，还涉及一种脉冲信号处理装置，以及一种半导体存储器。

背景技术

在当今的数字电路设计中，经常会对同时发出且经过不同传输路径传输的两个脉冲信号进行信号处理，从而得到所需要的脉冲信号，然而，通常情况下两个脉冲信号虽然同时发出，但是由于经过了不同的传输路径，到达半导体存储器的时间点不同，也就是说，其中的一个脉冲信号到达的时间比较早，而另一个脉冲信号到达的时间相对晚一些，两个脉冲信号到达半导体存储器的时间点形成了时间差，并将此时间差称为延时时间。由于目前并不能检测形成延时时间的两个脉冲信号，导致无法准确获取形成延时时间的脉冲信号，导致降低了脉冲信号的处理效率。

因此，如何对形成延时时间的脉冲信号进行检测，以提高脉冲信号的处理效率是本领域技术人员急需要解决的技术问题。

发明内容

本发明提供一种脉冲信号的处理方法、一种脉冲信号处理装置，以及一种半导体存储器，以克服或缓解背景技术中存在的一个或者更多个问题，至少提供一种有益的选择。

作为本发明的一个方面，提供了一种脉冲信号的处理方法，应用于半导体存储器，包括：

接收分别从不同的传输线路传输的第一脉冲信号和第二脉冲信号；

对所述第一脉冲信号和所述第二脉冲信号进行逻辑与运算，获得逻辑运算结果；以及

根据所述逻辑运算结果输出延时检测信号。

优选的，在上述脉冲信号延时检测方法中，所述第一脉冲信号和所述第二脉冲信号均包括低电平和高电平，所述高电平通过1标识，所述低电平通过0标识，以及

所述根据所述逻辑运算结果输出延时检测信号，包括：

当所述逻辑运算结果为1时，则输出第一信号；以及

当所述逻辑运算结果为0时，则输出第二信号。

优选的，在上述脉冲信号延时检测方法中，所述第一信号包括具有第一脉冲宽度的脉冲信号。

优选的，在上述脉冲信号延时检测方法中，所述第一脉冲宽度大于或等于所述第一脉冲信号的高电平与所述第二脉冲信号的高电平的交集对应的脉冲宽度。

优选的，在上述脉冲信号延时检测方法中，所述第二信号包括低电平信号。

优选的，在上述脉冲信号延时检测方法中，所述对所述第一脉冲信号和所述第二脉冲信号进行逻辑与运算之前，包括：

获取置位信号，根据所述置位信号对所述第一脉冲信号和所述第二脉冲信号进行逻辑与运算。

优选的，在上述脉冲信号延时检测方法中，所述根据比较结果输出检测结果信号之后，包括：

当检测到所述延时检测信号的下降沿时，生成复位信号；以及

根据所述复位信号执行复位操作。

本发明还提供了一种脉冲信号延时检测装置，包括：

逻辑运算器，包括：

第一脉冲输入端，用于接收第一脉冲信号；

第二脉冲输入端，用于接收第二脉冲信号；以及

逻辑运算输出端，用于输出对所述第一脉冲信号和所述第二脉冲信号进行逻辑与运算得到的逻辑运算结果；以及

延时检测器，包括：

检测输入端，与所述逻辑运算输出端连接，用于接收所述逻辑运算结果；以及

检测输出端，用于输出根据所述逻辑运算结果得到的延时检测信号。

优选的，在上述脉冲信号延时检测装置中，所述第一脉冲信号和所述第二脉冲信号均包括低电平和高电平，所述高电平通过1标识，所述低电平通过0标识；

所述检测输出端包括第一信号输出端和第二信号输出端，所述第一信号输出端用于当所述逻辑运算结果为1时输出第一信号，所述第二信号输出端用于当所述逻辑运算结果为0时输出第二信号。

优选的，在上述脉冲信号延时检测装置中，所述第一信号包括具有第一脉冲宽度的脉冲信号，所述第二信号包括低电平信号，所述第一脉冲宽度等于所述第一脉冲信号的高电平与所述第二脉冲信号的高电平的交集对应的脉冲宽度。

优选的，在上述脉冲信号延时检测装置中，还包括：

脉冲拓宽处理器，与所述延时检测器的所述第一信号输出端连接，所述脉冲拓宽处理器用于将所述第一信号的脉冲宽度从所述第一脉冲宽度拓宽至第二脉冲宽度，其中所述第二脉冲宽度大于所述第一脉冲宽度。

优选的，在上述脉冲信号延时检测装置中，所述逻辑运算器还包括置位信号输入端，所述置位信号输入端用于接收置位信号，以对所述第一脉冲信号和所述第二脉冲信号进行逻辑与运算。

优选的，在上述脉冲信号延时检测装置中，所述逻辑运算器还包括复位信号输入端，所述复位信号输入端与所述检测结果输出端连接，其中，当所述复位信号输入端检测所述延时检测信号的下降沿时，所述逻辑运算器执行复位操作。

本发明还提供了一种半导体存储器，包括上述任一项所述的脉冲信号处理装置。

本发明采用上述技术方案，具有如下优点：本方案中，通过对不同的传输路径的第一脉冲信号和第二脉冲信号进行逻辑与运算，根据逻辑运算结果输出延时检测信号，不仅实现了检测形成延时时间的脉冲信号，还可通过检测结果信号来判断所需要的脉冲信号，从而提高脉冲信号的处理效率。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。

图1为本发明实施例提供的一种脉冲信号延时检测方法流程图；

图2为本发明实施例提供的一种脉冲信号延时检测装置示意图。

附图标记：

100逻辑运算器；

110第一脉冲输入端； 120第二脉冲输入端；

130逻辑运算输出端；

140复位信号输入端； 150置位信号输入端

200延时检测器；

210检测输入端； 220检测输出端；

221第一信号输出端； 222第二信号输出端；

300脉冲拓宽处理器。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

实施例一

在一种具体的实施方式中，提供了一种脉冲信号延时检测方法，包括：

步骤S1：接收分别从不同的传输线路传输的第一脉冲信号和第二脉冲信号。

其中，同时发出第一脉冲信号和第二脉冲信号，由于第一脉冲信号和第二脉冲信号经过不同的路径进行传输，使得半导体存储器在接收第一脉冲信号和第二脉冲信号时的时间点不同，时间点的差值形成了延时时间。

步骤S2：对第一脉冲信号和第二脉冲信号进行逻辑与运算，获得逻辑运算结果。

其中，第一脉冲信号和第二脉冲信号到达同一接收端形成的延时时间，除了受到传输路径影响，还会受到半导体存储器的电压、温度等因素的影响，导致延时时间增加。第一脉冲信号和第二脉冲信号均包括低电平和高电平，高电平通过1标识，低电平通过0标识，通过逻辑与运算获得的逻辑运算结果能够表示延时时间的大小。当逻辑运算结果为1时，表示延时时间在第一脉冲信号或第二脉冲信号的脉冲宽度范围内，即第一脉冲信号的高电平与第二脉冲信号的高电平有交集，当逻辑运算结果为0时，表示延时时间大于第一脉冲信号的脉冲宽度或第二脉冲信号的脉冲宽度，即第一脉冲信号的高电平与第二脉冲信号的高电平无交集。

步骤S3：根据逻辑运算结果输出延时检测信号。

其中，通常情况下，需要将逻辑运算结果为1的一对脉冲信号留下，将逻辑运算结果为0的一对脉冲信号过滤，因此，通过根据逻辑运算结果输出不同的延时检测信号，以便于对脉冲信号进行保留或者过滤。

本方案中，通过对不同的传输路径的第一脉冲信号和第二脉冲信号进行逻辑与运算，根据逻辑运算结果输出延时检测信号，不仅实现了检测形成延时时间的脉冲信号，还可通过检测结果信号来判断所需要的脉冲信号，从而提高脉冲信号的处理效率。

在上述脉冲信号延时检测方法的基础上，第一脉冲信号和第二脉冲信号均包括低电平和高电平，高电平通过1标识，低电平通过0标识，以及

根据逻辑运算结果输出延时检测信号，包括：

当逻辑运算结果为1时，则输出第一信号；以及

当逻辑运算结果为0时，则输出第二信号。

其中，第一信号与第二信号脉冲形状不同，通过不同脉冲形状的第一信号和第二信号来分辨所需要的脉冲对，将逻辑运算结果为1时的第一脉冲信号和第二脉冲信号保留，将逻辑运算结果为0时的第一脉冲信号和第二脉冲信号过滤。

在上述脉冲信号延时检测方法的基础上，第一信号包括具有第一脉冲宽度的脉冲信号。

其中，第一脉冲宽度为第一脉冲信号的高电平与第二脉冲信号的高电平的交集部分，第一信号表明延时时间在第一脉冲信号或第二脉冲信号的脉冲宽度范围内。

进一步的，第一脉冲宽度大于或等于第一脉冲信号的高电平与所述第二脉冲信号的高电平的交集对应的脉冲宽度。

其中，对第一脉冲信号的高电平与所述第二脉冲信号的高电平的交集对应的脉冲宽度进行脉冲拓宽处理，从而保证所需要的信号有足够宽的脉冲宽度，便于后续的信号处理。

在上述脉冲信号延时检测方法的基础上，第二信号包括低电平信号。

其中，第一信号表明延时时间大于第一脉冲信号或第二脉冲信号的脉冲宽度范围。

在上述脉冲信号延时检测方法的基础上，对第一脉冲信号和第二脉冲信号进行逻辑与运算之前，包括：

获取置位信号，根据置位信号对第一脉冲信号和第二脉冲信号进行逻辑与运算。

其中，外界输入的置位信号相当于开关，只有接收到了置位信号，才能开启对对第一脉冲信号和第二脉冲信号进行逻辑与运算，否则，在未接收到置位信号的情况下，并不能开启对第一脉冲信号和第二脉冲信号进行逻辑与运算。

在上述脉冲信号延时检测方法的基础上，根据比较结果输出检测结果信号之后，包括：

当检测到延时检测信号的下降沿时，生成复位信号；以及

根据复位信号执行复位操作。

其中，当检测结果信号输出时，表明一次检测结束，应该开启对下一对脉冲的延时检测，此时，当检测到延时检测信号的下降沿时，生成复位信号，逻辑运算器执行复位操作，即根据复位信号来获取下一对进行检测的第一脉冲信号和第二脉冲信号。

实施例二

作为本发明的第二个方面，提供了一种脉冲信号延时检测装置，包括：

逻辑运算器100，包括：

第一脉冲输入端110，用于接收第一脉冲信号；

第二脉冲输入端120，用于接收第二脉冲信号；以及

逻辑运算输出端130，用于输出对第一脉冲信号和第二脉冲信号进行逻辑与运算得到的逻辑运算结果；以及

延时检测器200，包括：

检测输入端210，与逻辑运算输出端连接，用于接收逻辑运算结果；以及

检测输出端220，用于输出根据逻辑运算结果得到的延时检测信号。

进一步的，在上述脉冲信号延时检测装置中，第一脉冲信号和第二脉冲信号均包括低电平和高电平，高电平通过1标识，低电平通过0标识；

检测输出端220包括第一信号输出端221和第二信号输出端222，第一信号输出端221用于当所述逻辑运算结果为1时输出第一信号，第二信号输出端222用于当逻辑运算结果为0时输出第二信号。

进一步的，在上述脉冲信号延时检测装置中，第一信号包括具有第一脉冲宽度的脉冲信号，第二信号包括低电平信号，第一脉冲宽度等于第一脉冲信号的高电平与第二脉冲信号的高电平的交集对应的脉冲宽度。

进一步的，在上述脉冲信号延时检测装置中，还包括：

脉冲拓宽处理器300，与延时检测器200的第一信号输出端连接，脉冲拓宽处理器300用于将所述第一信号的脉冲宽度从所述第一脉冲宽度拓宽至第二脉冲宽度，其中所述第二脉冲宽度大于所述第一脉冲宽度。

进一步的，在上述脉冲信号延时检测装置中，逻辑运算器100还包括置位信号输入端150，置位信号输入端150用于接收置位信号，以对第一脉冲信号和第二脉冲信号进行逻辑与运算。

进一步的，在上述脉冲信号延时检测装置中，逻辑运算器100还包括复位信号输入端140，复位信号输入端140与检测结果输出端220连接，其中，当复位信号输入端检测延时检测信号的下降沿时，逻辑运算器100执行复位操作。

实施例三

在另一种具体的实施方式中，提供了一种半导体存储器，包括上述任一项脉冲信号延时检测装置。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种脉冲信号的处理方法，应用于半导体存储器，其特征在于，包括：

接收分别从不同的传输线路传输的第一脉冲信号和第二脉冲信号；

对所述第一脉冲信号和所述第二脉冲信号进行逻辑与运算，获得逻辑运算结果；以及

根据所述逻辑运算结果输出延时检测信号；

根据所述延时检测信号对所述第一脉冲信号和所述第二脉冲信号进行保留或过滤，将逻辑运算结果为1的一对脉冲信号留下，将逻辑运算结果为0的一对脉冲信号过滤。

2.如权利要求1所述的脉冲信号的处理方法，其特征在于，所述第一脉冲信号和所述第二脉冲信号均包括低电平和高电平，所述高电平通过1标识，所述低电平通过0标识，以及

所述根据所述逻辑运算结果输出延时检测信号，包括：

当所述逻辑运算结果为1时，则输出第一信号；以及

当所述逻辑运算结果为0时，则输出第二信号。

3.如权利要求2所述的脉冲信号的处理方法，其特征在于，所述第一信号包括具有第一脉冲宽度的脉冲信号。

4.如权利要求3所述的脉冲信号的处理方法，其特征在于，所述第一脉冲宽度大于或等于所述第一脉冲信号的高电平与所述第二脉冲信号的高电平的交集对应的脉冲宽度。

5.如权利要求2所述的脉冲信号的处理方法，其特征在于，所述第二信号包括低电平信号。

6.如权利要求1所述的脉冲信号的处理方法，其特征在于，所述对所述第一脉冲信号和所述第二脉冲信号进行逻辑与运算之前，包括：

获取置位信号，根据所述置位信号对所述第一脉冲信号和所述第二脉冲信号进行逻辑与运算。

7.如权利要求1至6中任一项所述的脉冲信号的处理方法，其特征在于，所述根据所述逻辑运算结果输出延时检测信号之后，包括：

当检测到所述延时检测信号的下降沿时，生成复位信号；以及

根据所述复位信号执行复位操作。

8.一种脉冲信号处理装置，其特征在于，包括：

逻辑运算器，包括：

第一脉冲输入端，用于接收第一脉冲信号；

第二脉冲输入端，用于接收第二脉冲信号；以及

逻辑运算输出端，用于输出对所述第一脉冲信号和所述第二脉

冲信号进行逻辑与运算得到的逻辑运算结果；以及

延时检测器，包括：

检测输入端，与所述逻辑运算输出端连接，用于接收所述逻辑运算结果；以及

检测输出端，用于输出根据所述逻辑运算结果得到的延时检测信号；

其中，根据所述延时检测信号对所述第一脉冲信号和所述第二脉冲信号进行保留或过滤，将逻辑运算结果为1的一对脉冲信号留下，将逻辑运算结果为0的一对脉冲信号过滤。

9.如权利要求8所述的脉冲信号处理装置，其特征在于，所述第一脉冲信号和所述第二脉冲信号均包括低电平和高电平，所述高电平通过1标识，所述低电平通过0标识；

所述检测输出端包括第一信号输出端和第二信号输出端，所述第一信号输出端用于当所述逻辑运算结果为1时输出第一信号，所述第二信号输出端用于当所述逻辑运算结果为0时输出第二信号。

10.如权利要求9所述的脉冲信号处理装置，其特征在于，所述第一信号包括具有第一脉冲宽度的脉冲信号，所述第二信号包括低电平信号，所述第一脉冲宽度等于所述第一脉冲信号的高电平与所述第二脉冲信号的高电平的交集对应的脉冲宽度。

11.如权利要求10所述的脉冲信号处理装置，其特征在于，还包括：

脉冲拓宽处理器，与所述延时检测器的所述第一信号输出端连接，所述脉冲拓宽处理器用于将所述第一信号的脉冲宽度从所述第一脉冲宽度拓宽至第二脉冲宽度，其中所述第二脉冲宽度大于所述第一脉冲宽度。

12.如权利要求8所述的脉冲信号处理装置，其特征在于，所述逻辑运算器还包括置位信号输入端，所述置位信号输入端用于接收置位信号，以对所述第一脉冲信号和所述第二脉冲信号进行逻辑与运算。

13.如权利要求8至12中任一项所述的脉冲信号处理装置，其特征在于，所述逻辑运算器还包括复位信号输入端，所述复位信号输入端与所述检测输出端连接，其中，当所述复位信号输入端检测所述延时检测信号的下降沿时，所述逻辑运算器执行复位操作。

14.一种半导体存储器，其特征在于，包括如权利要求8所述的脉冲信号处理装置。

Images