WO2006038468A1 - 位相差測定回路 - Google Patents

位相差測定回路 Download PDF

Info

Publication number
WO2006038468A1
WO2006038468A1 PCT/JP2005/017415 JP2005017415W WO2006038468A1 WO 2006038468 A1 WO2006038468 A1 WO 2006038468A1 JP 2005017415 W JP2005017415 W JP 2005017415W WO 2006038468 A1 WO2006038468 A1 WO 2006038468A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
phase difference
delay
signal
input signal
Prior art date
Application number
PCT/JP2005/017415
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Nakahira
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US11/663,963 priority Critical patent/US20070296396A1/en
Priority to JP2006539221A priority patent/JPWO2006038468A1/ja
Publication of WO2006038468A1 publication Critical patent/WO2006038468A1/ja

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents

Definitions

  • the present invention relates to a phase difference measurement circuit that measures a phase difference between two signals.
  • a phase difference determination circuit which is a conventional circuit for measuring a phase difference with a high-speed pulse signal, will be described with reference to FIG. 19 and FIG.
  • FIG. 19 is a diagram illustrating a configuration of a phase difference determination circuit using a high-speed pulse signal
  • FIG. 20 is a waveform diagram of a signal output from each circuit.
  • the phase difference discriminating circuit includes the waveform shaping circuits 152a and 152b that perform waveform shaping of the input signals 151a and 151b, and the exclusive waveform that generates the pulse waveform S5 indicating the phase difference between the input signals.
  • An OR circuit 153, a first counter 154 that counts the pulse waveform indicating the phase difference only for a predetermined period tl, and a high-speed pulse signal generator 155 for counting the signal are used for switching the predetermined period tl. It comprises a switch 156, a second counter 157 that counts the output S9 from the first counter 154 for a predetermined period t2, and an RS flip-flop 158 that outputs the detection result of the phase difference.
  • the outputs Q1 to Q4 of the first counter have different tl periods, and the outputs Q4 to Q6 of the second counter have different t2 periods, respectively.
  • the desired period is selected.
  • the waveform shaping circuits 152a and 152b receive the signals S1 and S2 that are the two input signals 151a and 151b, respectively, and generate rectangular wave signals S3 and S4, The input signals S3 and S4 that have been subjected to waveform shaping are generated by the exclusive OR circuit 153 in accordance with their phase difference. Then, the first counter 154 measures the phase difference pulse, and when the phase difference pulse exceeds a predetermined count value tl, the second counter The output signal S9 output to 157 and the RS flip-flop circuit 158 becomes “1”.
  • the second counter 157 is reset by the signal S9, counts the high-speed pulse signal S8, and when the predetermined count value t2 is exceeded, the output signal S10 output to the RS flip-flop 158 becomes “1”.
  • the RS flip-flop 158 is set when the output signal S11 becomes “1” when S9 input to the set terminal S becomes “1”, and when the signal S10 input to the reset terminal R becomes “1”. It is reset when the output signal S11 becomes “0”.
  • Patent Document 1 Japanese Patent No. 2783543 (Page 4, Figures 1 and 2)
  • the pulse width representing the phase difference becomes small, if it is to be measured with high accuracy, the width is sufficiently narrower than the target pulse width, that is, an
  • a high-speed pulse signal is necessary. This does not depend on the frequency of the signal to be measured, but only depends on the required phase difference resolution. As a result, if the resolution is to be increased, a higher-speed pulse signal is naturally required to be faster.
  • the present invention solves the above-described conventional problems, and an object thereof is to provide a phase difference measurement circuit that can accurately measure any phase difference without requiring a high-speed pulse signal. .
  • a phase difference measurement circuit is a phase difference measurement circuit that measures a phase difference between two input signals.
  • a waveform control circuit that outputs one input signal at regular intervals, and a phase difference between one input signal and the other input signal output at regular intervals by the waveform control circuit at a predetermined timing
  • the pulse width is converted every time, and the comparison pulse generation circuit that outputs the converted pulse width and the phase difference converted into the pulse width are accumulated, and the periodic signal is generated based on the accumulated phase difference.
  • a periodic signal generation circuit for measuring the period of the periodic signal. Measuring circuit to be determined.
  • the phase difference measuring circuit according to claim 2 of the present invention is a phase difference measuring circuit for measuring a phase difference between two input signals, and the level of one input signal of the two input signals.
  • a phase shift circuit that shifts the phase by ⁇ ⁇ ( ⁇ is a natural number), and a phase difference between one input signal shifted by ⁇ ⁇ by the phase shift circuit and the other input signal for each predetermined timing.
  • a comparison pulse generation circuit that converts to a pulse width and outputs the converted pulse width, and accumulates the phase difference converted to the pulse width, and generates a periodic signal based on the accumulated phase difference! / And a measuring circuit for measuring the period of the periodic signal.
  • the phase difference measurement circuit according to claim 3 of the present invention is the phase difference measurement circuit according to claim 1 or 2, wherein the periodic signal generation circuit is driven by an output from the comparison pulse generation circuit.
  • a charge pump circuit that outputs electric charge, a capacitor that accumulates output charge of the charge pump circuit, and a reset pulse generator that generates a reset pulse indicating that the accumulated voltage of the capacitor exceeds an arbitrary reference voltage It is equipped with.
  • phase difference measuring circuit according to claim 4 of the present invention is the phase difference measuring circuit according to claim 3, wherein the charge pump circuit is responsive to the output pulse width of the comparison pulse generating circuit. This controls the amount of output charge.
  • phase difference measurement circuit is the phase difference measurement circuit according to claim 3, wherein the measurement circuit counts the period of the reset pulse with an arbitrary clock, The reset pulse period is converted into a digital numerical value and output.
  • the phase difference measurement circuit is a phase difference measurement method for measuring a phase difference between an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount.
  • a measurement circuit, a delay circuit for delaying the input signal by a predetermined delay amount, a waveform control circuit for outputting the delayed signal at a constant period, and a constant by the input signal and the waveform control circuit The phase difference from the signal output every period is converted into a pulse width at every predetermined timing, the comparison pulse generation circuit that outputs the converted pulse width, and the phase difference converted into the pulse width are accumulated.
  • a periodic signal generating circuit for generating a periodic signal based on the accumulated phase difference, and a measuring circuit for measuring the period of the periodic signal. It is a thing.
  • the phase difference measuring circuit according to claim 7 of the present invention is a phase difference measuring the phase difference between an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount.
  • a delay circuit that delays the input signal by a predetermined delay amount; a phase shift circuit that shifts the phase of the signal delayed by the delay circuit by ⁇ ⁇ ( ⁇ is a natural number); and the input signal.
  • the apparatus includes a periodic signal generation circuit that accumulates the converted phase difference and generates a periodic signal based on the accumulated phase difference, and a measurement circuit that measures the period of the periodic signal.
  • the phase difference measuring circuit according to claim 8 of the present invention is a phase difference measuring a phase difference between an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount.
  • a measurement circuit that delays the input signal by a predetermined delay amount and further delays the phase of the delayed signal by ⁇ ⁇ ( ⁇ is a natural number); the input signal and the delay circuit;
  • the phase difference from the signal output from the signal is converted into a pulse width at every predetermined timing, the comparison pulse generation circuit that outputs the converted pulse width, and the phase difference converted into the pulse width are accumulated, and the accumulated
  • a periodic signal generating circuit for generating a periodic signal based on the phase difference and a measuring circuit for measuring the period of the periodic signal.
  • the phase difference measurement circuit according to claim 9 of the present invention is the phase difference measurement circuit according to any one of claims 6 to 8, wherein a delay control circuit for controlling a delay amount of the delay circuit is provided. And the delay circuit generates two or more signals having different delay amounts from the input signal based on the control of the delay control circuit.
  • phase difference measuring circuit according to claim 10 of the present invention is the phase difference measuring circuit according to claim 9, wherein the delay control circuit delays the delay circuit at predetermined time intervals. The amount of extension is changed.
  • phase difference measuring circuit according to claim 11 of the present invention is the phase difference measuring circuit according to claim 9, wherein the delay control circuit delays the delay circuit at predetermined time intervals. Control is performed to increase the amount of monotonous increase or decrease monotonously.
  • phase difference measurement circuit is the phase difference measurement circuit according to any one of claims 6 to 8, wherein the periodic signal generation circuit is connected to the comparison pulse generation circuit.
  • a charge pump circuit that drives according to the output and outputs charge, a capacity for storing the output charge of the charge pump circuit, and a reset pulse indicating that the stored voltage of the capacity has exceeded an arbitrary reference voltage.
  • a reset pulse generation unit for generating.
  • phase difference measuring circuit according to claim 13 of the present invention is the phase difference measuring circuit according to claim 12, wherein the charge pump circuit has a pulse width output from the comparison pulse generating circuit. Accordingly, the amount of output charge is controlled.
  • phase difference measurement circuit according to claim 14 of the present invention is the phase difference measurement circuit according to claim 12, wherein the measurement circuit powers the period of the reset pulse with an arbitrary clock.
  • the reset pulse period is converted into a digital numerical value and output.
  • the phase difference measuring circuit according to claim 15 of the present invention is a phase measuring circuit for measuring a phase difference between an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount.
  • the phase difference from the signal output at a certain period in step 1 is converted into a pulse width at a predetermined timing, and the converted pulse width is output, and the converted pulse width is converted into the pulse width.
  • the measurement circuit Based on the measurement results obtained by accumulating the phase difference and generating a periodic signal based on the accumulated phase difference, the measurement circuit for measuring the period of the periodic signal, and the measurement result of the measurement circuit. Generate statistical information of phase difference within a specified period It is obtained by a statistical circuit.
  • the phase difference measurement circuit according to claim 16 of the present invention is a phase measurement circuit that measures a phase difference between an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount.
  • a delay measuring circuit for delaying the input signal by a predetermined delay amount; a phase shift circuit for shifting the phase of the signal delayed by the delay circuit by ⁇ ⁇ ( ⁇ is a natural number); Phase difference between the input signal and the signal shifted by ⁇ in the phase shift circuit Is converted into a pulse width at each predetermined timing, and the comparison pulse generation circuit for outputting the converted pulse width is accumulated, and the phase difference converted into the pulse width is accumulated, and based on the accumulated phase difference,
  • a periodic signal generating circuit for generating a periodic signal, a measuring circuit for measuring the period of the periodic signal, and a statistical circuit for generating statistical information of phase difference within a predetermined period based on a measurement result by the measuring circuit. It is provided.
  • the phase difference measurement circuit according to claim 17 of the present invention is a phase measurement circuit that measures a phase difference between an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount.
  • a delay measuring circuit that delays the input signal by a predetermined delay amount and further delays the phase of the delayed signal by ⁇ ( ⁇ is a natural number); and the input signal and the delay Circuit force
  • the phase difference from the output signal is converted into a pulse width at every predetermined timing, the comparison pulse generation circuit that outputs the converted pulse width, and the phase difference converted into the pulse width are accumulated, Based on the accumulated phase difference, a periodic signal generation circuit that generates a periodic signal, a measurement circuit that measures the period of the periodic signal, and a statistical value of the phase difference within a predetermined period based on the measurement result of the measurement circuit Information generation It is obtained by a circuit.
  • phase difference measurement circuit according to Claim 18 of the present invention is the phase difference measurement circuit according to any one of Claims 15 to 17, wherein the measurement circuit includes at least two registers for holding measurement values. And the statistical circuit generates statistical information based on the information stored in the register.
  • the phase difference measurement circuit according to claim 19 of the present invention has the delay control for controlling the delay amount of the delay circuit in addition to the phase difference measurement circuit according to any one of claims 15 to 17.
  • the delay circuit Provided with a circuit, and the delay circuit generates two or more signals having different input signal power delay amounts based on the control of the delay control circuit.
  • phase difference measuring circuit according to claim 20 of the present invention is the phase difference measuring circuit according to claim 19, wherein the delay control circuit is configured to delay the delay circuit at predetermined time intervals. The amount of extension is changed.
  • phase difference measurement circuit according to claim 21 of the present invention is the phase difference measurement circuit according to claim 19, wherein the delay control circuit is configured to delay the delay circuit at predetermined time intervals. Control is performed to increase the amount of monotonous increase or decrease monotonously.
  • the phase difference measurement circuit according to Claim 22 of the present invention is the phase difference measurement circuit according to any one of Claims 15 to 17, wherein the periodic signal generation circuit is connected to the comparison pulse generation circuit. Generates a charge pump circuit that outputs electric charge according to the output of the capacitor, a capacitor that accumulates the output charge of the charge pump circuit, and a reset pulse that indicates that the accumulated voltage of the capacitor exceeds an arbitrary reference voltage And a reset pulse generation unit for performing the above-described operation.
  • phase difference measurement circuit according to claim 23 of the present invention is the phase difference measurement circuit according to claim 22, wherein the charge pump circuit has a pulse width output from the comparison pulse generation circuit. Accordingly, the amount of output charge is controlled.
  • phase difference measurement circuit according to Claim 24 of the present invention is the phase difference measurement circuit according to Claim 22, wherein the measurement circuit powers the cycle of the reset pulse with an arbitrary clock.
  • the reset pulse period is converted into a digital numerical value and output.
  • phase difference measuring circuit in the phase difference measuring circuit for measuring the phase difference between the two input signals, one of the two input signals is regarded as one.
  • the waveform control circuit that outputs every fixed period, and the phase difference between one input signal and the other input signal that are output every fixed period by the waveform control circuit at each predetermined timing
  • a comparison pulse generation circuit for outputting the converted pulse width and a periodic signal for accumulating the phase difference converted into the pulse width and generating a periodic signal based on the accumulated phase difference! Since the generator circuit and the measurement circuit that measures the period of the periodic signal are provided, even when the phase difference is small, it is possible to measure accurately without using high-speed pulses. Since there is no need for accuracy, the circuit configuration There is an effect that can be easily done.
  • phase difference measurement circuit of claim 2 of the present invention in the phase difference measurement circuit that measures the phase difference between the two input signals, one of the two input signals is the input signal.
  • a phase shift circuit that shifts the phase of the input signal by ⁇ ⁇ (where ⁇ is a natural number) and a phase difference between one input signal shifted by ⁇ ⁇ by the phase shift circuit and the other input signal.
  • the pulse width is converted at each timing, the comparison pulse generation circuit that outputs the converted pulse width, and the phase difference converted to the pulse width are accumulated, and a period signal is generated based on the accumulated phase difference.
  • Periodic signal generation circuit and a measurement circuit that measures the period of the periodic signal so even if the phase difference is small, it can be measured accurately without using high-speed pulses, and the circuit itself can be sped up. Since there is no need to increase the accuracy, the circuit configuration can be facilitated.
  • the periodic signal generating circuit is an output of the comparison pulse generating circuit.
  • a charge pump circuit that outputs electric charges, a capacitor that accumulates output charges of the charge pump circuit, and a reset pulse generator that generates a reset pulse indicating that the accumulated voltage of the capacitor exceeds an arbitrary reference voltage Therefore, even with a minute phase difference, the phase difference is converted into a charge amount and stored, so that the phase difference can be accurately measured without the need for a high-speed pulse signal. is there.
  • the charge pump circuit has a pulse width output from the comparison pulse generating circuit. Since the output charge amount is controlled according to the phase difference, the charge amount corresponding to the phase difference can be output even with a minute phase difference, and the phase difference can be accurately measured without requiring a high-speed pulse signal. There is an effect that can.
  • the measuring circuit counts the period of the reset pulse with an arbitrary clock. Since the reset pulse period is converted to a digital value and output, a minute phase difference between two analog input signals can be obtained as a digital value without requiring a high-speed pulse signal. There is an effect that the phase difference can be accurately measured.
  • the phase difference between an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount is measured.
  • a phase difference measurement circuit that delays the input signal by a predetermined delay amount; a waveform control circuit that outputs the delayed signal at a constant period; and the input signal
  • a comparison pulse generation circuit that converts a phase difference between a signal output at a predetermined cycle by the waveform control circuit into a pulse width at a predetermined timing, and outputs the converted pulse width; and the pulse width
  • a period signal generation circuit for accumulating the phase difference converted to, and generating a periodic signal based on the accumulated phase difference, and a measurement circuit for measuring the period of the periodic signal.
  • phase difference measuring circuit of claim 7 of the present invention the phase difference between an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount is measured.
  • a phase difference measurement circuit that delays the input signal by a predetermined delay amount; and a phase shift circuit that shifts the phase of the signal delayed by the delay circuit by ⁇ ⁇ ( ⁇ is a natural number).
  • a comparison pulse generating circuit that converts a phase difference between the input signal and the signal shifted by ⁇ by the phase shift circuit into a pulse width at every predetermined timing, and outputs the converted pulse width; Since the phase difference converted into the pulse width is accumulated, and based on the accumulated phase difference, a periodic signal generation circuit that generates a periodic signal and a measurement circuit that measures the period of the periodic signal are provided.
  • the phase difference caused by the delay circuit By sure, it is possible to check whether delay amount set is delayed successfully, the delay circuit a predetermined amount of delay can be set there is an effect that it is possible to perform the determination of whether the normal operation.
  • phase difference measuring circuit of claim 8 of the present invention the phase difference between an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount is measured.
  • a phase difference measurement circuit that delays the input signal by a predetermined delay amount and further delays the phase of the delayed signal by ⁇ ⁇ ( ⁇ is a natural number); the input signal and the phase difference measurement circuit;
  • Delay circuit power A phase difference from the output signal is converted into a pulse width at each predetermined timing, and the comparison pulse generation circuit that outputs the converted pulse width and the phase difference converted into the pulse width are accumulated.
  • the phase difference generated by the delay circuit is provided.
  • a delay control circuit for controlling a delay amount of the delay circuit
  • the delay circuit generates two or more signals having different input signal power delay amounts based on the control of the delay control circuit, so that the set two or more delay amounts are normally delayed. There is an effect that it is possible to confirm whether or not a delay circuit that can set two or more different delay amounts is operating normally.
  • the delay control circuit includes the delay circuit of the delay circuit at predetermined time intervals. Since the delay amount is changed, it is possible to check at each time interval whether two or more set delay amounts are normally delayed, and the delay circuit that can set two or more different delay amounts operates normally. There is an effect that it can be determined whether or not.
  • the delay control circuit includes the delay circuit of the delay circuit at predetermined time intervals. Since control is performed to increase or decrease the delay amount monotonously, it is possible to check whether the set delay amount is normally delayed step by step or not. It is possible to determine whether or not a delay circuit that can set different delay amounts operates normally.
  • the periodic signal generating circuit includes the comparison pulse.
  • a charge pump circuit that is driven in accordance with an output from a power generation circuit and outputs charges, a capacity for storing output charges of the charge pump circuit, and an accumulated voltage of the capacity exceeding an arbitrary reference voltage Since it has a reset pulse generator that generates a reset pulse, a high-speed pulse signal is required by converting the phase difference into an amount of charge and accumulating it even for the phase difference generated by a small delay amount. There is an effect that the phase difference can be measured accurately without any problem.
  • the level of claim 12 In the phase difference measurement circuit the charge pump circuit controls the amount of output charge according to the pulse width output from the comparison pulse generation circuit, so even in the phase difference generated by a small delay amount, the phase difference It is possible to output the amount of charge corresponding to, and to measure the phase difference accurately without requiring a high-speed pulse signal.
  • the measuring circuit counts the period of the reset pulse with an arbitrary clock. Since the reset pulse period is converted into a digital value and output, the phase difference generated by a small delay amount can be obtained as a digital value, and the accuracy can be obtained without requiring a high-speed pulse signal. There is an effect that the phase difference can be measured well.
  • phase difference measuring circuit of claim 15 of the present invention the phase difference between an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount is measured.
  • a phase difference measuring circuit for delaying the input signal by a predetermined delay amount, a waveform control circuit for outputting the delayed signal at a constant period, the input signal and the waveform The control circuit converts the phase difference from the signal output at regular intervals into a pulse width for each predetermined timing, and outputs the converted pulse width to the comparison pulse generation circuit and the pulse width.
  • the converted phase difference is accumulated, and a periodic signal generation circuit that generates a periodic signal based on the accumulated phase difference, a measurement circuit that measures the period of the periodic signal, and a measurement result by the measurement circuit , Statistical information of phase difference within a given period
  • a periodic signal generation circuit that generates a periodic signal based on the accumulated phase difference
  • a measurement circuit that measures the period of the periodic signal
  • a measurement result by the measurement circuit Statistical information of phase difference within a given period
  • the phase difference between an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount is measured.
  • a phase difference measuring circuit for delaying the input signal by a predetermined delay amount, and a phase shift circuit for shifting the phase of the signal delayed by the delay circuit by ⁇ ⁇ ( ⁇ is a natural number) A ratio of converting the phase difference between the input signal and the signal shifted by ⁇ by the phase shift circuit into a pulse width at every predetermined timing and outputting the converted pulse width
  • the phase difference between an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount is measured.
  • a phase difference measuring circuit that delays the input signal by a predetermined delay amount and further delays the phase of the delayed signal by ⁇ ( ⁇ is a natural number); and the input signal
  • ⁇ is a natural number
  • a phase difference from the signal output from the delay circuit is converted into a pulse width at every predetermined timing, a comparison pulse generation circuit that outputs the converted pulse width, and a phase difference converted into the pulse width is accumulated.
  • a periodic signal generating circuit for generating a periodic signal
  • a measuring circuit for measuring the period of the periodic signal
  • a predetermined result based on a measurement result by the measuring circuit.
  • the measuring circuit in the phase difference measuring circuit according to any one of claims 15 to 17, the measuring circuit holds a measurement value. Since the statistical circuit generates statistical information based on the information stored in the register, the statistical circuit is set by comparing the phase difference held in each register. It is possible to confirm whether the delay amount is normally delayed, and it is possible to automatically determine whether or not the delay circuit that can set a predetermined delay amount operates normally.
  • phase difference measuring circuit of claim 19 of the present invention The phase difference measurement circuit according to any one of claims 1 to 9, further comprising a delay control circuit that controls a delay amount of the delay circuit, wherein the delay circuit has a different delay amount of the input signal force based on control of the delay control circuit. Since two or more signals are generated, it can be confirmed whether two or more set delay amounts are normally delayed, and the delay circuit that can set two or more different delay amounts operates normally. This has the effect of automatically determining whether or not.
  • the delay control circuit includes the delay circuit for each predetermined time interval. Since the delay amount is changed, it is possible to check at each time interval whether two or more set delay amounts are normally delayed, and there is a delay circuit that can set two or more different delay amounts. There is an effect that it is possible to automatically determine whether it is operating normally.
  • the delay control circuit includes the delay circuit every predetermined time interval. Control is performed to monotonically increase or decrease the delay amount, so that it is possible to check at each time interval whether two or more set delay amounts are normally delayed step by step. There is an effect that it is possible to automatically determine whether or not a delay circuit capable of setting different delay amounts operates normally.
  • the periodic signal generating circuit includes the comparison pulse.
  • a charge pump circuit that is driven in accordance with the output from the generation circuit and outputs charges, a capacity for storing the output charge of the charge pump circuit, and that the accumulated voltage of the capacity exceeds an arbitrary reference voltage Since a reset pulse generator that generates a reset pulse is provided, a high-speed pulse signal is required by converting the phase difference into an amount of charge and accumulating even the phase difference generated by a minute delay amount. This has the effect of accurately measuring the phase difference without having to
  • the charge pump circuit includes a pulse output from the comparison pulse generating circuit. Since the amount of output charge is controlled according to the width, Even with the generated phase difference, the amount of charge corresponding to the phase difference can be output, and the phase difference can be accurately measured without requiring a high-speed pulse signal.
  • the measuring circuit counts the period of the reset pulse with an arbitrary clock. Since the reset pulse period is converted into a digital value and output, the phase difference generated by a small delay amount can be obtained as a digital value, and the accuracy can be obtained without requiring a high-speed pulse signal. There is an effect that the phase difference can be measured well.
  • FIG. 1 is a block diagram showing a configuration of a phase difference measurement circuit according to Embodiment 1 of the present invention.
  • FIG. 2 is a phase difference measurement according to Embodiment 1 of the present invention. Diagram showing the relationship between input and output of an example circuit comparison pulse generator
  • FIG. 3 is a block diagram showing a configuration of a periodic signal generation circuit of the phase difference measurement circuit according to the first embodiment of the present invention.
  • FIG. 4 is a diagram showing a detailed configuration of a periodic signal generation circuit of the phase difference measurement circuit according to the first embodiment of the present invention.
  • FIG. 5 is a diagram showing equivalent phase conversion and accumulation of phase differences in the phase difference measurement circuit according to Embodiment 1 of the present invention.
  • FIG. 6 is a diagram showing a relationship between a phase difference and a periodic signal in the phase difference measurement circuit according to the first embodiment of the present invention.
  • FIG. 7 is a diagram showing how phase differences are accumulated in the phase difference measurement circuit according to Embodiment 1 of the present invention.
  • FIG. 8 is a block diagram showing the configuration of the phase difference measuring circuit according to the second embodiment of the present invention.
  • FIG. 9 is a comparison of the phase difference measuring circuit according to the second embodiment of the present invention. Diagram showing the relationship between an example of a pulse generator and input / output
  • FIG. 10 is a block diagram showing a configuration of a phase difference measurement circuit according to the third embodiment of the present invention.
  • FIG. 11 is a diagram showing an example of a delay circuit of the phase difference measurement circuit according to the third embodiment of the present invention.
  • FIG. 12 is a block diagram showing a configuration of a phase difference measurement circuit according to the fourth embodiment of the present invention.
  • FIG. 13 is a block diagram showing a configuration of a phase difference measurement circuit according to the fifth embodiment of the present invention.
  • FIG. 14 is a block diagram showing a configuration of a phase difference measurement circuit according to the sixth embodiment of the present invention.
  • FIG. 15 is a diagram showing an example of a measurement circuit of the phase difference measurement circuit according to the sixth embodiment of the present invention.
  • FIG. 16 is a diagram showing the input / output relationship of the measurement circuit in the phase difference measurement circuit according to the sixth embodiment of the present invention.
  • FIG. 17 is a block diagram showing a configuration of a phase difference measurement circuit according to the seventh embodiment of the present invention.
  • FIG. 18 is a block diagram showing a configuration of a phase difference measurement circuit according to the eighth embodiment of the present invention.
  • FIG. 19 is a diagram showing a configuration of a phase difference determination circuit that measures a phase difference using a high-speed pulse.
  • 20 is a waveform diagram of signals output from each circuit in the phase difference determination circuit of FIG.
  • FIG. 1 is a block diagram showing a configuration of phase difference measurement circuit 10 according to Embodiment 1 of the present invention.
  • a phase difference measurement circuit 10 includes a waveform control circuit 103 that outputs an input signal 102 that is one of two input signals at regular intervals, and a waveform control circuit 103.
  • a comparison pulse that converts the phase difference between the output signal 1031 that is output and the input signal 101 that is the other input signal into a pulse width at each predetermined timing, and outputs the converted pulse width as a phase difference pulse 1042 From the generation circuit 104, the phase difference pulse 1042 converted by the comparison pulse generation circuit 104, and the periodic signal generation circuit 105 that generates the periodic signal 1051 based on the accumulated phase difference. It consists of a measurement circuit 106 that measures the output periodic signal 1051.
  • the waveform control circuit 103 outputs the input signal 102 at regular intervals. For example, as shown in FIG. 2, when the enable signal 2 is Hi, the output period of the input signal 102 is set, and the input signal 102 is output at regular intervals. In the case of the enable signal 2 as shown in FIG. 2, the input signal 10 2 has a phase delayed by an extra 2 ⁇ with respect to the input signal 101.
  • the comparison pulse generation circuit 104 receives the input signal 101 and the output 1031 of the waveform control circuit 103.
  • the phase difference pulse 1042 having the pulse width as the phase difference between the rising edges of the two signals is output.
  • the phase difference pulse 1042 can be generated, for example, by configuring an RS latch circuit as shown in FIG.
  • the phase difference pulse 1042 between the signal 1041 obtained by controlling the waveform of the input signal 101 using the enable signal 1 having the same cycle as the enable signal 2 and the output 1031 of the waveform control circuit 103.
  • phase difference pulse 1042 having the pulse width as the two signals is converted. Is generated. If the input signal is a periodic signal, 0 and (2 ⁇ + ⁇ ) are equivalent. Then, the phase difference pulse 1042 is input to the periodic signal generation circuit 105.
  • Embodiment 1 shows an example in which the waveform control of the input signal 101 is performed in the RS latch circuit. However, the waveform control of the input signal 101 may be performed in the previous stage of the circuit. The waveform control of the input signal 102 performed in step 1 may be configured in the RS latch circuit.
  • the enable signal 2 may be output at an arbitrary period.
  • FIG. 3 shows a block diagram of the periodic signal generation circuit 105.
  • the periodic signal generation circuit 105 is driven in accordance with the phase difference pulse 1042 output from the comparison pulse generation circuit 104, and outputs a charge pump circuit 1052 that outputs charges, and is output from the charge pump circuit 1052.
  • a triangular wave generation circuit 1053 that accumulates a predetermined amount of electric charge to generate a triangular wave, and a comparator 1054 that generates a periodic signal using the triangular wave output from the triangular wave generation circuit 1053.
  • FIG. 4 is a diagram showing in detail the periodic signal generation circuit 105 shown in FIG.
  • the charge pump circuit 1052 includes a current source 10521 that outputs electric charge and a switch 10522 controlled by a phase difference pulse 1042, and the switch 10522 Then, the electric charge from the current source 10521 is output to the triangular wave generation circuit 1053.
  • the triangular wave generation circuit 1053 has a capacitor 10531 for accumulating charges and a switch 10532 for resetting the capacitor, and sequentially accumulates output charges from the charge pump circuit 1052 in the capacitor 10531.
  • the comparator 1054 receives the output from the capacitor 10531 and an arbitrary reference voltage 10541 as an input, and serves as a reset pulse generator that generates a reset pulse indicating that the accumulated voltage of the capacitor 10531 has exceeded the arbitrary reference voltage 10541.
  • the generated reset pulse is output as a periodic signal.
  • the reset pulse is also output to the switch 10532 of the triangular wave generation circuit 1053, and the capacitor 10531 is refreshed by the output of the reset pulse.
  • the charge pump circuit 1052 outputs the charge from the current source 10521 to the triangular wave generation circuit 1053 via the switch 10522.
  • the triangular wave generation circuit 1053 sequentially accumulates output charges of the charge pump circuit in the capacitor 10531.
  • the charges are sequentially stored in the capacitor 10531.
  • the output of the comparator 1054 changes when the charge accumulated in the capacitor 10531 exceeds a reference voltage 10541 that is a charge amount having a predetermined amount of phase difference. In other words, a reset pulse is generated at this time.
  • the capacitor 10531 is refreshed by a reset pulse output from the comparator 1054.
  • FIG. 5 shows the relationship between the output of the capacitor 10531, that is, the potential of the node 10533 and the phase difference pulse 1042.
  • the charge pump circuit 1052 and the triangular wave generation circuit 1053 are time / voltage conversion circuits. Since the pulse width of the phase difference pulse 1042 is a time for charging the capacitor 10531, as shown in FIG. 5, the potential of the node 10 533 rises only during the period in which the phase difference pulse 1042 is Hi. That is, in the charge pump circuit 1052, the output charge amount is controlled according to the pulse width of the phase difference pulse 1042.
  • the output of the capacitor 10531 that is, the node 10533 has the capacitance value and the input signal 101.
  • the potential is determined by the accumulation of the phase difference of 102.
  • comparator 1054 changes its output when node 10533 exceeds reference voltage 10541, and A set pulse is output.
  • the triangular wave generation circuit 1053 discharges the accumulated electric charge by setting the output 1051 of the comparator 1054, that is, the reset pulse, to the input of the switch 10532, and sets the potential of the node 10533 to zero.
  • the potential of the node 10533 indicates the accumulated amount of the phase difference between the two input signals 101 and 102. Therefore, if the potential exceeds the reference voltage 105 41, the comparator 1054 , The switch 10532 is turned on by the reset pulse output from the comparator 1054, and the capacitor 10531 is refreshed. At the same time that the capacitor 10531 is refreshed, the comparator output 1054 changes again and this momentary force also begins to accumulate.
  • the result output 1051 of the comparator 1054 is a periodic signal.
  • FIG. 6 is a diagram showing the relationship between the periodic signal 1051 and the phase difference between the two signals 101 and 102.
  • the potential of the node 10533 rises as the phase difference pulses of the input signals 101 and 102 are accumulated as electric charges as described above. Then, when the potential of the node exceeds the reference voltage 10541, the output of the comparator 1054 changes, that is, a reset pulse is output, whereby the capacitor 10531 is refreshed and the potential force of the node 10533 is obtained. By repeating this, a periodic signal 1051 is generated.
  • the period of the periodic signal 1051 is measured by the measuring circuit 106.
  • An example of a measurement circuit is a counter.
  • the frequency of the counter clock may be the same as that of the input signal.
  • the phase difference between the two input signals, which are analog can be obtained as a digital value, and this is used as the measurement result of the phase difference measurement circuit 10.
  • the clock with a frequency that can express that the calculated minimum phase difference count value of the original phase difference is 1 digit or more is preferred, and the accuracy increases as the number of digits increases.
  • FIG. 6B shows the case where the original phase difference ⁇ is small! /.
  • the pulse width of the phase difference pulse 1042 is narrow, the voltage increase value of the node 10533 per pulse is small. Therefore, the input signals 101 and 102 have a charge voltage of 10533 with a capacitance of 10531
  • the number of comparisons required to match 10541 is large, that is, the time required for the output of the comparator 1054 to change is increased. Therefore, the period of the periodic signal 1051 becomes longer, and the digital numerical value output from the measuring circuit 106 shows a large value.
  • FIG. 6 (c) shows a case where the phase difference is large.
  • the pulse width of the phase difference pulse 1042 is wide, the voltage rise value of the node 10533 for each pulse is large.
  • the charging voltage 10533 of the capacitor 10531 matches the reference voltage 10541.
  • the number of comparisons required to complete is small. In other words, the time required until the output of the comparator 1054 changes is shortened. Therefore, the cycle of the periodic signal 1051 is shortened, and the digital numerical value output from the measurement circuit 106 shows a small value.
  • FIG. 7 shows the relationship between the frequency and phase difference of two input signals.
  • the pulse width of the phase difference pulse 1042 is 2 ⁇ + ⁇ .
  • the potential of the node 10533 is 1 Assuming that the voltage rises by Va with one charge, 2 X Va is obtained with two charges.
  • Fig. 7 (b) shows the force when the frequency of the two input signals is half that of Fig. 7 (a), that is, when the cycle is doubled. Even with the same phase difference of 2 ⁇ + ⁇ , the potential rises by 2 X Va in a single charge. Therefore, at this time, by halving the current source 10521 for charging the capacitor 10531, Va can be made even by one charge. In other words, the accuracy of measurement can be maintained by adaptively changing the size of the current source 10521 according to the frequency of the input signal.
  • the phase difference between the two input signals 101 and 102 is converted into the period of the periodic signal 1051, and by measuring this period, the phase difference can be obtained as a digital value.
  • the waveform control circuit 103 performs a conversion equivalent to adding the phase difference by 2 ⁇ .
  • the phase difference is a minute phase difference that cannot generate a pulse width indicating the correct phase difference ⁇ .
  • the phase difference of 2 ⁇ can be obtained when the phase difference between the two signals is 0. For example, it can be easily measured by applying the same signal to the input signals 101 and 102.
  • the phase difference measuring circuit includes the waveform control circuit 103 that outputs the input signal 102 at every fixed period, and the output of the input signal 101 and the waveform control circuit.
  • a comparison pulse generation circuit 104 that outputs the phase difference from 1031 as a pulse width at each predetermined timing, and the phase difference pulse output from the comparison pulse generation circuit 104 is converted into a charge amount, and the converted charge amount is accumulated.
  • the periodic signal generation circuit 105 that generates a periodic signal based on the accumulated charge amount, and the period of the periodic signal generated by the periodic signal generation circuit are measured, and the phase difference between two analog input signals is converted into a digital value.
  • the phase difference between the two input signals shows the correct phase difference of 0 by accumulating the phase difference pulse that adds 2 ⁇ to the phase difference between the input signals 101 and 102 as a charge.
  • Generate pulse width can be measured accurately without the need for a high-speed noise signal, and the circuit itself does not need to be increased in speed and accuracy. Becomes easier.
  • the waveform control circuit 103 is configured so that the phase difference pulse indicating the phase difference between the two input signals is added to the original phase difference by 2 ⁇ .
  • the waveform control circuit 103 may generate the output signal so that the force phase difference pulse described for generating the output signal is added to the original phase difference by ⁇ ⁇ ( ⁇ is a natural number).
  • the phase difference measurement circuit according to the second embodiment of the present invention is provided with a phase shift circuit that shifts an input signal by a predetermined phase instead of the waveform control circuit according to the first embodiment.
  • a phase difference measurement circuit according to the second embodiment will be described with reference to FIG. 8 and FIG. The description of the same configuration as in the first embodiment will be omitted, and only the points different from the first embodiment will be described.
  • FIG. 8 is a diagram showing a configuration of the phase difference measurement circuit according to the second embodiment of the present invention
  • FIG. 9 shows an example of a comparison pulse generation circuit of the phase difference measurement circuit according to the second embodiment. It is a figure which shows the relationship of input / output.
  • the phase difference measurement circuit 20 shifts the input signal 102 by a predetermined phase instead of the waveform control circuit 103 in the first embodiment.
  • Out A phase shift circuit 203 is provided.
  • the input signal 102 is shifted by a predetermined phase and output.
  • shifting is performed so that an output signal 2031 that outputs a phase in which each nors is delayed by 2 ⁇ is obtained.
  • the comparison pulse generation circuit 104 outputs a phase difference pulse 1042 having the pulse width as the phase difference between the rising edges of the two signals based on the input signal 101 and the output 2031 of the phase shift circuit 203.
  • the phase difference pulse 1042 can be generated by an RS latch circuit similar to that shown in FIG.
  • the RS latch circuit generates the phase difference pulse 1042 between the signal 1041 obtained by controlling the waveform of the input signal 101 using the enable signal and the output 2031 whose phase is shifted by the phase shift circuit 203, That is, for example, two signals of the input signals 101 and 102 having a phase difference ⁇ are converted into two signals having a phase difference 2 ⁇ + 0, and a phase difference pulse 1042 having a pulse width as a signal is generated. Is done. If the input signal is a periodic signal, 0 and (2 ⁇ + 0) are equivalent.
  • phase difference measurement circuit 20 an example in which an RS latch circuit is used as the comparison pulse generation circuit 104 is not limited to this.
  • the input signals 101 and 102 are not limited thereto. Any circuit that can generate the phase difference pulse 1042 to which the phase difference of 2 ⁇ is added.
  • the waveform control of the input signal 101 may be performed in the previous stage of the RS latch circuit.
  • the phase difference measurement circuit includes the phase shift circuit 203 that outputs the input signal 102 by shifting it by a predetermined phase, and the input signal 101 and the phase shift circuit.
  • the comparison pulse generation circuit 104 that outputs the phase difference from the output 2031 from the 203 as a pulse width at each predetermined timing, and the phase difference pulse output from the comparison pulse generation circuit 104 is converted into a charge amount, and the converted charge
  • a periodic signal generation circuit 105 that accumulates a quantity and generates a periodic signal based on the accumulated charge amount, and a periodic signal generated by the periodic signal generation circuit
  • a measurement circuit that outputs the phase difference between two analog input signals as digital values, so that the phase difference pulse obtained by adding 2 ⁇ to the phase difference between the input signals 101 and 102 is used as the charge.
  • Accumulation enables accurate measurement without requiring a high-speed pulse signal even if the phase difference between the two input signals is so small that a pulse width indicating a correct phase difference ⁇ cannot be generated. This eliminates the need to increase the speed and accuracy of the circuit itself, thereby simplifying the circuit configuration.
  • phase difference measuring circuit In the phase difference measuring circuit according to the second embodiment, the phase is shifted by the force ⁇ ⁇ ( ⁇ is a natural number) described for the phase shift circuit 203 that shifts the phase of the input signal by 2 ⁇ .
  • a phase shift circuit may be used.
  • the phase difference measurement circuit includes an input signal having a predetermined period and a predetermined delay amount in order to determine whether the delay circuit is operating normally. The phase difference from the signal delayed by a certain amount is measured.
  • phase difference measurement circuit according to Embodiment 3 of the present invention will be described.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • FIG. 10 is a block diagram showing a configuration of the phase difference measurement circuit 30 according to the third embodiment of the present invention.
  • a delay circuit 303 delays an input signal 301 having a predetermined period by a predetermined delay amount, and a delay control circuit 310 controls a delay amount delayed by the delay circuit.
  • the delay circuit 303 delays the input signal 301 by a predetermined delay amount. For example, when the delay amount is converted into a phase, when the signal is delayed by the phase ⁇ , the relationship between the output 3031 of the delay circuit 303 and the input signal 301 is the relationship between the input signals 101 and 102 shown in FIG. It becomes equivalent to the relationship. Assuming that waveform control circuit 103 calculates 2 ⁇ for the signal as in the first embodiment, the phase difference between the two signals 301 and 1031 input to comparison pulse generation circuit 104 is 2 ⁇ + ⁇ . . Therefore, the operation after comparison pulse generation circuit 104 is the same as that of the first embodiment.
  • Delay circuit 303 is shown in the figure. As shown in FIG. 11, it is composed of noffers 30300 to 30307, and V and shift inputs are also input to the multiplexer 3038, and only one is selected by the control by the delay control circuit 310 to become the output 30 31.
  • the delay control circuit 310 has an up counter as the simplest one. Counts up with clock 3 100a and resets with reset 3100b.
  • the delay circuit 303 is controlled by the delay control circuit 310 so that the delay amount gradually increases at a predetermined time interval.
  • the input / output delay amount of the buffers 30300 to 30307 is controlled to be the same as the cycle of the input signal 301 by a PLL (Phase Locked Loop) or DLL (Delay Locked Loop)
  • the output 3031 of the delay circuit has a phase shifted by 2 ⁇ / 8 ( ⁇ is 0 to 7) of the input signal 301.
  • the delay circuit that delays the input signal by the buffers 30300 to 30307 is used.
  • the present invention is not limited to this. Based on the control of the delay control circuit, the input signal power delay amount differs. Any delay circuit that generates the above signals may be used.
  • a predetermined delay amount that is, a known phase difference is generated by the delay circuit 303, but it is measured by the subsequent comparison pulse generation circuit 104, the periodic signal generation circuit 105, and the measurement circuit 106. Will be explained.
  • the delay circuit 303 When the delay circuit 303 is mounted on a semiconductor, manufacturing variations are inevitable. The same applies to variations in delay time due to electrical characteristics and temperature characteristics. In consideration of these factors, it is easy to evaluate or check whether or not the delay circuit 303 outputs with a delay of the set delay amount.
  • the delay control circuit 310 can select the delay amount for each buffer, that is, the phase difference, and even if the phase difference is very small, the waveform control circuit 1103 adds, for example, a phase of 2 ⁇ , so accurate measurement is possible. It becomes possible.
  • the operation after the comparison pulse generation circuit 104 is the same as that of the first embodiment. In this way, whether or not the delay circuit 303 is delayed by a normal delay amount for each buffer can be determined by measuring the phase difference between the input signal 301 and the signal 3031 delayed by the delay circuit 303. In
  • the phase difference measuring circuit controls the delay circuit 303 that delays the input signal 301 by a predetermined delay amount, and the delay amount of the delay circuit 303.
  • the phase difference converted into a pulse width at each predetermined timing, and the comparison pulse generation circuit 104 that outputs the converted pulse width 1042 is accumulated, and the phase difference converted into the pulse width is accumulated, and the accumulated phase difference is accumulated.
  • a measurement circuit 106 for measuring the period of the periodic signal 1051, and the input signal is delayed by a predetermined delay amount by the delay circuit. Since the phase difference between the signal and the signal delayed by the delay circuit is measured, by confirming the phase difference caused by the delay circuit 303, it is confirmed whether the set delay amount is delayed. Delay circuit And normal operation, a determination may be made whether.
  • the delay control circuit 310 is used to control the delay so as to gradually decrease on the contrary to the force that is controlled to gradually increase the delay amount at every predetermined time interval. Alternatively, it may be changed to a desired delay amount at predetermined time intervals.
  • a delay circuit capable of setting a plurality of delay amounts is used.
  • a delay circuit with a fixed delay amount may be used.
  • the delay circuit can be made small. Since no delay control circuit is required, the circuit scale can be reduced.
  • phase difference measurement circuit is configured such that the waveform control circuit outputs the phase difference pulse indicating the phase difference between the two input signals by 2 ⁇ to the original phase difference.
  • the waveform control circuit 103 may generate the output signal so that the phase difference pulses are added by ⁇ ( ⁇ is a natural number).
  • the phase difference measurement circuit according to the fourth embodiment of the present invention is provided with a phase shift circuit that shifts an input signal by a predetermined phase instead of the waveform control circuit of the phase difference measurement circuit according to the third embodiment. It is.
  • a phase difference measurement circuit 40 according to the fourth embodiment will be described with reference to FIG. A description of the same configuration as that of the third embodiment will be omitted, and only differences from the third embodiment will be described.
  • FIG. 12 is a diagram showing a configuration of the phase difference measurement circuit according to the fourth embodiment of the present invention.
  • the phase difference measurement circuit 40 according to the fourth embodiment includes a third embodiment as shown in FIG.
  • a phase shift circuit 203 is provided that outputs the signal 3031 output from the delay circuit 303 by shifting it by a predetermined phase.
  • the delay circuit 303 delays the input signal 301 by a predetermined delay amount. For example, considering the delay amount as a phase, when the signal is delayed by the phase ⁇ , the relationship between the output 3031 of the delay circuit 303 and the input signal 301 is the relationship between the input signals 101 and 102 shown in FIG. Become equivalent.
  • the phase shift circuit 203 as in the second embodiment, each pulse of the input signal is shifted so as to obtain an output signal 2031 that outputs a phase delayed by 2 ⁇ .
  • the phase difference between the two signals 301 and 2031 input to the comparison pulse generation circuit 104 is 2 ⁇ + ⁇ . Therefore, the operation after comparison pulse generation circuit 104 is the same as that of the first embodiment.
  • the delay circuit 303 and the delay control circuit 310 are configured as shown in FIG. 11, as in the third embodiment, and the delay control circuit 310 causes the delay circuit 303 to gradually delay at predetermined time intervals. Is controlled to be large.
  • the delay control circuit 310 causes the delay circuit 303 to gradually delay at predetermined time intervals. Is controlled to be large.
  • the input / output delay amount of the buffers 30300 to 30307 is controlled by the PLL (Phase Locked Loop) or DLL (Delay Locked Loop) to be the same as the cycle of the input signal 301
  • the output 3031 of the delay circuit is the phase shifted by 2 ⁇ / 8 ( ⁇ is 0 to 7) of the input signal 301.
  • the delay circuit may be any delay circuit that generates two or more signals having different delay amounts from the input signal based on the control of the delay control circuit.
  • the phase difference measurement circuit 40 includes the delay circuit 303 that delays the input signal 301 by a predetermined delay amount, and the delay control that controls the delay amount of the delay circuit 303.
  • a circuit 310 a phase shift circuit 203 that shifts the phase 3031 of the signal delayed by the delay circuit by 2 ⁇ , and the input signal 301 and the signal 2031 shifted by 2 ⁇ by the phase shift circuit.
  • the phase difference is converted into a pulse width at every predetermined timing, the comparison pulse generation circuit 104 that outputs the converted pulse width 1042, and the phase difference converted to the pulse width is accumulated, and the accumulated phase difference is accumulated.
  • a periodic signal generation circuit 105 that generates a periodic signal 1051 based on the signal, and a measurement circuit 106 that measures the period of the periodic signal 1051, an input signal having a predetermined period, and a predetermined delay for the input signal. Phase difference from the signal delayed by Since to measure, to confirm the phase difference caused by the delay circuit As a result, it is possible to confirm whether the set delay amount is delayed and to determine whether the delay circuit is operating normally.
  • phase difference measurement circuit 40 the force ⁇ ⁇ ( ⁇ is a natural number) described for the phase shift circuit 203 that shifts the phase of the signal output from the delay circuit 303 by 2 ⁇ .
  • phase shift circuit that shifts the phase only!
  • the delay control circuit 310 is used to control the delay so as to gradually decrease on the contrary to the force that is controlled to gradually increase the delay amount at every predetermined time interval. Alternatively, it may be changed to a desired delay amount at predetermined time intervals.
  • a delay circuit capable of setting a plurality of delay amounts is used.
  • a delay circuit with a fixed delay amount may be used.
  • the delay circuit can be made small. Since no delay control circuit is required, the circuit scale can be reduced.
  • the phase difference measurement circuit according to the fifth embodiment of the present invention delays an input signal by a predetermined amount by a delay circuit instead of the waveform control circuit of the phase difference measurement circuit according to the third embodiment.
  • the phase of the delayed signal is further delayed by 2 ⁇ .
  • a phase difference measurement circuit 50 according to the fifth embodiment will be described with reference to FIG. A description of the same configuration as that of the third embodiment will be omitted, and only differences from the third embodiment will be described.
  • FIG. 13 shows a configuration of phase difference measurement circuit 50 according to the fifth embodiment of the present invention.
  • the phase difference measurement circuit 50 delays the input signal 301 by a predetermined delay amount instead of the waveform control circuit 103 in the third embodiment.
  • a delay circuit 503 is provided that outputs a signal 5031 obtained by further delaying the phase of the delayed signal by 2 ⁇ .
  • delay circuit 503 delays input signal 301 by a predetermined delay amount.
  • the delay amount is ⁇ .
  • the delay circuit 503 obtains an output signal 5031 that outputs a phase in which each pulse of the signal delayed by a predetermined delay amount is further delayed by 2 ⁇ .
  • the phase difference between the two signals 301 and 5031 input to the comparison pulse generation circuit 104 is 2 ⁇ + ⁇ . This is equivalent to the relationship between the input signals 301 and 1031 shown in FIG. Therefore, the operation after comparison pulse generation circuit 104 is the same as that of the first embodiment.
  • the delay circuit 503 is configured to include notches 30300 to 30307 as shown in FIG. 11, and only one is selected by the delay control circuit 310. To do.
  • the input / output delay amount of the noffers 30300 to 30307 is controlled to be the same as the period of the input signal 301 by a PLL (Phase Locked Loop) or DLL (Delay Locked Loop)
  • the phase of the input signal is shifted by 2 ⁇ 8 ( ⁇ is 0 to 7).
  • the delay circuit 503 is controlled by the delay control circuit so that the delay amount ⁇ gradually increases at a predetermined time interval.
  • the delay circuit 503 delays by 2 ⁇ in the subsequent stage after being phased by 2 ⁇ ⁇ ⁇ 8 ( ⁇ is 0 to 7) as described above. For example, by configuring two inverters (not shown) after the multiplexer 3038, the phase is further delayed by 2 ⁇ , and the phase of the input signal 301 is shifted by 2 ⁇ + ⁇ by the delay circuit 503. It is done. Note that the phase may be delayed by 2 ⁇ before the buffer 30300. In this case, an inverter may be provided before the buffer 30300.
  • the phase difference measuring circuit 50 delays the input signal by a predetermined delay amount and further delays the phase of the delayed signal by 2 ⁇ .
  • a delay circuit 503 for controlling, a delay control circuit 310 for controlling the delay amount of the delay circuit 503, and a phase difference between the input signal 301 and the signal 5031 output from the delay circuit 503 is converted into a pulse width at every predetermined timing.
  • the pulse generation circuit 104 that outputs the converted pulse width 1042 and the periodic signal generation circuit that accumulates the phase difference converted into the pulse width and generates the periodic signal 1051 based on the accumulated phase difference.
  • a measurement circuit 106 for measuring the period of the periodic signal 1051, and measures a phase difference between an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount. So that the delay circuit By checking the generated phase difference, it can be confirmed whether the set delay amount is delayed and whether the delay circuit is operating normally can be determined. .
  • the delay is delayed by a predetermined delay amount.
  • a delay circuit that further delays the phase by ⁇ ( ⁇ is a natural number) using n inverters may be used.
  • the delay control circuit 310 is used to control the delay amount to gradually decrease on the contrary to the force that is controlled to gradually increase the delay amount at every predetermined time interval. Alternatively, it may be changed to a desired delay amount at predetermined time intervals.
  • a delay circuit capable of setting a plurality of delay amounts is used.
  • a delay circuit with a fixed delay amount may be used.
  • the delay circuit can be made small. Since no delay control circuit is required, the circuit scale can be reduced.
  • the phase difference measurement circuit according to the fifth embodiment of the present invention provides the phase difference measurement circuit according to the third embodiment with statistical information for a predetermined period in order to automatically determine whether the delay circuit is operating normally. A statistical circuit for obtaining a result is provided.
  • phase difference measurement circuit 60 according to Embodiment 6 of the present invention will be described.
  • the same components as those in the first embodiment and the third embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • FIG. 14 is a block diagram showing a phase difference measurement circuit 60 having a statistical circuit 407 that generates statistical information of phase differences within a predetermined period based on the measurement result by the measurement circuit.
  • the delay circuit 303 delays the input signal 301 by a predetermined delay amount. For example, considering the delay amount as a phase, when the signal is delayed by the phase ⁇ , the relationship between the output 3031 of the delay circuit 303 and the input signal 301 is the relationship between the input signals 101 and 102 shown in FIG. Become equivalent.
  • the waveform control circuit 103 adds 2 ⁇ to the signal as in the first embodiment. As a result, the phase difference between the two signals 301 and 1031 input to the comparison pulse generation circuit 104 becomes 2 ⁇ + ⁇ . Accordingly, the operations of the comparison pulse generation circuit 104 and the periodic signal generation circuit 105 are the same as those in the first embodiment.
  • the delay circuit 303 and the delay control circuit 310 are configured as shown in FIG. 11 as in the third embodiment, and the delay control circuit 310 causes the delay circuit 303 to gradually delay at a predetermined time interval. Is controlled to be large.
  • the delay control circuit 310 causes the delay circuit 303 to gradually delay at a predetermined time interval. Is controlled to be large.
  • the input / output delay amount of the buffers 30300 to 30307 is controlled by the PLL (Phase Locked Loop) or DLL (Delay Locked Loop) to be the same as the cycle of the input signal 301
  • the output 3031 of the delay circuit is the phase shifted by 2 ⁇ / 8 ( ⁇ is 0 to 7) of the input signal 301.
  • the delay circuit may be any delay circuit that generates two or more signals having different delay amounts from the input signal based on the control of the delay control circuit.
  • FIG. 15 is a diagram showing an example of the circuit configuration of the measurement circuit 306. As shown in FIG.
  • the measurement circuit 306 measures the period of the periodic signal 1051 using the counter 3061.
  • a clock for counting up may be a reference clock having an arbitrary frequency, for example, the same frequency as the input signal 301, and a signal for resetting the count value is a periodic signal 1051.
  • Register ⁇ 3062 holds the period of the periodic signal, and holds the force value at that time immediately before the counter 3061 is reset by the periodic signal 1051.
  • Register ⁇ 3063 holds the value of register ⁇ 3062 immediately before register ⁇ 3062 is updated by periodic signal 1051. In other words, register ⁇ holds the cycle of the previous periodic signal 1051.
  • Comparator 3064 compares the values of register ⁇ 30 62 and register ⁇ 3063, and outputs 1 when the value of register ⁇ 3062 is larger, and 0 when register ⁇ 3063 is larger. This is the output 308 of the measurement circuit 306.
  • the number of forces using two registers to hold the measurement values of different periods is not limited, and two or more registers may be used.
  • the force that is the statistical circuit 407 is to generate statistical information by storing the output history of the measurement circuit 306 within a predetermined period.
  • the D flip-flop circuit 4072 is reset by the same signal as the reset signal 3100b of the delay control circuit 310.
  • the operation of automatically determining whether or not the delay circuit is operating normally in the phase difference measurement circuit 60 according to the sixth embodiment will be described with reference to FIG.
  • the delay amount of the delay circuit 303 is measured only once with respect to the set delay amount, and the delay control circuit 310 is controlled so that the delay amount increases monotonously. I shall control it. In addition, the settling time until the set delay amount becomes stable is ignored, and the reference clock of the measurement circuit 306 has the same frequency as the input signal 301.
  • the phase difference obtained by converting the delay amount is small at first, but the delay circuit 303 is controlled by the delay control circuit 310 so that the delay amount becomes large, so the phase difference is large. Continue. If this is indicated by a change in the potential of the node 10533 of the capacitor 10531, it means that the time for the reference voltage 10541 becomes shorter. That is, the cycle of the periodic signal 1051 is shortened, and the numerical value counted by the counter 3061 is also decreased.
  • the phase difference measuring circuit 60 constitutes a BIST (Built-In Self Test) circuit in which the measurement start signal is 3100b and the measurement result is evaluated as 408.
  • BIST Built-In Self Test
  • V is a one-time measurement for each phase amount, but by measuring over multiple cycles, the average and variance, and statistical data can be easily obtained. It ’s possible to get a good deal!
  • the phase difference measurement circuit 60 is configured so that the input signal 3 A delay circuit 303 that delays 01 by a predetermined delay amount; a delay control circuit 310 that controls the delay amount of the delay circuit 303; a waveform control circuit 103 that outputs the delayed signal at regular intervals; Comparison pulse generation that converts the phase difference between the input signal 301 and the signal 3031 output by the waveform control circuit at regular intervals into a pulse width at a predetermined timing and outputs the converted pulse width 1031 A circuit 104, a periodic signal generation circuit 105 for accumulating the phase difference converted into the pulse width, and generating a periodic signal 1051 based on the accumulated phase difference, and a measurement circuit for measuring the period of the periodic signal 105 306 and a statistical circuit 407 for generating statistical information of phase difference within a predetermined period based on the measurement result by the measurement circuit 306, and an input signal 301 having a predetermined period, and the input signal 301 was delayed by a
  • the delay control circuit 310 is used to control the delay so as to gradually decrease on the contrary to the force that is controlled to gradually increase the delay amount at every predetermined time interval. Alternatively, it may be changed to a desired delay amount at predetermined time intervals.
  • a delay circuit capable of setting a plurality of delay amounts is used.
  • a delay circuit in which the delay amount is fixed may be used.
  • the delay circuit can be made small. Since no delay control circuit is required, the circuit scale can be reduced.
  • phase difference measurement circuit is configured so that the phase difference pulse indicating the phase difference between the two input signals is added to the original phase difference by 2 ⁇ so that the waveform control circuit outputs the output signal.
  • the waveform control circuit 103 may generate the output signal so that the phase difference pulses are added by ⁇ ( ⁇ is a natural number).
  • the phase difference measurement circuit according to Embodiment 7 of the present invention is provided with a phase shift circuit that shifts an input signal by a predetermined phase instead of the waveform control circuit of the phase difference measurement circuit according to Embodiment 6. It is.
  • a phase difference measurement circuit according to the seventh embodiment will be described with reference to FIG. Embodiment 6 A description of the same configuration will be omitted, and only differences from Embodiment 6 will be described.
  • FIG. 17 is a diagram showing a configuration of the phase difference measurement circuit according to the seventh embodiment of the present invention.
  • the phase difference measurement circuit 70 uses a signal 3031 output from the delay circuit 303 as a predetermined value instead of the waveform control circuit 103 in the sixth embodiment.
  • a phase shift circuit 203 that shifts and outputs the phase is provided.
  • delay circuit 303 delays input signal 301 by a predetermined delay amount. For example, considering the delay amount as a phase, when the signal is delayed by the phase ⁇ , the relationship between the output 3031 of the delay circuit 303 and the input signal 301 is the relationship between the input signals 101 and 102 shown in FIG. Become equivalent.
  • the phase shift circuit 203 as in the second embodiment, each pulse of the input signal is shifted so as to obtain an output signal 2031 that outputs a phase delayed by 2 ⁇ .
  • the two signals 301 and 2031 input to the comparison pulse generation circuit 104 have a phase difference of 2 ⁇ + ⁇ , and the input signal 301 and the output signal 1031 of the waveform control circuit shown in FIG. It is equivalent to the relationship. Therefore, the operation after comparison pulse generation circuit 104 is the same as that of the sixth embodiment.
  • the delay circuit 303 and the delay control circuit 310 are configured as shown in FIG. 11 as in the third embodiment.
  • the delay control circuit 310 causes the delay circuit 303 to gradually increase the delay amount at a predetermined time interval. Is controlled to be large.
  • the input / output delay amount of the buffers 30300 to 30307 is controlled by the PLL (Phase Locked Loop) or DLL (Delay Locked Loop) to be the same as the cycle of the input signal 301
  • the output 3031 of the delay circuit is the phase shifted by 2 ⁇ / 8 ( ⁇ is 0 to 7) of the input signal 301.
  • the delay circuit may be any delay circuit that generates two or more signals having different delay amounts from the input signal based on the control of the delay control circuit.
  • the phase difference measurement circuit 70 includes a delay circuit 303 that delays an input signal having a predetermined period by a predetermined delay amount, and the delay circuit 303 delays.
  • a delay control circuit 310 for controlling the amount, a phase shift circuit 203 for shifting the phase of the signal delayed by the delay circuit 303 by 2 ⁇ , and a signal shifted by 2 ⁇ by the input signal and the phase shift circuit
  • a comparison pulse generation circuit 104 that outputs the converted pulse width at each predetermined timing, and converts the pulse width into the pulse width.
  • a statistical circuit 407 for generating phase difference statistical information within a predetermined period is provided, and an input signal having a predetermined period and a signal obtained by delaying the input signal by a predetermined delay amount are provided. Since the phase difference is measured, it is possible to confirm whether the set delay amount is delayed by checking the phase difference caused by the delay circuit. Judgment can be made automatically.
  • phase difference measuring circuit only the force ⁇ ⁇ ( ⁇ is a natural number) described for the phase shift circuit 203 that shifts the phase of the signal output from the delay circuit 303 by 2 ⁇ . Also good as a phase shift circuit to shift the phase!
  • the delay control circuit 310 is used to control the delay amount to gradually decrease on the contrary to the force that is controlled to gradually increase the delay amount at predetermined time intervals. Alternatively, it may be changed to a desired delay amount at predetermined time intervals.
  • a delay circuit capable of setting a plurality of delay amounts is used.
  • a delay circuit with a fixed delay amount may be used. In this case, the delay circuit can be made small. Since no delay control circuit is required, the circuit scale can be reduced.
  • the phase difference measurement circuit according to the eighth embodiment of the present invention delays an input signal by a predetermined amount by a delay circuit instead of the waveform control circuit of the phase difference measurement circuit according to the sixth embodiment.
  • the phase of the delayed signal is further delayed by 2 ⁇ .
  • phase difference measurement circuit 80 according to the eighth embodiment will be described with reference to FIG. The description of the same configuration as in the sixth embodiment will be omitted, and only the differences from the sixth embodiment will be described.
  • FIG. 18 shows a configuration of phase difference measurement circuit 80 according to Embodiment 8 of the present invention.
  • the phase difference measurement circuit 80 delays the input signal 301 by a predetermined delay amount instead of the waveform control circuit 103 according to the eighth embodiment.
  • the signal 8031 is output by delaying the phase of the delayed signal by 2 ⁇ .
  • a delay circuit 803 is provided.
  • the delay circuit 803 delays the input signal 301 by a predetermined delay amount.
  • the delay amount is ⁇ .
  • the delay circuit 803 obtains an output signal 8031 that outputs a phase in which each pulse of the signal delayed by a predetermined delay amount is further delayed by 2 ⁇ .
  • the two signals 301 and 8031 input to the comparison pulse generation circuit 104 have a phase difference of 2 ⁇ + ⁇ , and the input signal 301 and the output signal 1031 of the waveform control circuit shown in FIG. Equivalent to relationship. Therefore, the operation after comparison pulse generation circuit 104 is the same as that of the sixth embodiment.
  • the delay circuit 503 is configured to include notches 30300 to 30307 as shown in FIG. 11, and only one is selected by the delay control circuit 310. .
  • the input / output delay amount of the noffers 30300 to 30307 is controlled to be the same as the period of the input signal 301 by a PLL (Phase Locked Loop) or DLL (Delay Locked Loop)
  • the phase of the input signal is shifted by 2 ⁇ 8 ( ⁇ is 0 to 7).
  • the delay circuit 803 is controlled by the delay control circuit 310 so that the delay amount ⁇ gradually increases at a predetermined time interval.
  • the delay circuit 803 delays by 2 ⁇ in the subsequent stage after being phased by 2 ⁇ ) 8 ( ⁇ is 0 to 7) as described above. For example, by configuring two inverters (not shown) after the multiplexer 3038, the phase is further delayed by 2 ⁇ , and the phase of the input signal 301 is shifted by 2 ⁇ + ⁇ by the delay circuit 803. It is Note that the phase may be delayed by 2 ⁇ before the nother 30300. In this case, an inverter may be provided before the buffer 30300.
  • the phase difference measurement circuit 80 delays the input signal 301 having a predetermined period by a predetermined delay amount, and the phase of the delayed signal.
  • a comparison pulse generation circuit 104 that converts to a pulse width 1042 and outputs the converted pulse width, and accumulates the phase difference converted to the pulse width,
  • a periodic signal generation circuit 105 that generates a periodic signal 1051 based on the accumulated phase difference,
  • a measurement circuit 306 that measures the period of the periodic signal 1051, and a phase difference within a predetermined period based on the measurement result of the measurement circuit 306. Since the statistical circuit 407 for generating the statistical information is measured, the phase difference between the input signal having a predetermined period and the signal obtained by delaying the input signal by a predetermined delay amount is measured. By confirming the phase difference caused by, it is possible to confirm whether the set delay amount is delayed, and automatically determine whether the delay circuit operates normally! Can do.
  • phase difference measurement circuit 80 the signal power delayed by a predetermined delay amount and the delay circuit 803 that delays by 2 ⁇ have been described.
  • ⁇ inverters are used.
  • a delay circuit that further delays the phase by ⁇ ( ⁇ is a natural number) may be used.
  • the delay control circuit 310 is used to control the delay so as to gradually decrease on the contrary to the force that is controlled to gradually increase the delay amount at every predetermined time interval. Alternatively, it may be changed to a desired delay amount at predetermined time intervals.
  • a delay circuit capable of setting a plurality of delay amounts is used.
  • a delay circuit with a fixed delay amount may be used.
  • the delay circuit can be made small. Since no delay control circuit is required, the circuit scale can be reduced.
  • phase difference measurement circuit can be measured with high accuracy even when the phase difference is small, and thus is particularly useful for applications such as a phase difference measurement circuit that requires measurement of a minute phase difference. is there.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Phase Differences (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

　２つの信号の位相差を精度良く測定しようとする場合に必要な、対象となるパルス幅よりも充分狭い幅、すなわち非常に高速なパルス信号を不要とし、どのような位相差でも精度良く測定できる位相差測定回路を提供することを目的とする。 　２つの入力信号のうち、入力信号（１０２）を一定の周期毎に出力する波形制御回路（１０３）と、一定の周期毎に出力した入力信号（１０２）と入力信号（１０１）との位相差を所定のタイミング毎にパルス幅とする位相差パルス（１０４２）に変換する比較パルス発生回路（１０４）と、前記位相差パルス（１０４２）を累積することにより周期信号（１０５１）を生成する周期信号発生回路（１０５）と、周期信号（１０５１）の周期を計測する計測回路（１０６）とを備えた。これにより、位相差が小さい場合でも、高速なパルス信号が不要となり、回路そのものを高速化、高精度化する必要がなくなるため、回路構成が容易になる。

Description

明 細 書
位相差測定回路
技術分野
[0001] 本発明は 2つの信号の位相差を測定する位相差測定回路に関するものである。
背景技術
[0002] 2つの位相差を測定する従来の回路において、位相差を測定する場合、該 2つの 信号の位相差の幅をもつパルス波形を生成し、その幅を前記パルス波形よりも高速 なノ ルス信号でカウントして ヽる (例えば、特許文献 1参照)。
[0003] 図 19、及び図 20を用いて、高速なパルス信号で位相差を測定する従来の回路で ある位相差判別回路を説明する。
[0004] 図 19は、高速パルス信号を用いる位相差判別回路の構成を示す図であり、図 20 は、各回路から出力される信号の波形図である。
[0005] 図において、位相差判別回路は、入力信号 151a及び 151bの波形整形を行う波 形整形回路 152a及び 152bと、各入力信号の位相差を示すパルス波形 S5を生成す るェクスクルシブオア回路 153と、前記位相差を示すパルス波形を所定の期間 tlだ けカウントする第 1のカウンタ 154と、信号をカウントするための高速パルス信号発生 器 155を、所定の期間 tlを切り替えるためのスィッチ 156と、第 1のカウンタ 154から の出力 S9を所定の期間 t2だけカウントする第 2のカウンタ 157と、位相差の検出結 果を出力する RSフリップフロップ 158とから構成される。
[0006] また、第 1のカウンタの出力 Q1〜Q4はそれぞれ tlの期間が異なるものであり、また 、第 2のカウンタの出力 Q4〜Q6は、それぞれ t2の期間が異なるものであり、それぞ れ所望の期間を選択する。
[0007] 図 20に示すように、波形整形回路 152a、及び 152bは、 2つの入力信号 151a、及 び 151bである信号 S1及び S2をそれぞれ入力して、矩形波信号 S3、 S4を生成し、 該波形整形された入力信号 S3、 S4はェクスクルシブオア回路 153により、それらの 位相差に応じたパルス波形が生成される。そして、第 1のカウンタ 154では、この位相 差パルスを計測し、該位相差パルスが所定のカウント値 tlを超えたら、第 2のカウンタ 157及び RSフリップフロップ回路 158に出力される出力信号 S9が「1」となる。第 2の カウンタ 157は、信号 S9によってリセットされ、高速パルス信号 S8をカウントし、所定 のカウント値 t2を超えたら、 RSフリップフロップ 158に出力される出力信号 S10が「1」 となる。 RSフリップフロップ 158は、セット端子 Sに入力される S9が「1」になると、出力 信号 S11が「1」となることによりセットされ、リセット端子 Rに入力される信号 S10が「1」 となると出力信号 S11が「0」となることによりリセットされる。
[0008] このように、高速パルスで位相差を表すパルス幅 S5をカウントした値が所定のカウ ント値 tlを超えた場合、位相差が発生したと判断される。
特許文献 1 :特許第 2783543号公報 (第 4頁、第 1図、第 2図）
発明の開示
発明が解決しょうとする課題
[0009] しかしながら、前記従来の構成では、位相差を表すパルス幅が小さくなつた場合、 それを精度良く測定しょうとするならば、対象となるパルス幅よりも充分狭い幅、すな わち非常に高速なパルス信号が必要という課題を有していた。これは測定の対象と なる信号の周波数にはよらず、要求される位相差の分解能のみに依存する。結果的 に分解能を上げようとすれば、おのずと高速パルス信号はより高速なものが要求され ることになる。
[0010] 本発明は、前記従来の課題を解決するもので、どのような位相差でも、高速なパル ス信号を必要とせず精度良く測定できる位相差測定回路を提供することを目的とす る。
課題を解決するための手段
[0011] 前記従来の課題を解決するために本発明の請求項 1に係る位相差測定回路は、 2 つの入力信号の位相差を測定する位相差測定回路において、前記 2つの入力信号 のうち、一方の入力信号を一定の周期毎に出力する波形制御回路と、前記波形制 御回路にて一定の周期毎に出力された一方の入力信号ともう一方の入力信号との 位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比 較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相 差に基づ 、て周期信号を生成する周期信号発生回路と、前記周期信号の周期を測 定する計測回路とを備えたものである。
[0012] また、本発明の請求項 2に係る位相差測定回路は、 2つの入力信号の位相差を測 定する位相差測定回路において、前記 2つの入力信号のうち、一方の入力信号の位 相を η π (ηは自然数)だけシフトする位相シフト回路と、前記位相シフト回路にて η π だけシフトされた一方の入力信号ともう一方の入力信号との位相差を所定のタイミン グ毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、 前記パルス幅に変換された位相差を累積し、該累積した位相差に基づ!/、て周期信 号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを 備えたものである。
[0013] また、本発明の請求項 3に係る位相差測定回路は、請求項 1または 2に記載の位相 差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路からの 出力によって駆動し、電荷を出力するチャージポンプ回路と、前記チャージポンプ回 路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を超えた ことを示すリセットパルスを生成するリセットパルス生成部とを備えたものである。
[0014] また、本発明の請求項 4に係る位相差測定回路は、請求項 3に記載の位相差測定 回路において、前記チャージポンプ回路は、前記比較パルス発生回路力 出力され るパルス幅に応じて出力電荷量を制御するものである。
[0015] また、本発明の請求項 5に係る位相差測定回路は、請求項 3に記載の位相差測定 回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックでカウ ントし、該リセットパルスの周期をデジタル数値に変換して出力するものである。
[0016] また、本発明の請求項 6に係る位相差測定回路は、所定の周期を有する入力信号 と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差 測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記 遅延させた信号を一定の周期毎に出力する波形制御回路と、前記入力信号と前記 波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタイミング毎 にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記 パルス幅に変換された位相差を累積し、該累積した位相差に基づ 、て周期信号を 生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備え たものである。
[0017] また、本発明の請求項 7に係る位相差測定回路は、所定の周期を有する入力信号 と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差 測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前記 遅延回路で遅延させた信号の位相を η π (ηは自然数)だけシフトする位相シフト回路 と、前記入力信号と前記前記位相シフト回路にて η πだけシフトされた信号との位相 差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パ ルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に 基づ 、て周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定す る計測回路とを備えたものである。
[0018] また、本発明の請求項 8に係る位相差測定回路は、所定の周期を有する入力信号 と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相差 測定回路であって、前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延 させた信号の位相をさらに η π (ηは自然数)だけ遅延させる遅延回路と、前記入力信 号と前記遅延回路から出力された信号との位相差を所定のタイミング毎にパルス幅 に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅に 変換された位相差を累積し、該累積した位相差に基づ!、て周期信号を生成する周 期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたものである
[0019] また、本発明の請求項 9に係る位相差測定回路は、請求項 6から 8のいずれかに記 載の位相差測定回路において、前記遅延回路の遅延量を制御する遅延制御回路を 備え、前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信号から 遅延量の異なる 2以上の信号を生成するものである。
[0020] また、本発明の請求項 10に係る位相差測定回路は、請求項 9に記載の位相差測 定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅 延量を変更するものである。
[0021] また、本発明の請求項 11に係る位相差測定回路は、請求項 9に記載の位相差測 定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅 延量を単調に増カロ、あるいは単調に減少させる制御を行うものである。
[0022] また、本発明の請求項 12に係る位相差測定回路は、請求項 6から 8のいずれかに 記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生 回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、前記チヤ一 ジポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電 圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたもので ある。
[0023] また、本発明の請求項 13に係る位相差測定回路は、請求項 12に記載の位相差測 定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力さ れるパルス幅に応じて出力電荷量を制御するものである。
[0024] また、本発明の請求項 14に係る位相差測定回路は、請求項 12に記載の位相差測 定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックで力 ゥントし、該リセットパルスの周期をデジタル数値に変換して出力するものである。
[0025] また、本発明の請求項 15に係る位相差測定回路は、所定の周期を有する入力信 号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相 差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前 記遅延させた信号を一定の周期毎に出力する波形制御回路と、前記入力信号と前 記波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタイミング 毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前 記パルス幅に変換された位相差を累積し、該累積した位相差に基づ!/、て周期信号 を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前 記計測回路による計測結果に基づいて、所定期間内における位相差の統計情報を 生成する統計回路とを備えたものである。
[0026] また、本発明の請求項 16に係る位相差測定回路は、所定の周期を有する入力信 号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相 差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路と、前 記遅延回路で遅延させた信号の位相を η π (ηは自然数)だけシフトする位相シフト回 路と、前記入力信号と前記位相シフト回路にて η πだけシフトされた信号との位相差 を所定のタイミング毎にパルス幅に変換し、該変換したノ ルス幅を出力する比較パル ス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基 づ 、て周期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する 計測回路と、前記計測回路による計測結果に基づいて、所定期間内における位相 差の統計情報を生成する統計回路とを備えたものである。
[0027] また、本発明の請求項 17に係る位相差測定回路は、所定の周期を有する入力信 号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する位相 差測定回路であって、前記入力信号を所定の遅延量だけ遅延させるとともに、該遅 延させた信号の位相をさらに η π (ηは自然数)だけ遅延させる遅延回路と、前記入力 信号と前記遅延回路力 出力された信号との位相差を所定のタイミング毎にパルス 幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パルス幅 に変換された位相差を累積し、該累積した位相差に基づ 、て周期信号を生成する 周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計測回路 による計測結果に基づいて、所定期間内における位相差の統計情報を生成する統 計回路とを備えたものである。
[0028] また、本発明の請求項 18に係る位相差測定回路は、請求項 15から 17のいずれか に記載の位相差測定回路において、前記計測回路は、測定値を保持するレジスタを 少なくとも 2つ有し、前記統計回路は、前記レジスタに格納された情報に基づいて統 計情報を生成するものである。
[0029] また、本発明の請求項 19に係る位相差測定回路は、請求項 15から 17のいずれか に記載の位相差測定回路にぉ 、て、前記遅延回路の遅延量を制御する遅延制御 回路を備え、前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信 号力 遅延量の異なる 2以上の信号を生成するものである。
[0030] また、本発明の請求項 20に係る位相差測定回路は、請求項 19に記載の位相差測 定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅 延量を変更するものである。
[0031] また、本発明の請求項 21に係る位相差測定回路は、請求項 19に記載の位相差測 定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅 延量を単調に増カロ、あるいは単調に減少させる制御を行うものである。
[0032] また、本発明の請求項 22に係る位相差測定回路は、請求項 15から 17のいずれか に記載の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発 生回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、前記チヤ ージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照 電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたもの である。
[0033] また、本発明の請求項 23に係る位相差測定回路は、請求項 22に記載の位相差測 定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から出力さ れるパルス幅に応じて出力電荷量を制御するものである。
[0034] また、本発明の請求項 24に係る位相差測定回路は、請求項 22に記載の位相差測 定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロックで力 ゥントし、該リセットパルスの周期をデジタル数値に変換して出力するものである。 発明の効果
[0035] 本発明の請求項 1に係る位相差測定回路によれば、 2つの入力信号の位相差を測 定する位相差測定回路において、前記 2つの入力信号のうち、一方の入力信号を一 定の周期毎に出力する波形制御回路と、前記波形制御回路にて一定の周期毎に出 力された一方の入力信号ともう一方の入力信号との位相差を所定のタイミング毎にパ ルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パル ス幅に変換された位相差を累積し、該累積した位相差に基づ!、て周期信号を生成 する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたの で、位相差が小さい場合でも、高速パルスを用いることなく精度良く測定することがで き、回路そのものを高速化、高精度化する必要がなくなるため、回路構成を容易にで きる効果がある。
[0036] また、本発明の請求項 2に係る位相差測定回路によれば、 2つの入力信号の位相 差を測定する位相差測定回路において、前記 2つの入力信号のうち、一方の入力信 号の位相を η π (ηは自然数)だけシフトする位相シフト回路と、前記位相シフト回路 にて η πだけシフトされた一方の入力信号ともう一方の入力信号との位相差を所定の タイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回 路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周 期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路 とを備えたので、位相差が小さい場合でも、高速パルスを用いることなく精度良く測定 することができ、回路そのものを高速化、高精度化する必要がなくなるため、回路構 成を容易にできる効果がある。
[0037] また、本発明の請求項 3に係る位相差測定回路によれば、請求項 1または 2に記載 の位相差測定回路において、前記周期信号発生回路は、前記比較パルス発生回路 力もの出力によって駆動し、電荷を出力するチャージポンプ回路と、前記チャージポ ンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の参照電圧を 超えたことを示すリセットパルスを生成するリセットパルス生成部とを備えたので、微小 な位相差においても、位相差を電荷量に変換して蓄積することにより、高速なパルス 信号を必要とすることなく精度よく位相差を計測することができる効果がある。
[0038] また、本発明の請求項 4に係る位相差測定回路によれば、請求項 3に記載の位相 差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路から 出力されるパルス幅に応じて出力電荷量を制御するので、微小な位相差においても 、位相差に対応した電荷量を出力することができ、高速なパルス信号を必要とするこ となく精度よく位相差を計測することができる効果がある。
[0039] また、本発明の請求項 5に係る位相差測定回路によれば、請求項 3に記載の位相 差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロック でカウントし、該リセットパルスの周期をデジタル数値に変換して出力するので、アナ ログである 2つの入力信号の微小な位相差をデジタル数値として得ることができ、高 速なパルス信号を必要とすることなく精度よく位相差を計測することができる効果があ る。
[0040] また、本発明の請求項 6に係る位相差測定回路によれば、所定の周期を有する入 力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する 位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路 と、前記遅延させた信号を一定の周期毎に出力する波形制御回路と、前記入力信号 と前記波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタイミ ング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と 、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周期信 号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを 備えたので、遅延回路により生じさせた位相差を確認することによって、設定した遅 延量が正常に遅延されているかを確認することができ、所定の遅延量が設定できる 遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
[0041] また、本発明の請求項 7に係る位相差測定回路によれば、所定の周期を有する入 力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する 位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回路 と、前記遅延回路で遅延させた信号の位相を η π (ηは自然数)だけシフトする位相シ フト回路と、前記入力信号と前記前記位相シフト回路にて η πだけシフトされた信号と の位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する 比較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位 相差に基づ!、て周期信号を生成する周期信号発生回路と、前記周期信号の周期を 測定する計測回路とを備えたので、遅延回路により生じさせた位相差を確認すること によって、設定した遅延量が正常に遅延されているかを確認することができ、所定の 遅延量が設定できる遅延回路が正常動作しているかどうかの判定を行うことができる 効果がある。
[0042] また、本発明の請求項 8に係る位相差測定回路によれば、所定の周期を有する入 力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定する 位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させるとともに、 該遅延させた信号の位相をさらに η π (ηは自然数)だけ遅延させる遅延回路と、前記 入力信号と前記遅延回路力 出力された信号との位相差を所定のタイミング毎にパ ルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パル ス幅に変換された位相差を累積し、該累積した位相差に基づ!、て周期信号を生成 する周期信号発生回路と、前記周期信号の周期を測定する計測回路とを備えたの で、遅延回路により生じさせた位相差を確認することによって、設定した遅延量が正 常に遅延されているかを確認することができ、所定の遅延量が設定できる遅延回路 が正常動作しているかどうかの判定を行うことができる効果がある。
[0043] また、本発明の請求項 9に係る位相差測定回路によれば、請求項 6から 8のいずれ かに記載の位相差測定回路において、前記遅延回路の遅延量を制御する遅延制御 回路を備え、前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信 号力 遅延量の異なる 2以上の信号を生成するので、設定した 2つ以上の遅延量が 正常に遅延されて 、るかを確認することができ、 2つ以上の異なる遅延量が設定でき る遅延回路が正常動作しているかどうかの判定を行うことができる効果がある。
[0044] また、本発明の請求項 10に係る位相差測定回路によれば、請求項 9に記載の位相 差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路 の遅延量を変更するので、設定した 2つ以上の遅延量が正常に遅延されて 、るかを 時間間隔毎に確認することができ、 2つ以上の異なる遅延量が設定できる遅延回路 が正常動作しているかどうかの判定を行うことができる効果がある。
[0045] また、本発明の請求項 11に係る位相差測定回路によれば、請求項 9に記載の位相 差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路 の遅延量を単調に増加、あるいは単調に減少させる制御を行うので、設定した 2っ以 上の遅延量が段階的に正常に遅延されているかを時間間隔毎に確認することができ 、 2つ以上の異なる遅延量が設定できる遅延回路が正常動作して 、るかどうかの判 定を行うことができる効果がある。
[0046] また、本発明の請求項 12に係る位相差測定回路によれば、請求項 6から 8のいず れかに記載の位相差測定回路において、前記周期信号発生回路は、前記比較パル ス発生回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、前記 チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意の 参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備え たので、微小な遅延量により発生させた位相差においても、位相差を電荷量に変換 して蓄積することにより、高速なパルス信号を必要とすることなく精度よく位相差を計 測することができる効果がある。
[0047] また、本発明の請求項 13に係る位相差測定回路によれば、請求項 12に記載の位 相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路か ら出力されるパルス幅に応じて出力電荷量を制御するので、微小な遅延量により発 生させた位相差においても、位相差に対応した電荷量を出力することができ、高速な パルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
[0048] また、本発明の請求項 14に係る位相差測定回路によれば、請求項 12に記載の位 相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロッ クでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するので、微 小な遅延量により発生させた位相差をデジタル数値として得ることができ、高速なパ ルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
[0049] また、本発明の請求項 15に係る位相差測定回路によれば、所定の周期を有する 入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定す る位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回 路と、前記遅延させた信号を一定の周期毎に出力する波形制御回路と、前記入力信 号と前記波形制御回路にて一定の周期毎に出力された信号との位相差を所定のタ イミング毎にノ ルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回 路と、前記パルス幅に変換された位相差を累積し、該累積した位相差に基づいて周 期信号を生成する周期信号発生回路と、前記周期信号の周期を測定する計測回路 と、前記計測回路による計測結果に基づいて、所定期間内における位相差の統計 情報を生成する統計回路とを備えたので、遅延回路により生じさせた位相差を確認 することによって、設定した遅延量が正常に遅延されて 、るかを確認することができ、 所定の遅延量が設定できる遅延回路が正常動作して!/、るかどうかの判定を自動的に 行うことができる効果がある。
[0050] また、本発明の請求項 16に係る位相差測定回路によれば、所定の周期を有する 入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定す る位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させる遅延回 路と、前記遅延回路で遅延させた信号の位相を η π (ηは自然数)だけシフトする位相 シフト回路と、前記入力信号と前記位相シフト回路にて η πだけシフトされた信号との 位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比 較パルス発生回路と、前記パルス幅に変換された位相差を累積し、該累積した位相 差に基づ 1、て周期信号を生成する周期信号発生回路と、前記周期信号の周期を測 定する計測回路と、前記計測回路による計測結果に基づいて、所定期間内における 位相差の統計情報とを生成する統計回路を備えたので、遅延回路により生じさせた 位相差を確認することによって、設定した遅延量が正常に遅延されているかを確認 することができ、所定の遅延量が設定できる遅延回路が正常動作して 、るかどうかの 判定を自動的に行うことができる効果がある。
[0051] また、本発明の請求項 17に係る位相差測定回路によれば、所定の周期を有する 入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との位相差を測定す る位相差測定回路であって、前記入力信号を所定の遅延量だけ遅延させるとともに 、該遅延させた信号の位相をさらに η π (ηは自然数)だけ遅延させる遅延回路と、前 記入力信号と前記遅延回路から出力された信号との位相差を所定のタイミング毎に パルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、前記パ ルス幅に変換された位相差を累積し、該累積した位相差に基づ!/、て周期信号を生 成する周期信号発生回路と、前記周期信号の周期を測定する計測回路と、前記計 測回路による計測結果に基づいて、所定期間内における位相差の統計情報を生成 する統計回路とを備えたので、遅延回路により生じさせた位相差を確認することによ つて、設定した遅延量が正常に遅延されているかを確認することができ、所定の遅延 量が設定できる遅延回路が正常動作して 、るかどうかの判定を自動的に行うことがで きる効果がある。
[0052] また、本発明の請求項 18に係る位相差測定回路によれば、請求項 15から 17のい ずれかに記載の位相差測定回路において、前記計測回路は、測定値を保持するレ ジスタを少なくとも 2つ有し、前記統計回路は、前記レジスタに格納された情報に基づ V、て統計情報を生成するので、それぞれのレジスタに保持された位相差を比較する ことによって、設定した遅延量が正常に遅延されているかを確認することができ、所 定の遅延量が設定できる遅延回路が正常動作して 、るかどうかの判定を自動的に行 うことができる効果がある。
[0053] また、本発明の請求項 19に係る位相差測定回路によれば、請求項 15から 17のい ずれかに記載の位相差測定回路において、前記遅延回路の遅延量を制御する遅延 制御回路を備え、前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入 力信号力 遅延量の異なる 2以上の信号を生成するので、設定した 2つ以上の遅延 量が正常に遅延されて 、るかを確認することができ、 2つ以上の異なる遅延量が設定 できる遅延回路が正常動作して 、るかどうかの判定を自動的に行うことができる効果 がある。
[0054] また、本発明の請求項 20に係る位相差測定回路によれば、請求項 19に記載の位 相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回 路の遅延量を変更するので、設定した 2つ以上の遅延量が正常に遅延されて 、るか を時間間隔毎に確認することができ、 2つ以上の異なる遅延量が設定できる遅延回 路が正常動作して 、るかどうかの判定を自動的に行うことができる効果がある。
[0055] また、本発明の請求項 21に係る位相差測定回路によれば、請求項 19に記載の位 相差測定回路において、前記遅延制御回路は、所定の時間間隔毎に、前記遅延回 路の遅延量を単調に増加、あるいは単調に減少させる制御を行うので、設定した 2つ 以上の遅延量が段階的に正常に遅延されているかを時間間隔毎に確認することが でき、 2つ以上の異なる遅延量が設定できる遅延回路が正常動作して 、るかどうかの 判定を自動的に行うことができる効果がある。
[0056] また、本発明の請求項 22に係る位相差測定回路によれば、請求項 15から 17のい ずれかに記載の位相差測定回路において、前記周期信号発生回路は、前記比較パ ルス発生回路からの出力に応じて駆動し、電荷を出力するチャージポンプ回路と、前 記チャージポンプ回路の出力電荷を蓄積する容量と、前記容量の蓄積電圧が任意 の参照電圧を超えたことを示すリセットパルスを生成するリセットパルス生成部とを備 えたので、微小な遅延量により発生させた位相差においても、位相差を電荷量に変 換して蓄積することにより、高速なパルス信号を必要とすることなく精度よく位相差を 計測することができる効果がある。
[0057] また、本発明の請求項 23に係る位相差測定回路によれば、請求項 22に記載の位 相差測定回路において、前記チャージポンプ回路は、前記比較パルス発生回路か ら出力されるパルス幅に応じて出力電荷量を制御するので、微小な遅延量により発 生させた位相差においても、位相差に対応した電荷量を出力することができ、高速な パルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。
[0058] また、本発明の請求項 24に係る位相差測定回路によれば、請求項 22に記載の位 相差測定回路において、前記計測回路は、前記リセットパルスの周期を任意のクロッ クでカウントし、該リセットパルスの周期をデジタル数値に変換して出力するので、微 小な遅延量により発生させた位相差をデジタル数値として得ることができ、高速なパ ルス信号を必要とすることなく精度よく位相差を計測することができる効果がある。 図面の簡単な説明
[0059] [図 1]図 1は、本発明の実施の形態 1に係る位相差測定回路の構成を示すブロック図 [図 2]図 2は、本発明の実施の形態 1に係る位相差測定回路の比較パルス発生回路 の一例と入出力の関係を示す図
[図 3]図 3は、本発明の実施の形態 1に係る位相差測定回路の周期信号発生回路の 構成を示すブロック図
[図 4]図 4は、本発明の実施の形態 1に係る位相差測定回路の周期信号発生回路の 詳細構成を示す図
[図 5]図 5は、本発明の実施の形態 1に係る位相差測定回路において、位相差の等 価変換と蓄積の様子を示す図
[図 6]図 6は、本発明の実施の形態 1に係る位相差測定回路において、位相差と周期 信号の関係を示す図
[図 7]図 7は、本発明の実施の形態 1に係る位相差測定回路において、位相差の蓄 積の様子を示す図
[図 8]図 8は、本発明の実施の形態 2に係る位相差測定回路の構成を示すブロック図 [図 9]図 9は、本発明の実施の形態 2に係る位相差測定回路の比較パルス発生回路 の一例と入出力の関係を示す図
[図 10]図 10は、本発明の実施の形態 3に係る位相差測定回路の構成を示すブロック 図
[図 11]図 11は、本発明の実施の形態 3に係る位相差測定回路の遅延回路の一例を 示す図 [図 12]図 12は、本発明の実施の形態 4に係る位相差測定回路の構成を示すブロック 図
[図 13]図 13は、本発明の実施の形態 5に係る位相差測定回路の構成を示すブロック 図
[図 14]図 14は、本発明の実施の形態 6に係る位相差測定回路の構成を示すブロック 図
[図 15]図 15は、本発明の実施の形態 6に係る位相差測定回路の計測回路の一例を 示す図
[図 16]図 16は、本発明の実施の形態 6に係る位相差測定回路において、計測回路 の入出力の関係を示す図
[図 17]図 17は、本発明の実施の形態 7に係る位相差測定回路の構成を示すブロック 図
[図 18]図 18は、本発明の実施の形態 8に係る位相差測定回路の構成を示すブロック 図
[図 19]図 19は、高速パルスを用 、て位相差を測定する位相差判別回路の構成を示 す図
[図 20]図 20は、図 19の位相差判別回路において、各回路から出力される信号の波 形図
符号の説明
10、 20、 30、 40、 50、 60、 70、 80 位相差測定回路
101、 102、 301 入力信号
103 波形制御回路
104 比較パルス発生回路
105 周期信号発生回路
106, 306 計測回路
108、 208、 308、 408 位相差測定回路の出力
203 位相シフト回路
303、 503、 803 遅延回路 310 遅延制御回路
407 統計回路
1031 波形制御回路の出力信号
1041 ィネーブル信号により得られた出力
1042 位相差パルス
1051 周期信号
1052 チャージポンプ回路
1053 三角波発生回路
1054 コンパレータ
2031 位相シフト回路の出力信号
3031 遅延回路の出力信号
3038 マノレチプレクサ
3061 カウンタ
3062 レジスタ A
3063 レジスタ B
3064 比較器
3100a クロック
3100b ジセッ卜信号
4071 論理和ゲート
4072 Dフリップフロップ
5031 遅延回路 503の出力信号
8031 遅延回路 803の出力信号
10521 電流源
10522、 10532 スィッチ
10531 容量
10533 ノード、
30300〜30307 ノ ッファ
151a, 151b 入力信号 152a, 152b 波形整形回路
153 ェクスクルシブオア回路
154 第 1のカウンタ
155 高速パルス信号発生器
156 スィッチ
157 第 2のカウンタ
158 RSフリップフロップ
発明を実施するための最良の形態
[0061] 以下本発明を実施するための最良の形態について、図面を参照しながら説明する
[0062] (実施の形態 1)
図 1は、本発明の実施の形態 1における位相差測定回路 10の構成を示すブロック 図である。
[0063] 図において、位相差測定回路 10は、 2つの入力信号のうちの一方の入力信号であ る入力信号 102を一定の周期毎に出力する波形制御回路 103と、波形制御回路 10 3から出力された入力信号 1031ともう一方の入力信号である入力信号 101との位相 差を所定のタイミング毎にパルス幅に変換し、該変換したノ ルス幅を位相差パルス 1 042として出力する比較パルス発生回路 104と、比較パルス発生回路 104で変換さ れた位相差パルス 1042を累積し、該累積した位相差に基づいて周期信号 1051を 生成する周期信号発生回路 105と、周期信号発生回路 105から出力された周期信 号 1051を計測する計測回路 106とから構成される。
[0064] 次に、以上のように構成された位相差測定回路 10について、図 2を用いて位相差 パルス 1042を生成する動作を説明する。
[0065] 波形制御回路 103は、入力信号 102を一定の周期毎に出力する。例えば図 2に示 すようにィネーブル信号 2が Hiの場合が入力信号 102の出力期間とし、入力信号 10 2を一定の周期毎に出力させる。図 2のようなィネーブル信号 2の場合、入力信号 10 2は入力信号 101に対してちょうど 2 πだけ余分に位相が遅れた関係になる。
[0066] 比較パルス発生回路 104は、入力信号 101と波形制御回路 103の出力 1031とに より、 2つの信号の立ち上がりエッジ間の位相差をパルス幅とする位相差パルス 104 2を出力する。そのための比較パルス発生回路 104の一例として、例えば、図 2に示 すような RSラッチ回路を構成することにより、位相差パルス 1042を生成することがで きる。このように、 RSラッチ回路にて、ィネーブル信号 2と同じ周期でタイミングの異な るィネーブル信号 1により入力信号 101の波形制御を行った信号 1041と波形制御 回路 103の出力 1031との位相差パルス 1042が生成され、これにより例えば位相差 Θを持った入力信号 101及び 102の 2つの信号は、位相差 2 π + Θを持った 2つの 信号に変換され、それをパルス幅とする位相差パルス 1042が生成される。入力信号 が周期信号である場合、 0と (2 π + Θ )は等価である。そして、位相差パルス 1042は 周期信号発生回路 105に入力される。
[0067] なお、本実施の形態 1では、比較パルス発生回路 104として RSラッチ回路を用い た例を示したが、これに限るものではなぐ入力信号 101と 102との位相差に 2 πが加 算された位相差パルス 1042が生成できる回路であればよい。すなわち、本実施の形 態 1では RSラッチ回路内で入力信号 101の波形制御を行った例を示したが入力信 号 101の波形制御を回路前段で行ってもよぐまた、波形制御回路 103で行ってい た入力信号 102の波形制御についても RSラッチ回路内で行うような構成としてもよい
[0068] また、ィネーブル信号 2は、任意の周期で出力してもよぐそのときィネーブル信号
1はィネーブル信号 2と同じ周期で異なるタイミングにするとよい。
[0069] 図 3に周期信号発生回路 105のブロック図を示す。
[0070] 図において、周期信号発生回路 105は、比較パルス発生回路 104から出力される 位相差パルス 1042に応じて駆動し、電荷を出力するチャージポンプ回路 1052と、 チャージポンプ回路 1052から出力された電荷を所定量蓄積して三角波を発生させ る三角波発生回路 1053と、三角波発生回路 1053から出力される三角波を用いて 周期信号を生成するコンパレータ 1054とから構成される。
[0071] 図 4は図 3に示した周期信号発生回路 105を詳細に示した図である。
[0072] 図において、チャージポンプ回路 1052は、電荷を出力する電流源 10521と位相 差パルス 1042によって制御されるスィッチ 10522とを有しており、スィッチ 10522を 介して電流源 10521からの電荷を三角波発生回路 1053に出力する。三角波発生 回路 1053は、電荷を蓄積する容量 10531と、容量をリセットするためのスィッチ 105 32とを有しており、チャージポンプ回路 1052からの出力電荷を容量 10531に順次 蓄積していく。コンパレータ 1054は、容量 10531からの出力と任意の参照電圧 105 41とを入力とし、容量 10531の蓄積電圧が任意の参照電圧 10541を超えたことを 示すリセットパルスを生成するリセットパルス生成部として、該生成したリセットパルス を周期信号として出力する。また、リセットパルスは三角波発生回路 1053のスィッチ 10532に対しても出力され、容量 10531は、リセットパルスの出力によりリフレッシュ される。
[0073] 以下、図 4を用いて本実施の形態 1における位相差測定回路 10の周期信号発生 回路 105の動作を示す。
[0074] チャージポンプ回路 1052は、スィッチ 10522を介して電流源 10521からの電荷を 三角波発生回路 1053に出力する。三角波発生回路 1053は、チャージポンプ回路 力もの出力電荷を容量 10531に順次蓄積していく。三角波発生回路 1053では、前 記電荷を容量 10531に順次蓄積していく。以上の過程により、位相差パルス 1042 で与えられる時間量、すなわち、本位相差測定回路の入力信号 101と 102との位相 差は、電流パルスに変換後、電荷量に変換される。
[0075] そして、コンパレータ 1054は、容量 10531に蓄積された電荷が所定量の位相差と する電荷量である参照電圧 10541を超えたときに出力が変化する。すなわちこのと きリセットパルスが生成される。そして容量 10531は、コンパレータ 1054からのリセッ トパルスの出力によってリフレッシュされる。
[0076] 図 5に容量 10531の出力、すなわちノード 10533の電位と位相差パルス 1042との 関係を示す。前述の通り、チャージポンプ回路 1052と三角波発生回路 1053とは、 時間'電圧変換回路である。位相差パルス 1042のパルス幅は容量 10531を充電す る時間となるため、図 5に示すとおり、位相差パルス 1042が Hiの期間だけ、ノード 10 533の電位が上昇する。すなわち、チャージポンプ回路 1052では、位相差パルス 1 042のパルス幅に応じて出力電荷量が制御される。
[0077] このように、容量 10531の出力すなわちノード 10533は、容量値と入力信号 101と 102の位相差の累積とで決まる電位となる。さらにノード 10533をコンパレータ 1054 の第一の入力とし、また任意の参照電圧 10541を第二の入力とすることにより、コン パレータ 1054はノード 10533が参照電圧 10541を超えた時点で出力が変化し、リ セットパルスが出力される。また、三角波発生回路 1053は、コンパレータ 1054の出 力 1051すなわちリセットパルスをスィッチ 10532の入力とすることで、蓄積した電荷 を放電し、ノード 10533の電位を 0とする。すなわち、前述の通り、ノード 10533の電 位は 2つの入力信号 101と 102の位相差の累積量を示すため、それが参照電圧 105 41を超えると、所定量の位相差を累積したとしてコンパレータ 1054の出力が変化し 、該コンパレータ 1054から出力されるリセットパルスによりスィッチ 10532がオンして 容量 10531はリフレッシュされる。容量 10531がリフレッシュされるのと同時にコンパ レータ出力 1054は再度変化し、この時点力もまた次の累積を開始する。
[0078] このコンパレータ 1054力もの結果出力 1051は周期信号となる。図 6は周期信号 1 051と、 2つの信号 101及び 102の位相差との関係を示す図である。
[0079] 図 6 (a)に示すように、ノード 10533の電位は、前述のように入力信号 101と 102と の位相差パルスが電荷として蓄積されることによって上昇する。そして、ノードの電位 が参照電圧 10541を超えたとき、コンパレータ 1054の出力が変化、すなわちリセット パルスが出力されることによって、容量 10531がリフレッシュされるとともにノード 105 33の電位力^になる。この繰り返しにより、周期信号 1051が生成される。
[0080] そして、周期信号 1051は計測回路 106によって、その周期が計測される。計測回 路の一例としてはカウンタがあげられる。そのカウンタのクロックの周波数は任意でよ ぐ入力信号と同じ周波数であってもよい。これによりアナログである 2つの入力信号 の位相差はデジタル数値として得ることができ、これを本位相差測定回路 10の測定 結果とする。なお、算出した本来の位相差の最小の位相差のカウント値が 1デジット 以上であることが表現できる周波数のクロックであることが好ましぐそのデジット数が 多いほど精度が良くなる。
[0081] 図 6(b)は本来の位相差 Θが小さ!/、場合を示すものである。この場合、位相差パル ス 1042のパルス幅は狭いため、 1パルスごとのノード 10533の電圧上昇値は小さい 。したがって、入力信号 101と 102とは、容量 10531の充電電圧 10533が参照電圧 10541と一致するまでに要する比較回数が多ぐすなわちコンパレータ 1054の出力 が変化するまでに要する時間が長くなる。よって、周期信号 1051の周期が長くなり、 計測回路 106が出力するデジタル数値は大きな値を示すことになる。
[0082] 一方、図 6(c)は位相差が大き 、場合を示すものである。この場合、位相差パルス 1 042のパルス幅は広いため、 1パルスごとのノード 10533の電圧上昇値は大きぐ入 力信号 101と 102とは、容量 10531の充電電圧 10533が参照電圧 10541と一致す るまでに要する比較回数が少ない。すなわちコンパレータ 1054の出力が変化するま でに要する時間は短くなる。よって、周期信号 1051の周期が短くなり、計測回路 106 が出力するデジタル数値は小さな値を示すことになる。
[0083] 図 7は 2つの入力信号の周波数と位相差の関係について示したものである。図 7 (a )に示すように、 2つの入力信号 101、 102の位相差が Θのとき、位相差パルス 1042 のパルス幅は 2 π + Θを示しており、このときノード 10533の電位は 1回の充電で Va だけ電圧が上昇するものとすると、 2回の充電で 2 X Vaとなる。
[0084] 一方、図 7(b)は図 7 (a)と比べて 2つの入力信号の周波数が半分、すなわち周期が 2倍になったときの様子を示したものである力 この場合には同じ位相差 2 π + Θで あっても 1回の充電で 2 X Vaだけ電位が上昇してしまう。そこで、このとき、容量 1053 1に充電するための電流源 10521を半分にすることで、 1回の充電でも Vaとすること ができる。つまり、入力信号の周波数に応じて電流源 10521の大きさを適応的に変 更することで、計測の精度を保つことが可能となる。
[0085] このように、 2つの入力信号 101と 102との位相差が周期信号 1051の周期に変換 され、この周期を計測することで、位相差がデジタル数値で得ることが可能となる。こ のとき、位相差は 2 πだけ加算されることと等価な変換が波形制御回路 103で行われ るので、例えば正しい位相差 Θを示すパルス幅を生成できないような微小な位相差 であっても、精度良く計測することが可能となる。 2 πという位相差は 2つの信号の位 相差が 0のときに求めることができ、例えば入力信号 101と 102に同一の信号を与え ることで容易に測定できる。また 2 πとは信号の一周期分に対応するため、その周期 がわ力るならば、位相差測定回路 10で測定した結果を用いることで、 2つの入力信 号間の時間のずれも算出可能となる。 [0086] 以上のような本発明の実施の形態 1に係る位相差測定回路は、入力信号 102を一 定の周期毎に出力する波形制御回路 103と、入力信号 101と波形制御回路力もの 出力 1031との位相差を所定のタイミング毎にパルス幅として出力する比較パルス発 生回路 104と、比較パルス発生回路 104から出力する位相差パルスを電荷量に変換 し、変換した電荷量を蓄積し、該蓄積した電荷量に基づいて周期信号を生成する周 期信号発生回路 105と、周期信号発生回路で生成した周期信号の周期を計測し、 アナログである 2つの入力信号の位相差をデジタル数値として出力する計測回路とを 備えたので、入力信号 101と 102との位相差に 2 π加算した位相差パルスを電荷とし て累積することにより、 2つの入力信号の位相差が正しい位相差 0を示すパルス幅を 生成できな 、ような微小な位相差であっても、高速なノ ルス信号を必要とすることなく 精度良く計測することができ、回路そのものを高速化、高精度化する必要がなくなる ため、回路構成が容易になる。
[0087] なお、本実施の形態 1に係る位相差測定回路では、 2つの入力信号の位相差を示 す位相差パルスが、本来の位相差に 2 πだけ加算されるよう波形制御回路 103が出 力信号を生成するものについて説明した力 位相差パルスが本来の位相差に η π (η は自然数)だけ加算されるよう波形制御回路 103が出力信号を生成するようにしても 良い。
[0088] (実施の形態 2)
本発明の実施の形態 2に係る位相差測定回路は、実施の形態 1における波形制御 回路の代わりに、入力した信号を所定の位相だけシフトさせる位相シフト回路を設け たものである。
[0089] 図 8、図 9を用いて、実施の形態 2に係る位相差測定回路を説明する。実施の形態 1と同様の構成については説明を省略し、実施の形態 1と異なる点のみ説明を行う。
[0090] 図 8は、本発明の実施の形態 2に係る位相差測定回路の構成を示す図であり、図 9 は、実施の形態 2に係る位相差測定回路の比較パルス発生回路の一例と入出力の 関係を示す図である。
[0091] 本実施の形態 2に係る位相差測定回路 20は、図 8に示すように、本実施の形態 1に おける波形制御回路 103の代わりに、入力信号 102を所定の位相だけシフトして出 力する位相シフト回路 203を設けている。このとき、入力信号 102を所定の位相だけ シフトして出力する。例えば、図 9に示すように、それぞれのノルスが 2 πだけ遅れた 位相を出力する出力信号 2031が得られるようにシフトする。そして、比較パルス発生 回路 104は入力信号 101と位相シフト回路 203の出力 2031とにより、 2つの信号の 立ち上がりエッジ間の位相差をパルス幅とする位相差パルス 1042を出力する。その ための比較パルス発生回路 104の一例として例えば、図 2と同様の RSラッチ回路に より、位相差パルス 1042を生成することができる。このように、 RSラッチ回路にて、ィ ネーブル信号により入力信号 101の波形制御を行った信号 1041と位相シフト回路 2 03にて位相がシフトされた出力 2031との位相差パルス 1042が生成され、すなわち 、これにより例えば位相差 Θを持った入力信号 101及び 102の 2つの信号は、位相 差 2 π + 0を持った 2つの信号に変換され、それをパルス幅とする位相差パルス 1042 が生成される。入力信号が周期信号である場合、 0と (2 π + 0 )は等価である。すなわ ち、位相シフト回路 203のシフト量が 2 πで、図 1の波形制御回路 103のィネーブル 信号が図 2に示す関係にあるとき、波形制御回路 103と位相シフト回路 203は機能 的に等価な回路となる。したがって、比較パルス発生回路 104以降の動作は実施の 形態 1の説明と同様となる。
[0092] なお、本実施の形態 2に係る位相差測定回路 20において、比較パルス発生回路 1 04として RSラッチ回路を用いた例を示した力 これに限るものではなぐ入力信号 10 1と 102との位相差〖こ 2 πが加算された位相差パルス 1042が生成できる回路であれ ばよい。
[0093] また、実施の形態 1と同様、入力信号 101の波形制御を RSラッチ回路前段で行つ てもよい。
[0094] 以上のような本発明の実施の形態 1に係る位相差測定回路は、入力信号 102を所 定の位相だけシフトさせて出力する位相シフト回路 203と、入力信号 101と位相シフ ト回路 203からの出力 2031との位相差を所定のタイミング毎にノ ルス幅として出力 する比較パルス発生回路 104と、比較パルス発生回路 104から出力する位相差パル スを電荷量に変換し、変換した電荷量を蓄積し、該蓄積した電荷量に基づいて周期 信号を生成する周期信号発生回路 105と、周期信号発生回路で生成した周期信号 の周期を計測し、アナログである 2つの入力信号の位相差をデジタル数値として出力 する計測回路とを備えたので、入力信号 101と 102との位相差に 2 π加算した位相 差パルスを電荷として累積することにより、 2つの入力信号の位相差が正しい位相差 Θを示すパルス幅を生成できないような微小な位相差であっても、高速なパルス信号 を必要とすることなく精度良く計測することができ、回路そのものを高速化、高精度化 する必要がなくなるため、回路構成が容易になる。
[0095] なお、本実施の形態 2に係る位相差測定回路では、入力信号の位相を 2 πだけシ フトさせる位相シフト回路 203について説明した力 η π (ηは自然数)だけ位相をシフ トさせる位相シフト回路としても良い。
[0096] (実施の形態 3)
本発明の実施の形態 3に係る位相差測定回路は、遅延回路が正常に動作している 力どうかの判定を行うために、所定の周期を有する入力信号と、該入力信号を所定 の遅延量だけ遅延させた信号との位相差を測定するようにしたものである。
[0097] 以下、本発明の実施の形態 3に係る位相差測定回路について説明する。実施の形 態 1と同じ構成要素については同じ符号を用い、説明を省略する。
[0098] 図 10は本発明の実施の形態 3の位相差測定回路 30の構成を示すブロック図であ る。
[0099] 図において、遅延回路 303は所定の周期を有する入力信号 301を所定の遅延量 だけ遅延させるものであり、遅延制御回路 310は、遅延回路で遅延させる遅延量を 制御するものである。
[0100] まず、遅延回路 303は、入力信号 301を所定の遅延量だけ遅延させる。例えば遅 延量を位相に変換して考えると、位相 Θだけ信号を遅延させた場合、遅延回路 303 の出力 3031と入力信号 301との関係は、図 1で示すところの入力信号 101と 102と の関係と等価になる。波形制御回路 103は実施の形態 1と同様に信号に 2 πだけカロ 算するものとすると、比較パルス発生回路 104へ入力される 2つの信号、 301と 1031 の位相差は 2 π + Θとなる。したがって、比較パルス発生回路 104以降の動作は、実 施の形態 1と同じである。
[0101] 遅延回路 303および遅延制御回路 310の一例を図 11に示す。遅延回路 303は図 11に示すようにノッファ 30300〜30307で構成され、 V、ずれの入力もマルチプレク サ 3038に入力され、遅延制御回路 310による制御により 1つだけ選択されて出力 30 31となる。遅延制御回路 310は最も簡易なものとしてアップカウンタがある。クロック 3 100aによりカウントアップし、リセット 3100bによりカウント値がリセットされる。ここでは 遅延制御回路 310により、遅延回路 303は所定の時間間隔で徐々に遅延量が大きく なるように制御されるものとする。なお、ここでは図示していないが、バッファ 30300〜 30307の入出力の遅延量を PLL (Phase Locked Loop)あるいは DLL (Delay Locked Loop)で入力信号 301の周期と同じになるように制御してやれば、遅延回路の出力 3031は入力信号 301の 2 π η/8 (ηは 0〜7)だけ位相がシフトされたものとなる。ま た、本実施の形態 3において、バッファ 30300〜30307により入力信号を遅延させる 遅延回路を用いたが、これに限るものではなぐ遅延制御回路の制御に基づいて、 入力信号力 遅延量の異なる 2以上の信号を生成するような遅延回路であれば良い
[0102] ここで所定の遅延量、すなわち既知の位相差を遅延回路 303で生成しながらも、そ れを後段の比較パルス発生回路 104、周期信号発生回路 105、計測回路 106で測 定する意味を説明する。
[0103] 遅延回路 303を半導体に実装する場合、製造上のばらつきは免れない。あるいは 電気特性、温度特性による遅延時間のばらつきも同様である。これらの要因を加味し て、設定した遅延量だけの遅延をもって遅延回路 303から出力されているかどうかを 評価もしくは検査を容易に行うためのものである。遅延制御回路 310によりバッファご との遅延量、すなわち位相差が選択でき、その位相差は微小であろうとも、波形制御 回路 1103より例えば 2 πの位相が加算されるため、精度の良い計測が可能となる。 比較パルス発生回路 104以降の動作は実施の形態 1と同様となる。このように、遅延 回路 303においてバッファ毎に正常な遅延量だけ遅延されているかを、入力信号 30 1と遅延回路 303にて遅延した信号 3031との位相差を測定することにより判定するこ とがでさる。
[0104] 以上のような本発明の実施の形態 3に係る位相差測定回路は、前記入力信号 301 を所定の遅延量だけ遅延させる遅延回路 303と、遅延回路 303の遅延量を制御する 遅延制御回路 310と、前記遅延させた信号を一定の周期毎に出力する波形制御回 路 103と、前記入力信号 301と前記波形制御回路 103にて一定の周期毎に出力さ れた信号 1031との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパ ルス幅 1042を出力する比較パルス発生回路 104と、前記パルス幅に変換された位 相差を累積し、該累積した位相差に基づいて周期信号 1051を生成する周期信号発 生回路 105と、前記周期信号 1051の周期を測定する計測回路 106とを備え、入力 信号を遅延回路にて所定の遅延量だけ遅延させ、入力信号と遅延回路にて遅延さ せた信号との位相差を測定するようにしたので、遅延回路 303により生じさせた位相 差を確認することによって、設定した遅延量が遅延されて ヽるかを確認することがで き、遅延回路が正常動作して 、るかどうかの判定を行うことができる。
[0105] なお、本実施の形態 3では遅延制御回路 310を用いて、所定の時間間隔毎に、徐 々に遅延量が大きくなるように制御した力 反対に、徐々に小さくなるように制御する ようにしてもよぐまた、所定の時間間隔毎に、所望の遅延量に変更させても良い。
[0106] また、本実施の形態 3では、複数の遅延量を設定できる遅延回路を用いたが、遅延 量を固定させた遅延回路を用いても良ぐこの場合、遅延回路を小さくできるとともに 、遅延制御回路を要することがないため、回路規模を縮小することができる。
[0107] また、本実施の形態 3に係る位相差測定回路は、 2つの入力信号の位相差を示す 位相差パルスが、本来の位相差に 2 πだけ加算されるよう波形制御回路が出力信号 を生成するものについて説明したが、位相差パルスが η π (ηは自然数)だけ加算さ れるよう波形制御回路 103が出力信号を生成するようにしても良い。
[0108] (実施の形態 4)
本発明の実施の形態 4に係る位相差測定回路は、実施の形態 3に係る位相差測定 回路の波形制御回路の代わりに、入力した信号を所定の位相だけシフトさせる位相 シフト回路を設けたものである。
[0109] 図 12を用いて、実施の形態 4に係る位相差測定回路 40を説明する。実施の形態 3 と同様の構成については説明を省略し、実施の形態 3と異なる点のみ説明を行う。
[0110] 図 12は、本発明の実施の形態 4に係る位相差測定回路の構成を示す図である。
[0111] 本実施の形態 4に係る位相差測定回路 40は、図 12に示すように、本実施の形態 3 における波形制御回路 103の代わりに、遅延回路 303から出力された信号 3031を 所定の位相だけシフトして出力する位相シフト回路 203を設けている。
[0112] 実施の形態 3と同様、まず、遅延回路 303は入力信号 301を所定の遅延量だけ遅 延させる。例えば遅延量を位相にして考えると、位相 Θだけ信号を遅延させた場合、 遅延回路 303の出力 3031と入力信号 301との関係は図 1で示すところの入力信号 1 01と 102との関係と等価になる。位相シフト回路 203では、実施の形態 2と同様に、 入力した信号のそれぞれのパルスが 2 πだけ遅れた位相を出力する出力信号 2031 が得られるようにシフトする。これにより、比較パルス発生回路 104へ入力される 2つ の信号、 301と 2031との位相差は 2 π + Θとなる。したがって、比較パルス発生回路 104以降の動作は実施の形態 1と同様となる。
[0113] 遅延回路 303及び遅延制御回路 310は、実施の形態 3と同様に、図 11に示すよう な構成とし、また、遅延制御回路 310により遅延回路 303は所定の時間間隔で徐々 に遅延量が大きくなるように制御されるものとする。また、実施の形態 3と同様に、バッ ファ 30300〜30307の入出力の遅延量を PLL (Phase Locked Loop)あるいは DLL ( Delay Locked Loop)で入力信号 301の周期と同じになるように制御してやれば、遅 延回路の出力 3031は入力信号 301の 2 π η/8 (ηは 0〜7)だけ位相がシフトされた ものとなる。なお、遅延回路は、遅延制御回路の制御に基づいて、入力信号から遅 延量の異なる 2以上の信号を生成するような遅延回路であれば何でもよい。
[0114] 以上のような本発明の実施の形態 4に係る位相差測定回路 40は、入力信号 301を 所定の遅延量だけ遅延させる遅延回路 303と、遅延回路 303の遅延量を制御する 遅延制御回路 310と、前記遅延回路で遅延させた信号の位相 3031を 2 πだけシフト する位相シフト回路 203と、前記入力信号 301と前記前記位相シフト回路にて 2 πだ けシフトされた信号 2031との位相差を所定のタイミング毎にノ ルス幅に変換し、該変 換したパルス幅 1042を出力する比較パルス発生回路 104と、前記パルス幅に変換 された位相差を累積し、該累積した位相差に基づいて周期信号 1051を生成する周 期信号発生回路 105と、前記周期信号 1051の周期を測定する計測回路 106とを備 え、所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信 号との位相差を測定するようにしたので、遅延回路により生じさせた位相差を確認す ることによって、設定した遅延量が遅延されているかを確認することができ、遅延回路 が正常動作しているかどうかの判定を行うことができる。
[0115] なお、本実施の形態 4に係る位相差測定回路 40では、遅延回路 303から出力され た信号の位相を 2 πだけシフトさせる位相シフト回路 203について説明した力 η π ( ηは自然数)だけ位相をシフトさせる位相シフト回路としても良!、。
[0116] また、本実施の形態 4では遅延制御回路 310を用いて、所定の時間間隔毎に、徐 々に遅延量が大きくなるように制御した力 反対に、徐々に小さくなるように制御する ようにしてもよぐまた、所定の時間間隔毎に、所望の遅延量に変更させても良い。
[0117] また、本実施の形態 4では、複数の遅延量を設定できる遅延回路を用いたが、遅延 量を固定させた遅延回路を用いても良ぐこの場合、遅延回路を小さくできるとともに 、遅延制御回路を要することがないため、回路規模を縮小することができる。
[0118] (実施の形態 5)
本発明の実施の形態 5に係る位相差測定回路は、実施の形態 3に係る位相差測定 回路の波形制御回路の代わりに、遅延回路にて、入力した信号を所定量遅延させる とともに、該遅延させた信号の位相をさらに 2 πだけ遅延させるものである。
[0119] 図 13を用いて、実施の形態 5に係る位相差測定回路 50を説明する。実施の形態 3 と同様の構成については説明を省略し、実施の形態 3と異なる点のみ説明を行う。
[0120] 図 13は、本発明の実施の形態 5に係る位相差測定回路 50の構成を示す図である
[0121] 本実施の形態 5に係る位相差測定回路 50は、図 13に示すように、本実施の形態 3 における波形制御回路 103の代わりに、入力信号 301を所定の遅延量だけ遅延す るとともに、該遅延した信号の位相をさらに 2 πだけ遅延させた信号 5031を出力する 遅延回路 503を設けている。
[0122] 実施の形態 3と同様、まず、遅延回路 503は入力信号 301を所定の遅延量だけ遅 延させる。ここでは遅延量を位相にして考えると、 Θだけ遅延されるものとする。さらに 遅延回路 503は、所定の遅延量だけ遅延した信号のそれぞれのパルスがさらに 2 π だけ遅延した位相を出力する出力信号 5031が得られるようにする。これにより、比較 パルス発生回路 104へ入力される 2つの信号、 301と 5031との位相差は 2 π + Θと なり、図 10で示すところの入力信号 301と 1031との関係と等価になる。したがって、 比較パルス発生回路 104以降の動作は実施の形態 1と同様となる。
[0123] 入力信号 301の位相を Θだけシフトさせるには、遅延回路 503を、図 11に示すよう なノ ッファ 30300〜30307を設けた構成とし、遅延制御回路 310により 1つだけ選択 するようにする。また、実施の形態 3と同様に、ノッファ 30300〜30307の入出力の 遅延量を PLL (Phase Locked Loop)あるいは DLL (Delay Locked Loop)で入力信号 301の周期と同じになるように制御してやれば、入力信号の 2 π ηΖ8 (ηは 0〜7)だ け位相がシフトされたものとなる。また、遅延回路 503は遅延制御回路により所定の 時間間隔で徐々に遅延量 Θが大きくなるように制御されるものとする。本実施の形態 5に係る遅延回路 503は、上記のように 2 π ηΖ8 (ηは 0〜7)だけ位相させた後、後 段でさらに 2 πだけ遅延させるものであり、上記構成に加えて、例えば、マルチプレク サ 3038の後段に 2つのインバータ（図示せず)を構成することにより、位相がさらに 2 πだけ遅延され、入力信号 301は、遅延回路 503により 2 π + Θだけ位相がシフトさ れる。なお、バッファ 30300の前段で 2 πだけ位相を遅延させるようにしてもよぐこの 場合バッファ 30300の前段にインバータを設けるとよい。
[0124] 以上のような本発明の実施の形態 5に係る位相差測定回路 50は、前記入力信号を 所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相をさらに 2 πだけ遅 延させる遅延回路 503と、遅延回路 503の遅延量を制御する遅延制御回路 310と、 前記入力信号 301と前記遅延回路 503から出力された信号 5031との位相差を所定 のタイミング毎にパルス幅に変換し、該変換したパルス幅 1042を出力する比較パル ス発生回路 104と、前記パルス幅に変換された位相差を累積し、該累積した位相差 に基づいて周期信号 1051を生成する周期信号発生回路 105と、前記周期信号 10 51の周期を測定する計測回路 106とを備え、所定の周期を有する入力信号と、該入 力信号を所定の遅延量だけ遅延させた信号との位相差を測定するようにしたので、 遅延回路により生じさせた位相差を確認することによって、設定した遅延量が遅延さ れて 、るかを確認することができ、遅延回路が正常動作して 、るかどうかの判定を行 うことができる。
[0125] なお、本実施の形態 5に係る位相差測定回路では、所定の遅延量だけ遅延させた 信号からさらに 2 πだけ遅延させる遅延回路 503について説明した力 例えば n個の インバータを用いて、 η π (ηは自然数)だけさらに位相を遅延させるような遅延回路と しても良い。
[0126] また、本実施の形態 5では遅延制御回路 310を用いて、所定の時間間隔毎に、徐 々に遅延量が大きくなるように制御した力 反対に、徐々に小さくなるように制御する ようにしてもよぐまた、所定の時間間隔毎に、所望の遅延量に変更させても良い。
[0127] また、本実施の形態 5では、複数の遅延量を設定できる遅延回路を用いたが、遅延 量を固定させた遅延回路を用いても良ぐこの場合、遅延回路を小さくできるとともに 、遅延制御回路を要することがないため、回路規模を縮小することができる。
[0128] (実施の形態 6)
本発明の実施の形態 5に係る位相差測定回路は、遅延回路が正常に動作している 力どうかの判定を自動的に行うために、実施の形態 3の位相差測定回路に所定期間 の統計結果を得る統計回路を備えたものである。
[0129] 以下、本発明の実施の形態 6に係る位相差測定回路 60について説明する。実施 の形態 1、及び実施の形態 3と同様の構成については同じ符号を用い、説明を省略 する。
[0130] 図 14〜図 16を用いて、計測結果を用いることにより、所定期間の統計結果を得る 例について説明する。
[0131] 図 14は、計測回路による計測結果に基づいて、所定期間内における位相差の統 計情報を生成する統計回路 407を有する位相差測定回路 60を示すブロック図であ る。
[0132] 実施の形態 3と同様、まず、遅延回路 303は入力信号 301を所定の遅延量だけ遅 延させる。例えば遅延量を位相にして考えると、位相 Θだけ信号を遅延させた場合、 遅延回路 303の出力 3031と入力信号 301との関係は図 1で示すところの入力信号 1 01と 102との関係と等価になる。波形制御回路 103は実施の形態 1と同様に信号に 2 πだけ加算するものとする。これにより、比較パルス発生回路 104へ入力される 2つ の信号、 301と 1031との位相差は 2 π + Θとなる。したがって、比較パルス発生回路 104、及び周期信号発生回路 105の動作は実施の形態 1と同様となる。 [0133] 遅延回路 303及び遅延制御回路 310は、実施の形態 3と同様に、図 11に示すよう な構成とし、また、遅延制御回路 310により遅延回路 303は所定の時間間隔で徐々 に遅延量が大きくなるように制御されるものとする。また、実施の形態 3と同様に、バッ ファ 30300〜30307の入出力の遅延量を PLL (Phase Locked Loop)あるいは DLL ( Delay Locked Loop)で入力信号 301の周期と同じになるように制御してやれば、遅 延回路の出力 3031は入力信号 301の 2 π η/8 (ηは 0〜7)だけ位相がシフトされた ものとなる。なお、遅延回路は、遅延制御回路の制御に基づいて、入力信号から遅 延量の異なる 2以上の信号を生成するような遅延回路であれば何でもよい。
[0134] 次に、本実施の形態 6に係る位相差測定回路における計測回路 306について図 1 5を用いて説明する。
[0135] 図 15は計測回路 306の回路構成の一例を示す図である。
[0136] 図において、計測回路 306は周期信号 1051の周期を、カウンタ 3061を使って計 測する。このカウンタ 3061はカウントアップのためのクロックを、任意の周波数である 基準クロック、例えば入力信号 301と同じ周波数でもよい、とし、カウント値をリセット するための信号を周期信号 1051とする。レジスタ Α3062は周期信号の周期を保持 するもので、周期信号 1051によりカウンタ 3061がリセットされる直前にそのときの力 ゥント値を保持する。レジスタ Β3063はレジスタ Α3062が周期信号 1051によって更 新される直前にそのときのレジスタ Α3062の値を保持する。つまり、レジスタ Βには 1 つ前の周期信号 1051の周期が保持されることになる。比較器 3064はレジスタ Α30 62とレジスタ Β3063との値を比較するものであり、レジスタ Α3062の値の方が大きい 場合には 1を、レジスタ Β3063の方が大きい場合には 0を出力するものとし、それを 計測回路 306の出力 308とする。なお、本実施の形態 6において、異なる周期の測 定値を保持するために 2つのレジスタを用いた力 その数に限りはなく、 2つ以上のレ ジスタを用いても良い。
[0137] 次に、統計回路 407である力 これは所定期間内における計測回路 306の出力の 履歴を保存することによって統計情報を生成するものであり、図 14のように論理和ゲ ート 4071と Dフリップフロップ回路 4072とで構成され、遅延制御回路 310のリセット 3 100bと同じ信号で Dフリップフロップ回路 4072はリセットされる。 [0138] 次に、図 16を用いて本実施の形態 6に係る位相差測定回路 60において、遅延回 路が正常に動作している力否かの判定を自動的に行う動作を説明する。
[0139] ここでは説明を簡単にするために、遅延回路 303の遅延量は設定した遅延量に対 して一回のみの計測とし、遅延量が単調に増加する方向に遅延制御回路 310を制 御するものとする。また、設定した遅延量が安定するまでのセトリング時間は無視する ものとし、計測回路 306の基準クロックは入力信号 301と同じ周波数とする。
[0140] 図に示すように、この場合、遅延量を変換した位相差は最初は小さいが、遅延制御 回路 310により遅延量が大きくなるように遅延回路 303は制御されるので、位相差は 大きくなつていく。このことを容量 10531のノード 10533の電位の変化で示すならば 、参照電圧 10541になる時間は段々と短くなることを意味している。つまり、周期信号 1051の周期が短くなり、カウンタ 3061でカウントされる数値も小さくなる。
[0141] これらの過程より、遅延制御回路 310で遅延回路の遅延量が徐々に大きくなるよう に制御される場合、図 16 (a)に示すように、比較器 3064への入力であるレジスタ A3 062とレジスタ B3063との比較結果は常にレジスタ B3063の方が大きくなる、というこ とがわかる。したがって、計測回路 306の出力 308は常に 0となる。遅延回路 306が 製造上のばらつきや温度特性、電気特性に依らず正常動作しているならば、計測回 路 306の出力 308は常に 0なので、位相差測定回路 60の出力 408は常に 0となる。
[0142] もし、図 16 (b)のように、ある遅延量の設定で大小の関係が異常になったならば、 比較器 3064の出力 308は 1になり、それは統計回路 407で Dフリップフロップ回路 4 072がリセットされるまで異常状態を保持しておく。このように設定すれば、必要とす る遅延量の評価もしくは検査を連続で行 、、異常状態の発生の有無だけが容易に測 定できる。
[0143] つまり、この位相差測定回路 60は測定の開始信号を 3100bとし、その測定結果の 評価を 408とする BIST(Built-In Self Test)回路を構成している。
[0144] なお、ここでは説明の簡単ィ匕のために、各位相量について一回だけの測定として V、るが複数周期に渡り測定することで、その平均や分散と 、つた統計データを容易 に得ることが可能になるのは 、うまでもな!/、。
[0145] 以上のような本発明の実施の形態 6に係る位相差測定回路 60は、前記入力信号 3 01を所定の遅延量だけ遅延させる遅延回路 303と、遅延回路 303の遅延量を制御 する遅延制御回路 310と、前記遅延させた信号を一定の周期毎に出力する波形制 御回路 103と、前記入力信号 301と前記波形制御回路にて一定の周期毎に出力さ れた信号 3031との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパ ルス幅 1031を出力する比較パルス発生回路 104と、前記パルス幅に変換された位 相差を累積し、該累積した位相差に基づいて周期信号 1051を生成する周期信号発 生回路 105と、前記周期信号 105の周期を測定する計測回路 306と、前記計測回路 306による計測結果に基づ 、て、所定期間内における位相差の統計情報を生成す る統計回路 407とを備え、所定の周期を有する入力信号 301と、該入力信号 301を 所定の遅延量だけ遅延させた信号との位相差を測定するようにしたので、遅延回路 により生じさせた位相差を確認することによって、設定した遅延量が遅延されている かを確認することができ、遅延回路が正常動作して 、るかどうかの判定を自動的に行 うことができる。
[0146] なお、本実施の形態 6では遅延制御回路 310を用いて、所定の時間間隔毎に、徐 々に遅延量が大きくなるように制御した力 反対に、徐々に小さくなるように制御する ようにしてもよぐまた、所定の時間間隔毎に、所望の遅延量に変更させても良い。
[0147] また、本実施の形態 6では、複数の遅延量を設定できる遅延回路を用いたが、遅延 量を固定させた遅延回路を用いても良ぐこの場合、遅延回路を小さくできるとともに 、遅延制御回路を要することがないため、回路規模を縮小することができる。
[0148] また、本実施の形態 6に係る位相差測定回路は、 2つの入力信号の位相差を示す 位相差パルスが、本来の位相差に 2 πだけ加算されるよう波形制御回路が出力信号 を生成するものについて説明したが、位相差パルスが η π (ηは自然数)だけ加算さ れるよう波形制御回路 103が出力信号を生成するようにしても良い。
[0149] (実施の形態 7)
本発明の実施の形態 7に係る位相差測定回路は、実施の形態 6に係る位相差測定 回路の波形制御回路の代わりに、入力した信号を所定の位相だけシフトさせる位相 シフト回路を設けたものである。
[0150] 図 17を用いて、実施の形態 7に係る位相差測定回路を説明する。実施の形態 6と 同様の構成については説明を省略し、実施の形態 6と異なる点のみ説明を行う。
[0151] 図 17は、本発明の実施の形態 7に係る位相差測定回路の構成を示す図である。
[0152] 本実施の形態 7に係る位相差測定回路 70は、図 17に示すように、本実施の形態 6 における波形制御回路 103の代わりに、遅延回路 303から出力された信号 3031を 所定の位相だけシフトして出力する位相シフト回路 203を設けている。
[0153] 実施の形態 6と同様、まず、遅延回路 303は入力信号 301を所定の遅延量だけ遅 延させる。例えば遅延量を位相にして考えると、位相 Θだけ信号を遅延させた場合、 遅延回路 303の出力 3031と入力信号 301との関係は図 1で示すところの入力信号 1 01と 102との関係と等価になる。位相シフト回路 203では、実施の形態 2と同様に、 入力した信号のそれぞれのパルスが 2 πだけ遅れた位相を出力する出力信号 2031 が得られるようにシフトする。これにより、比較パルス発生回路 104へ入力される 2つ の信号、 301と 2031とは、位相差が 2 π + Θとなり、図 14で示すところの入力信号 3 01と波形制御回路の出力信号 1031との関係と等価になる。したがって、比較パルス 発生回路 104以降の動作は実施の形態 6と同様となる。
[0154] 遅延回路 303及び遅延制御回路 310は、実施の形態 3と同様に、図 11に示すよう な構成とし、また、遅延制御回路 310により遅延回路 303は所定の時間間隔で徐々 に遅延量が大きくなるように制御されるものとする。また、実施の形態 3と同様に、バッ ファ 30300〜30307の入出力の遅延量を PLL (Phase Locked Loop)あるいは DLL ( Delay Locked Loop)で入力信号 301の周期と同じになるように制御してやれば、遅 延回路の出力 3031は入力信号 301の 2 π η/8 (ηは 0〜7)だけ位相がシフトされた ものとなる。なお、遅延回路は、遅延制御回路の制御に基づいて、入力信号から遅 延量の異なる 2以上の信号を生成するような遅延回路であれば何でもよい。
[0155] 以上のような本発明の実施の形態 7に係る位相差測定回路 70は、所定の周期を有 する入力信号を所定の遅延量だけ遅延させる遅延回路 303と、遅延回路 303の遅 延量を制御する遅延制御回路 310と、前記遅延回路 303で遅延させた信号の位相 を 2 πだけシフトする位相シフト回路 203と、前記入力信号と前記位相シフト回路にて 2 πだけシフトされた信号との位相差を所定のタイミング毎にパルス幅 1042に変換し 、該変換したパルス幅を出力する比較パルス発生回路 104と、前記パルス幅に変換 された位相差を累積し、該累積した位相差に基づいて周期信号 1051を生成する周 期信号発生回路 306と、前記周期信号 1051の周期を測定する計測回路 306と、前 記計測回路 306による計測結果に基づいて、所定期間内における位相差の統計情 報を生成する統計回路 407を備え、所定の周期を有する入力信号と、該入力信号を 所定の遅延量だけ遅延させた信号との位相差を測定するようにしたので、遅延回路 により生じさせた位相差を確認することによって、設定した遅延量が遅延されている かを確認することができ、遅延回路が正常動作して 、るかどうかの判定を自動的に行 うことができる。
[0156] なお、本実施の形態 7に係る位相差測定回路では、遅延回路 303から出力された 信号の位相を 2 πだけシフトさせる位相シフト回路 203について説明した力 η π (η は自然数)だけ位相をシフトさせる位相シフト回路としても良!、。
[0157] また、本実施の形態 7では遅延制御回路 310を用いて、所定の時間間隔毎に、徐 々に遅延量が大きくなるように制御した力 反対に、徐々に小さくなるように制御する ようにしてもよぐまた、所定の時間間隔毎に、所望の遅延量に変更させても良い。
[0158] また、本実施の形態 7では、複数の遅延量を設定できる遅延回路を用いたが、遅延 量を固定させた遅延回路を用いても良ぐこの場合、遅延回路を小さくできるとともに 、遅延制御回路を要することがないため、回路規模を縮小することができる。
[0159] (実施の形態 8)
本発明の実施の形態 8に係る位相差測定回路は、実施の形態 6に係る位相差測定 回路の波形制御回路の代わりに、遅延回路にて、入力した信号を所定量遅延させる とともに、該遅延させた信号の位相をさらに 2 πだけ遅延させるものである。
[0160] 図 18を用いて、実施の形態 8に係る位相差測定回路 80を説明する。実施の形態 6 と同様の構成については説明を省略し、実施の形態 6と異なる点のみ説明を行う。
[0161] 図 18は、本発明の実施の形態 8に係る位相差測定回路 80の構成を示す図である
[0162] 本実施の形態 8に係る位相差測定回路 80は、図 18に示すように、本実施の形態 8 における波形制御回路 103の代わりに、入力信号 301を所定の遅延量だけ遅延す るとともに、該遅延した信号の位相をさらに 2 πだけ遅延させた信号 8031を出力する 遅延回路 803を設けている。
[0163] 実施の形態 6と同様、まず、遅延回路 803は入力信号 301を所定の遅延量だけ遅 延させる。ここでは遅延量を位相にして考えると、 Θだけ遅延されるものとする。さらに 遅延回路 803は、所定の遅延量だけ遅延した信号のそれぞれのパルスがさらに 2 π だけ遅延した位相を出力する出力信号 8031が得られるようにする。これにより、比較 パルス発生回路 104へ入力される 2つの信号、 301と 8031とは、位相差が 2 π + Θ となり、図 14で示すところの入力信号 301と波形制御回路の出力信号 1031との関 係と等価になる。したがって、比較パルス発生回路 104以降の動作は実施の形態 6と 同様となる。
[0164] 入力信号 301の位相を Θだけシフトさせるには、遅延回路 503を、図 11に示すよう なノッファ 30300〜30307を設けた構成とし、遅延制御回路 310により 1つだけ選択 するようにする。また、実施の形態 3と同様に、ノッファ 30300〜30307の入出力の 遅延量を PLL (Phase Locked Loop)あるいは DLL (Delay Locked Loop)で入力信号 301の周期と同じになるように制御してやれば、入力信号の 2 π ηΖ8 (ηは 0〜7)だ け位相がシフトされたものとなる。また、遅延回路 803は遅延制御回路 310により所 定の時間間隔で徐々に遅延量 Θが大きくなるように制御されるものとする。本実施の 形態 8に係る遅延回路 803は、上記のように 2 π ηΖ8 (ηは 0〜7)だけ位相させた後 、後段でさらに 2 πだけ遅延させるものであり、上記構成にカ卩えて、例えば、マルチプ レクサ 3038の後段に 2つのインバータ（図示せず)を構成することにより、位相がさら に 2 πだけ遅延され、入力信号 301は、遅延回路 803により 2 π + Θだけ位相がシフ トされる。なお、ノ ッファ 30300の前段で 2 πだけ位相を遅延させるようにしてもよぐ この場合バッファ 30300の前段にインバータを設けるとよい。
[0165] 以上のような本発明の実施の形態 8に係る位相差測定回路 80は、所定の周期を有 する入力信号 301を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位 相をさらに 2 πだけ遅延させる遅延回路 803と、遅延回路 803の遅延量を制御する 遅延制御回路 310と、入力信号 301と遅延回路 803から出力された信号 8031との 位相差を所定のタイミング毎にパルス幅 1042に変換し、該変換したパルス幅を出力 する比較パルス発生回路 104と、前記パルス幅に変換された位相差を累積し、該累 積した位相差に基づいて周期信号 1051を生成する周期信号発生回路 105と、周期 信号 1051の周期を測定する計測回路 306と、計測回路 306による計測結果に基づ いて、所定期間内における位相差の統計情報を生成する統計回路 407とを備え、所 定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号との 位相差を測定するようにしたので、遅延回路により生じさせた位相差を確認すること によって、設定した遅延量が遅延されているかを確認することができ、遅延回路が正 常動作して!/、るかどうかの判定を自動的に行うことができる。
[0166] なお、本実施の形態 8に係る位相差測定回路 80では、所定の遅延量だけ遅延させ た信号力 さらに 2 πだけ遅延させる遅延回路 803について説明したが、例えば η個 のインバータを用いて、 η π (ηは自然数)だけさらに位相を遅延させる遅延回路とし ても良い。
[0167] また、本実施の形態 8では遅延制御回路 310を用いて、所定の時間間隔毎に、徐 々に遅延量が大きくなるように制御した力 反対に、徐々に小さくなるように制御する ようにしてもよぐまた、所定の時間間隔毎に、所望の遅延量に変更させても良い。
[0168] また、本実施の形態 8では、複数の遅延量を設定できる遅延回路を用いたが、遅延 量を固定させた遅延回路を用いても良ぐこの場合、遅延回路を小さくできるとともに 、遅延制御回路を要することがないため、回路規模を縮小することができる。
産業上の利用可能性
[0169] 本発明に関わる位相差測定回路は、位相差が小さい場合でも精度良く測定するこ とができるので、特に、微小な位相差の測定を要する位相差測定回路等の用途に有 用である。

Claims

請求の範囲
[1] 2つの入力信号の位相差を測定する位相差測定回路において、
前記 2つの入力信号のうち、一方の入力信号を一定の周期毎に出力する波形制御 回路と、
前記波形制御回路にて一定の周期毎に出力された一方の入力信号ともう一方の 入力信号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅 を出力する比較パルス発生回路と、
前記パルス幅に変換された位相差を累積し、該累積した位相差に基づ!/ヽて周期信 号を生成する周期信号発生回路と、
前記周期信号の周期を測定する計測回路とを備えた、
ことを特徴とする位相差測定回路。
[2] 2つの入力信号の位相差を測定する位相差測定回路にお 、て、
前記 2つの入力信号のうち、一方の入力信号の位相を η π (ηは自然数)だけシフト する位相シフト回路と、
前記位相シフト回路にて η πだけシフトされた一方の入力信号ともう一方の入力信 号との位相差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力 する比較パルス発生回路と、
前記パルス幅に変換された位相差を累積し、該累積した位相差に基づ!/ヽて周期信 号を生成する周期信号発生回路と、
前記周期信号の周期を測定する計測回路とを備えた、
ことを特徴とする位相差測定回路。
[3] 請求項 1または 2に記載の位相差測定回路において、
前記周期信号発生回路は、
前記比較パルス発生回路力もの出力によって駆動し、電荷を出力するチャージポ ンプ回路と、
前記チャージポンプ回路の出力電荷を蓄積する容量と、
前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成 するリセットパルス生成部とを備えた、 ことを特徴とする位相差測定回路。
[4] 請求項 3に記載の位相差測定回路にぉ 、て、
前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に 応じて出力電荷量を制御する、
ことを特徴とする位相差測定回路。
[5] 請求項 3に記載の位相差測定回路にぉ 、て、
前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセッ トパルスの周期をデジタル数値に変換して出力する、
ことを特徴とする位相差測定回路。
[6] 所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号 との位相差を測定する位相差測定回路であって、
前記入力信号を所定の遅延量だけ遅延させる遅延回路と、
前記遅延させた信号を一定の周期毎に出力する波形制御回路と、
前記入力信号と前記波形制御回路にて一定の周期毎に出力された信号との位相 差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パ ルス発生回路と、
前記パルス幅に変換された位相差を累積し、該累積した位相差に基づ!/ヽて周期信 号を生成する周期信号発生回路と、
前記周期信号の周期を測定する計測回路とを備えた、
ことを特徴とする位相差測定回路。
[7] 所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号 との位相差を測定する位相差測定回路であって、
前記入力信号を所定の遅延量だけ遅延させる遅延回路と、
前記遅延回路で遅延させた信号の位相を η π (ηは自然数)だけシフトする位相シ フト回路と、
前記入力信号と前記前記位相シフト回路にて η πだけシフトされた信号との位相差 を所定のタイミング毎にパルス幅に変換し、該変換したノ ルス幅を出力する比較パル ス発生回路と、 前記パルス幅に変換された位相差を累積し、該累積した位相差に基づ!/ヽて周期信 号を生成する周期信号発生回路と、
前記周期信号の周期を測定する計測回路とを備えた、
ことを特徴とする位相差測定回路。
[8] 所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号 との位相差を測定する位相差測定回路であって、
前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相 をさらに η π (ηは自然数)だけ遅延させる遅延回路と、
前記入力信号と前記遅延回路から出力された信号との位相差を所定のタイミング 毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、 前記パルス幅に変換された位相差を累積し、該累積した位相差に基づ!/ヽて周期信 号を生成する周期信号発生回路と、
前記周期信号の周期を測定する計測回路とを備えた、
ことを特徴とする位相差測定回路。
[9] 請求項 6から 8のいずれかに記載の位相差測定回路において、
前記遅延回路の遅延量を制御する遅延制御回路を備え、
前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信号から遅延 量の異なる 2以上の信号を生成する、
ことを特徴とする位相差測定回路。
[10] 請求項 9に記載の位相差測定回路において、
前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を変更する ことを特徴とする位相差測定回路。
[11] 請求項 9に記載の位相差測定回路において、
前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を単調に増 カロ、あるいは単調に減少させる制御を行う、
ことを特徴とする位相差測定回路。
[12] 請求項 6から 8のいずれかに記載の位相差測定回路において、 前記周期信号発生回路は、
前記比較パルス発生回路力もの出力に応じて駆動し、電荷を出力するチャージポ ンプ回路と、
前記チャージポンプ回路の出力電荷を蓄積する容量と、
前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成 するリセットパルス生成部とを備えた、
ことを特徴とする位相差測定回路。
[13] 請求項 12に記載の位相差測定回路において、
前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に 応じて出力電荷量を制御する、
ことを特徴とする位相差測定回路。
[14] 請求項 12に記載の位相差測定回路において、
前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセッ トパルスの周期をデジタル数値に変換して出力する、
ことを特徴とする位相差測定回路。
[15] 所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号 との位相差を測定する位相差測定回路であって、
前記入力信号を所定の遅延量だけ遅延させる遅延回路と、
前記遅延させた信号を一定の周期毎に出力する波形制御回路と、
前記入力信号と前記波形制御回路にて一定の周期毎に出力された信号との位相 差を所定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パ ルス発生回路と、
前記パルス幅に変換された位相差を累積し、該累積した位相差に基づ!/ヽて周期信 号を生成する周期信号発生回路と、
前記周期信号の周期を測定する計測回路と、
前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情 報を生成する統計回路とを備えた、
ことを特徴とする位相差測定回路。
[16] 所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号 との位相差を測定する位相差測定回路であって、
前記入力信号を所定の遅延量だけ遅延させる遅延回路と、
前記遅延回路で遅延させた信号の位相を η π (ηは自然数)だけシフトする位相シフト 回路と、
前記入力信号と前記位相シフト回路にて η πだけシフトされた信号との位相差を所 定のタイミング毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発 生回路と、
前記パルス幅に変換された位相差を累積し、該累積した位相差に基づ!/ヽて周期信 号を生成する周期信号発生回路と、
前記周期信号の周期を測定する計測回路と、
前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情 報を生成する統計回路とを備えた、
ことを特徴とする位相差測定回路。
[17] 所定の周期を有する入力信号と、該入力信号を所定の遅延量だけ遅延させた信号 との位相差を測定する位相差測定回路であって、
前記入力信号を所定の遅延量だけ遅延させるとともに、該遅延させた信号の位相 をさらに η π (ηは自然数)だけ遅延させる遅延回路と、
前記入力信号と前記遅延回路から出力された信号との位相差を所定のタイミング 毎にパルス幅に変換し、該変換したパルス幅を出力する比較パルス発生回路と、 前記パルス幅に変換された位相差を累積し、該累積した位相差に基づ!/ヽて周期信 号を生成する周期信号発生回路と、
前記周期信号の周期を測定する計測回路と、
前記計測回路による計測結果に基づいて、所定期間内における位相差の統計情 報を生成する統計回路とを備えた、
ことを特徴とする位相差測定回路。
[18] 請求項 15から 17のいずれかに記載の位相差測定回路において、
前記計測回路は、測定値を保持するレジスタを少なくとも 2つ有し、 前記統計回路は、前記レジスタに格納された情報に基づ!、て統計情報を生成する ことを特徴とする位相差測定回路。
[19] 請求項 15から 17のいずれかに記載の位相差測定回路において、
前記遅延回路の遅延量を制御する遅延制御回路を備え、
前記遅延回路は、前記遅延制御回路の制御に基づいて、前記入力信号から遅延 量の異なる 2以上の信号を生成する、
ことを特徴とする位相差測定回路。
[20] 請求項 19に記載の位相差測定回路において、
前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を変更する ことを特徴とする位相差測定回路。
[21] 請求項 19に記載の位相差測定回路において、
前記遅延制御回路は、所定の時間間隔毎に、前記遅延回路の遅延量を単調に増 カロ、あるいは単調に減少させる制御を行う、
ことを特徴とする位相差測定回路。
[22] 請求項 15から 17のいずれかに記載の位相差測定回路において、
前記周期信号発生回路は、
前記比較パルス発生回路力もの出力に応じて駆動し、電荷を出力するチャージポ ンプ回路と、
前記チャージポンプ回路の出力電荷を蓄積する容量と、
前記容量の蓄積電圧が任意の参照電圧を超えたことを示すリセットパルスを生成 するリセットパルス生成部とを備えた、
ことを特徴とする位相差測定回路。
[23] 請求項 22に記載の位相差測定回路において、
前記チャージポンプ回路は、前記比較パルス発生回路から出力されるパルス幅に 応じて出力電荷量を制御する、
ことを特徴とする位相差測定回路。 請求項 22に記載の位相差測定回路において、
前記計測回路は、前記リセットパルスの周期を任意のクロックでカウントし、該リセッ トパルスの周期をデジタル数値に変換して出力する、
ことを特徴とする位相差測定回路。
PCT/JP2005/017415 2004-10-01 2005-09-21 位相差測定回路 WO2006038468A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/663,963 US20070296396A1 (en) 2004-10-01 2005-09-21 Phase Difference Measurement Circuit
JP2006539221A JPWO2006038468A1 (ja) 2004-10-01 2005-09-21 位相差測定回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-290611 2004-10-01
JP2004290611 2004-10-01

Publications (1)

Publication Number Publication Date
WO2006038468A1 true WO2006038468A1 (ja) 2006-04-13

Family

ID=36142547

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/017415 WO2006038468A1 (ja) 2004-10-01 2005-09-21 位相差測定回路

Country Status (4)

Country Link
US (1) US20070296396A1 (ja)
JP (1) JPWO2006038468A1 (ja)
CN (1) CN101031805A (ja)
WO (1) WO2006038468A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4723652B2 (ja) * 2006-11-02 2011-07-13 富士通株式会社 位相差検出器、及び位相差検出方法
US8143879B2 (en) * 2008-12-30 2012-03-27 General Electric Company Meter phase identification
CN101907656B (zh) * 2009-06-03 2012-07-25 中国科学院半导体研究所 利用固定相移来测量同频信号相位差的方法
US8326554B2 (en) * 2009-12-31 2012-12-04 General Electric Company Systems, methods, and apparatus for utility meter phase identification
US8587290B2 (en) 2011-03-29 2013-11-19 General Electric Company Method, system and device of phase identification using a smart meter
CN103134985A (zh) * 2011-11-24 2013-06-05 上海华建电力设备股份有限公司 一种电源同期捕捉的工程实现方法
CN103376357B (zh) * 2012-04-27 2015-10-14 瑞昱半导体股份有限公司 时脉相位差的估计装置及方法
CN103105534B (zh) * 2013-01-31 2015-05-20 西安电子科技大学 基于fpga相同周期信号的相位差测量方法
JP6273126B2 (ja) * 2013-11-14 2018-01-31 キヤノン株式会社 Ａｄ変換器、固体撮像素子および撮像システム
CN103760416B (zh) * 2013-12-23 2016-05-18 中国科学院等离子体物理研究所 一种定向耦合器测量高功率微波相位的误差分析方法
CN103760417B (zh) * 2014-01-07 2016-04-06 杭州电子科技大学 带测频功能的简易交流信号相位捕获电路
CN103913633B (zh) * 2014-04-25 2016-06-01 中国计量科学研究院 基于多频正弦信号的高频谱分辨率相位谱测量装置及方法
CN105182076B (zh) * 2015-09-18 2018-02-23 电子科技大学 基于矢量网络分析仪的二端口网络相移实时测试方法
US10056888B2 (en) * 2016-03-25 2018-08-21 Qorvo Us, Inc. RF phase offset detection circuit
CN106645952B (zh) * 2016-10-18 2019-06-25 上海华虹计通智能系统股份有限公司 一种信号相位差的检测方法及系统
CN106443184B (zh) * 2016-11-23 2023-07-14 优利德科技(中国)股份有限公司 一种相位检测装置及相位检测方法
CN107005098B (zh) * 2017-03-15 2019-10-29 香港应用科技研究院有限公司 无线功率发射器
DE102017109192A1 (de) 2017-04-28 2018-10-31 Technische Universität Darmstadt Schaltungsanordnung und Verfahren zum Ermitteln eines Versatzes zwischen zwei Signalflanken
CN109900971B (zh) * 2017-12-11 2023-01-24 长鑫存储技术有限公司 脉冲信号的处理方法、装置以及半导体存储器
US10778201B1 (en) * 2019-05-03 2020-09-15 Rohde & Schwarz Gmbh & Co. Kg System and method of creating periodic pulse sequences with defined absolute phase
US11711107B2 (en) 2020-11-10 2023-07-25 Qorvo Us, Inc. Systems and methods for antenna impedance matching

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797458A (en) * 1980-12-09 1982-06-17 Yokogawa Hewlett Packard Ltd Phase difference detector
JP2000004123A (ja) * 1998-06-17 2000-01-07 Matsushita Electric Ind Co Ltd 位相差演算回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797458A (en) * 1980-12-09 1982-06-17 Yokogawa Hewlett Packard Ltd Phase difference detector
JP2000004123A (ja) * 1998-06-17 2000-01-07 Matsushita Electric Ind Co Ltd 位相差演算回路

Also Published As

Publication number Publication date
CN101031805A (zh) 2007-09-05
JPWO2006038468A1 (ja) 2008-05-15
US20070296396A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
WO2006038468A1 (ja) 位相差測定回路
US5589788A (en) Timing adjustment circuit
US6771202B2 (en) Analog-to-digital conversion method and device
US8593171B2 (en) Power supply monitor
CN103257569B (zh) 时间测量电路、方法和系统
EP2490336A1 (en) Tracking analog-to-digital converter (ADC) with a self-controlled variable clock
KR101184137B1 (ko) 클럭 변환 회로 및 이를 이용한 시험 장치
CN108061848B (zh) 基于fpga的加法进位链延时的测量方法及系统
WO2009021186A1 (en) Circuit device and method of measuring clock jitter
KR20070051329A (ko) 위상 변이된 주기파형을 사용한 타임 측정
CN110007154B (zh) 数字测量电路和使用数字测量电路的存储器系统
CN112534722A (zh) 具有可选择分辨率的基于时间、电流受控的成对振荡器模数转换器
US10886934B2 (en) Time to digital converter and A/D conversion circuit
JP5268770B2 (ja) 周波数測定回路
JP3918777B2 (ja) パルス幅変調回路
US10972116B2 (en) Time to digital converter and A/D conversion circuit
JP2010287860A (ja) 半導体集積回路装置
US20040114469A1 (en) Multi-phase clock time stamping
US7746066B2 (en) Position sensor
KR100576827B1 (ko) 주파수 측정회로 및 이를 이용한 반도체 메모리 장치
RU2260830C1 (ru) Устройство для измерения интервала времени
JP3864583B2 (ja) 可変遅延回路
CN113315508A (zh) 用于决定周期性输入信号的工作循环的方法及电路
JP2008309756A (ja) パルス幅測定方法および回路
CN107317581B (zh) 具有高分辨率的时间数字转换器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11663963

Country of ref document: US

Ref document number: 2006539221

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200580033394.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05785931

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 11663963

Country of ref document: US