KR102237747B1 - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR102237747B1 KR102237747B1 KR1020140174467A KR20140174467A KR102237747B1 KR 102237747 B1 KR102237747 B1 KR 102237747B1 KR 1020140174467 A KR1020140174467 A KR 1020140174467A KR 20140174467 A KR20140174467 A KR 20140174467A KR 102237747 B1 KR102237747 B1 KR 102237747B1
- Authority
- KR
- South Korea
- Prior art keywords
- pipe
- signal
- enabled
- error detection
- output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/02—Input circuits
- H03K21/026—Input circuits comprising logic circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
Landscapes
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
파이프 인에에이블 신호에 응답하여 복수개의 파이프 입력 신호 및 복수개의 파이프 출력 신호를 생성하고, 에러 감지 신호에 응답하여 초기화되는 파이프 입출력 신호 생성부, 복수개의 파이프 래치를 포함하며, 상기 복수개의 파이프 래치 각각은 해당하는 파이프 입력 신호에 응답하여 입력 신호를 입력 받아 저장하고, 해당하는 파이프 출력 신호에 응답하여 저장된 신호를 출력 신호로서 출력하는 파이프 래치 그룹, 및 파이프 종료 신호, 상기 파이프 인에이블 신호, 상기 복수개의 파이프 입력 신호 및 상기 복수개의 파이프 출력 신호에 응답하여 상기 에러 감지 신호를 생성하는 에러 감지부를 포함한다.
Description
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 장치에 관한 것이다.
반도체 장치는 전기적인 신호를 입력 받고, 그에 해당하는 동작을 수행하며, 수행된 동작의 결과를 전기적인 신호로서 출력한다.
반도체 장치는 다른 반도체 장치 또는 컨트롤러와 전기적인 신호를 송수신하도록 구성된다.
반도체 장치가 고속화되면서 한번에 많은 양의 정보를 처리하기 위하여 반도체 장치는 파이프 래치 회로를 포함하도록 구성되고 있다.
파이프 래치 회로는 입력되는 복수개의 신호 각각을 원하는 타이밍에 저장하고, 원하는 타이밍에 각각 출력하도록 구성된 회로로서, 반도체 장치 내부에 포함되며, 내부 회로들 사이 또는 반도체 장치의 외부 장치와 반도체 장치의 내부 회로 사이의 신호 송수신을 대용량화시킬 수 있다.
본 발명은 파이프 래치 회로에 오동작이 발생하면 오류 감지 신호를 출력하고 스스로 오동작을 수정할 수 있는 반도체 장치를 제공하기 위한 것이다.
본 발명의 실시예에 따른 반도체 장치는 파이프 인에에이블 신호에 응답하여 복수개의 파이프 입력 신호 및 복수개의 파이프 출력 신호를 생성하고, 에러 감지 신호에 응답하여 초기화되는 파이프 입출력 신호 생성부; 복수개의 파이프 래치를 포함하며, 상기 복수개의 파이프 래치 각각은 해당하는 파이프 입력 신호에 응답하여 입력 신호를 입력 받아 저장하고, 해당하는 파이프 출력 신호에 응답하여 저장된 신호를 출력 신호로서 출력하는 파이프 래치 그룹; 및 파이프 종료 신호, 상기 파이프 인에이블 신호, 상기 복수개의 파이프 입력 신호 및 상기 복수개의 파이프 출력 신호에 응답하여 상기 에러 감지 신호를 생성하는 에러 감지부를 포함한다.
본 발명의 실시예에 따른 반도체 장치는 리드 신호에 응답하여 복수개의 파이프 입력 신호 및 복수개의 파이프 출력 신호를 순차적으로 인에이블시키고, 에러 감지 신호에 응답하여 초기화되는 파이프 입출력 신호 생성부; 상기 복수개의 파이프 입력 신호 중 인에이블되는 파이프 입력 신호에 응답하여 데이터를 입력 받아 저장하고, 저장된 데이터를 상기 복수개의 파이프 출력 신호 중 인에이블되는 파이프 출력 신호에 응답하여 출력 신호로서 출력하는 파이프 래치 그룹; 및 프리차지 신호, 상기 리드 신호, 상기 복수개의 파이프 입력 신호 및 상기 복수개의 파이프 출력 신호에 응답하여 상기 에러 감지 신호를 생성하는 에러 감지부를 포함한다.
본 발명에 따른 반도체 장치는 파이프 래치 회로의 신뢰성을 향상시켜, 반도체 장치의 신뢰도를 높일 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도,
도 2는 도 1의 인에이블 신호 생성부의 구성도,
도 3은 도 1의 에러 감지 신호 생성부의 구성도,
도 4는 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 타이밍도이다.
도 2는 도 1의 인에이블 신호 생성부의 구성도,
도 3은 도 1의 에러 감지 신호 생성부의 구성도,
도 4는 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 타이밍도이다.
본 발명의 실시예에 따른 반도체 장치는 도 1에 도시된 바와 같이, 파이프 입출력 신호 생성부(100), 파이프 래치 그룹(200), 및 에러 감지부(300)를 포함한다.
상기 파이프 입출력 신호 생성부(100)는 파이프 인에이블 신호(P_en)에 응답하여 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>), 및 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>)를 생성하고, 에러 감지 신호(Eorr_det)에 응답하여 초기화된다. 예를 들어, 상기 파이프 입출력 신호 생성부(100)는 상기 파이프 인에이블 신호(P_en)가 인에이블되면 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>)를 순차적으로 인에이블시키고, 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>)가 순차적으로 인에이블되면 설정된 시간이 경과한 이후 그에 해당하는 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>)를 순차적으로 인에이블시킨다. 더욱 상세히 설명하면, 상기 파이프 입출력 신호 생성부(100)는 상기 파이프 인에이블 신호(P_en)가 인에이블되면 상기 제 1 파이프 입력 신호(P_in<0>)를 인에이블시키고 설정된 시간이 경과하면 상기 제 1 파이프 출력 신호(P_out<0>)를 인에이블시킨다. 또한 상기 파이프 입출력 신호 생성부(100)는 상기 제 1 파이프 입력 신호(P_in<0>)가 인에이블된 이후 상기 제 2 파이프 입력 신호(P_in<1>)를 인에이블시키고, 상기 제 2 파이프 입력 신호(P_in<1>)가 인에이블된 이후 설정된 시간이 경과하면 상기 제 2 파이프 출력 신호(P_out<1>)를 인에이블시킨다. 즉, 상기 파이프 입출력 신호 생성부(100)는 상기 파이프 인에이블 신호(P_en)가 인에이블되면 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>)를 순차적으로 인에이블시키고, 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>)가 순차적으로 인에이블되면 설정된 시간이 경과한 이후 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>)를 순차적으로 인에이블시킨다. 또한 상기 파이프 입출력 신호 생성부(100)는 상기 에러 감지 신호(Eorr_det)가 인에이블되면 초기화되어 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>), 및 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>)를 초기화시킨다.
상기 파이프 입출력 신호 생성부(100)는 파이프 입력 신호 생성부(110), 및 파이프 출력 신호 생성부(120)를 포함한다.
상기 파이프 입력 신호 생성부(110)는 상기 파이프 인에이블 신호(P_en)가 인에이블되면 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>)를 순차적으로 인에이블시킨다. 또한, 상기 파이프 입력 신호 생성부(110)는 상기 에러 감지 신호(Eorr_det)가 인에이블되면 초기화되어 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>)를 모두 디스에이블시킨다.
상기 파이프 출력 신호 생성부(120)는 상기 파이프 인에이블 신호(P_en)가 인에이블된 이후 설정된 시간이 경과하면 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>)를 순차적으로 인에이블시킨다. 또한 상기 파이프 출력 신호 생성부(120)는 상기 에러 감지 신호(Eorr_det)가 인에이블되면 초기화되어 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>)를 모두 디스에이블시킨다.
상기 파이프 래치 그룹(200)은 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>)에 응답하여 입력 신호(Sig_in)를 입력 받아 저장하고, 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>)에 응답하여 저장된 신호를 출력 신호(Sig_out)로서 출력한다. 또한 상기 파이프 래치 그룹(200)은 상기 에러 감지 신호(Eorr_det)에 응답하여 초기화된다
상기 파이프 래치 그룹(200) 제 1 내지 제 4 파이프 래치(210, 220, 230, 240)를 포함한다.
상기 제 1 파이프 래치(210)는 상기 제 1 파이프 입력 신호(P_in<0>)에 응답하여 상기 입력 신호(Sig_in)를 입력 받아 저장하고, 상기 제 1 파이프 출력 신호(P_out<0>)에 응답하여 저장된 신호를 상기 출력 신호(Sig_out)로서 출력한다. 예를 들어, 상기 제 1 파이프 래치(210)는 상기 제 1 파이프 입력 신호(P_in<0>)가 인에이블되면 상기 입력 신호(Sig_in)를 입력 받아 저장하고, 상기 제 1 파이프 출력 신호(P_out<0>)가 인에이블되면 저장된 신호를 상기 출력 신호(Sig_out)로서 출력한다.
상기 제 2 파이프 래치(220)는 상기 제 2 파이프 입력 신호(P_in<1>)에 응답하여 상기 입력 신호(Sig_in)를 입력 받아 저장하고, 상기 제 2 파이프 출력 신호(P_out<1>)에 응답하여 저장된 신호를 상기 출력 신호(Sig_out)로서 출력한다. 예를 들어, 상기 제 2 파이프 래치(220)는 상기 제 2 파이프 입력 신호(P_in<1>)가 인에이블되면 상기 입력 신호(Sig_in)를 입력 받아 저장하고, 상기 제 2 파이프 출력 신호(P_out<1>)가 인에이블되면 저장된 신호를 상기 출력 신호(Sig_out)로서 출력한다.
상기 제 3 파이프 래치(230)는 상기 제 3 파이프 입력 신호(P_in<2>)에 응답하여 상기 입력 신호(Sig_in)를 입력 받아 저장하고, 상기 제 3 파이프 출력 신호(P_out<2>)에 응답하여 저장된 신호를 상기 출력 신호(Sig_out)로서 출력한다. 예를 들어, 상기 제 3 파이프 래치(230)는 상기 제 3 파이프 입력 신호(P_in<2>)가 인에이블되면 상기 입력 신호(Sig_in)를 입력 받아 저장하고, 상기 제 3 파이프 출력 신호(P_out<2>)가 인에이블되면 저장된 신호를 상기 출력 신호(Sig_out)로서 출력한다.
상기 제 4 파이프 래치(240)는 상기 제 4 파이프 입력 신호(P_in<3>)에 응답하여 상기 입력 신호(Sig_in)를 입력 받아 저장하고, 상기 제 4 파이프 출력 신호(P_out<3>)에 응답하여 저장된 신호를 상기 출력 신호(Sig_out)로서 출력한다. 예를 들어, 상기 제 4 파이프 래치(240)는 상기 제 4 파이프 입력 신호(P_in<3>)가 인에이블되면 상기 입력 신호(Sig_in)를 입력 받아 저장하고, 상기 제 4 파이프 출력 신호(P_out<3>)가 인에이블되면 저장된 신호를 상기 출력 신호(Sig_out)로서 출력한다.
상기 제 1 내지 제 4 파이프 래치(210, 220, 230, 240) 각각은 상기 에러 감지 신호(Eorr_det)가 인에이블되면 초기화된다. 예를 들어, 상기 제 1 내지 제 4 파이프 래치(210, 220, 230, 240) 각각은 상기 에러 감지 신호(Eorr_det)가 인에이블되면 저장하고 있던 신호를 모두 리셋(초기화)시킨다.
상기 에러 감지부(300)는 상기 파이프 인에이블 신호(P_en), 파이프 종료 신호(P_end), 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>) 및 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>)에 응답하여 상기 에러 감지 신호(Eorr_det)를 생성한다. 예를 들어, 상기 에러 감지부(300)는 상기 파이프 인에이블 신호(P_en)가 인에이블된 이후부터 상기 파이프 종료 신호(P_end)가 인에이블될 때까지 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>)중 인에이블된 파이프 입력 신호의 개수와 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>) 중 인에이블된 파이프 출력 신호의 개수를 비교하여 상기 에러 감지 신호(Eorr_det)를 생성한다. 더욱 상세히 설명하면, 상기 에러 감지부(300)는 상기 파이프 인에이블 신호(P_en)가 인에이블된 이후부터 상기 파이프 종료 신호(P_end)가 인에이블될 때까지 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>) 중 인에이블된 파이프 입력 신호의 개수와 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>) 중 인에이블된 파이프 출력 신호의 개수가 서로 다르면 상기 에러 감지 신호(Eorr_det)를 인에이블시키고, 동일하면 상기 에러 감지 신호(Eorr_det)를 디스에이블시킨다.
상기 에러 감지부(300)는 인에이블 신호 생성부(310), 제 1 카운팅부(320), 제 2 카운팅부(330), 및 에러 감지 신호 생성부(340)를 포함한다.
상기 인에이블 신호 생성부(310)는 상기 파이프 인에이블 신호(P_en)가 인에이블되면 인에이블되고 상기 파이프 종료 신호(P_end)가 인에이블되면 디스에이블되는 감지 인에이블 신호(Det_en)를 생성한다.
상기 제 1 카운팅부(310)는 상기 감지 인에이블 신호(Det_en)가 인에이블된 구간동안 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>) 중 인에이블된 파이프 입력 신호의 개수에 대응하는 제 1 카운팅 코드(CNT_A<0:1>)를 생성한다. 예를 들어, 상기 제 1 카운팅부(310)는 상기 감지 인에이블 신호(Det_en)가 인에이블된 구간동안 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>) 중 인에이블되는 파이프 입력 신호를 카운팅하여 상기 제 1 카운팅 코드(CNT_A<0:1>)를 생성한다.
상기 제 2 카운팅부(320)는 상기 감지 인에이블 신호(Det_en)가 인에이블된 구간동안 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>) 중 인에이블된 파이프 출력 신호의 개수에 대응하는 제 2 카운팅 코드(CNT_B<0:1>)를 생성한다. 예를 들어, 상기 제 2 카운팅부(320)는 상기 감지 인에이블 신호(Det_en)가 인에이블된 구간동안 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>) 중 인에이블되는 파이프 출력 신호를 카운팅하여 상기 제 2 카운팅 코드(CNT_B<0:1>)를 생성한다.
상기 에러 감지 신호 생성부(340)는 상기 제 1 및 제 2 카운팅 코드(CNT_A<0:1>, CNT_B<0:1>)를 비교하여 상기 에러 감지 신호(Eorr_det)를 생성한다. 예를 들어, 상기 에러 감지 신호 생성부(340)는 상기 감지 인에이블 신호(Det_en)가 디스에이블되면 상기 제 1 및 제 2 카운팅 코드(CNT_A<0:1>)와 상기 제 2 카운팅 코드(CNT_B<0:1>)를 비교한 결과를 상기 에러 감지 신호(Eorr_det)로서 출력한다. 더욱 상세히 설명하면, 상기 에러 감지 신호 생성부(340)는 상기 감지 인에이블 신호(Det_en)가 디스에이블되었을 때 상기 제 1 및 제 2 카운팅 코드(CNT_A<0:1>, CNT_B<0:1>)가 서로 다르면 상기 에러 감지 신호(Eorr_det)를 인에이블시키고, 동일하면 디스에이블시킨다.
상기 인에이블 신호 생성부(310)는 도 2에 도시된 바와 같이, 제 1 플립플롭(FF1)을 포함한다. 상기 제 1 플립플롭(FF1)은 입력단에 외부 전압(VDD)을 입력 받고 클럭 입력단에 상기 파이프 인에이블 신호(P_en)를 입력 받으며 리셋단에 상기 파이프 종료 신호(P_end)를 입력 받아 출력단에서 상기 감지 인에이블 신호(Det_en)를 출력한다. 예를 들어, 상기 제 1 플립플롭(FF1)은 상기 파이프 인에이블 신호(P_en)가 인에이블되면 즉, 상기 파이프 인에이블 신호(P_en)가 하이 레벨로 인에이블될 때 외부 전압(VDD)을 상기 감지 인에이블 신호(Det_en)의 전압 레벨로 출력함으로써, 상기 감지 인에이블 신호(Det_en)를 인에이블시킨다. 또한 상기 제 1 플립플롭(FF1)은 리셋단에 상기 파이프 종료 신호(P_end)를 입력 받아, 상기 파이프 종료 신호(P_end)가 인에이블되면 인에이블된 상기 감지 인에이블 신호(Det_en)를 디스에이블시킨다. 결국, 상기 인에이블 신호 생성부(310)는 상기 파이프 인에이블 신호(P_en)가 인에이블된 이후부터 상기 파이프 종료 신호(P_end)가 인에이블될 때까지 인에이블 상태를 유지하는 상기 감지 인에이블 신호(Det_en)를 생성한다.
상기 에러 감지 신호 생성부(340)는 상기 제 1 및 제 2 카운팅 코드(CNT_A<0:1>, CNT_B<0:1>)를 비교한 결과를 상기 감지 인에이블 신호(Det_en)가 디스에이블되었을 때 상기 에러 감지 신호(Eorr_det)로서 출력한다.
상기 에러 감지 신호 생성부(340)는 비교부(341), 및 출력부(342)를 포함한다.
상기 비교부(341)는 상기 제 1 및 제 2 카운팅 코드(CNT_A<0:1>, CNT_B<0:1>)를 비교하여 그 결과를 판단 신호(Dec_s)로서 출력한다. 예를 들어, 상기 비교부(341)는 상기 제1 및 제 2 카운팅 코드(CNT_A<0:1>, CNT_B<0:1>)가 서로 다르면 상기 판단 신호(Dec_s)를 인에이블시킨다. 또한 상기 비교부(341)는 상기 제 1 및 제 2 카운팅 코드(CNT_A<0:1>, CNT_B<0:1>)가 동일하면 상기 판단 신호(Dec_s)를 디스에이블시킨다.
상기 비교부(341)는 제 1 내지 제 3 익스클루시브 노어 게이트(XNOR1, XNOR2, XNOR3)를 포함한다. 상기 제 1 익스클루시브 노어 게이트(XNOR1)는 상기 제 1 및 제 2 카운팅 코드(CNT_A<0:1>, CNT_B<0:1>)의 각 첫번째 비트(CNT_A<0>, CNT_B<0>)를 입력 받는다. 상기 제 2 익스클루시브 노어 게이트(XNOR2)는 상기 제 1 및 제 2 카운팅 코드(CNT_A<0:1>, CNT_B<0:1>)의 각 두번째 비트(CNT_A<1>, CNT_B<1>)를 입력 받는다. 상기 제 3 익스클루시브 노어 게이트(XNOR3)는 상기 제 1 및 제 2 익스클루시브 노어 게이트(XNOR1, XNOR2)의 출력 신호를 입력 받아 상기 판단 신호(Dec_s)를 출력한다.
상기 출력부(342)는 상기 감지 인에이블 신호(Det_en)가 디스에이블되었을 때의 상기 판단 신호(Dec_s)를 상기 에러 감지 신호(Eore_det)로서 출력한다.
상기 출력부(342)는 인버터(IV1), 및 제 2 플립플롭(FF2)을 포함한다. 상기 인버터(IV1)는 상기 감지 인에이블 신호(Det_en)를 입력 받는다. 상기 제 2 플립플롭(FF2)은 입력단에 상기 판단 신호(Dec_s)를 입력 받고 클럭 입력단에 상기 인버터(IV1)의 출력을 입력 받으며, 출력단에서 상기 에러 감지 신호(Eorr_det)를 출력한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하면 다음과 같다.
파이프 입력 신호 생성부(110)는 파이프 인에이블 신호(P_en)가 인에이블되면 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>)를 순차적으로 인에이블시킨다.
파이프 출력 신호 생성부(120)는 상기 파이프 인에이블 신호(P_en)가 인에이블된 이후 설정된 시간이 경과하면 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>)를 순차적으로 인에이블시킨다.
즉, 상기 파이프 입력 신호 생성부(110) 및 상기 파이프 출력 신호 생성부(120)를 포함하는 파이프 입출력 신호 생성부(100)는 상기 파이프 인에이블 신호(P_en)가 인에이블되면 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>)를 순차적으로 인에이블시키고, 설정된 시간이후 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>)를 순차적으로 인에이블시킨다.
제 1 파이프 래치(210)는 상기 제 1 파이프 입력 신호(P_in<0>)가 인에이블되면 입력 신호(Sig_in)를 입력 받아 저장하고, 상기 제 1 파이프 출력 신호(P_out<0>)가 인에이블되면 저장된 신호를 출력 신호(Sig_out)로서 출력한다.
제 2 파이프 래치(220)는 상기 제 2 파이프 입력 신호(P_in<1>)가 인에이블되면 상기 입력 신호(Sig_in)를 입력 받아 저장하고, 상기 제 2 파이프 출력 신호(P_out<1>)가 인에이블되면 저장된 신호를 상기 출력 신호(Sig_out)로서 출력한다.
제 3 파이프 래치(230)는 상기 제 3 파이프 입력 신호(P_in<2>)가 인에이블되면 상기 입력 신호(Sig_in)를 입력 받아 저장하고, 상기 제 3 파이프 출력 신호(P_out<2>)가 인에이블되면 저장된 신호를 상기 출력 신호(Sig_out)로서 출력한다.
제 4 파이프 래치(240)는 상기 제 4 파이프 입력 신호(P_in<3>)가 인에이블되면 상기 입력 신호(Sig_in)를 입력 받아 저장하고, 상기 제 4 파이프 출력 신호(P_out<3>)가 인에이블되면 저장된 신호를 상기 출력 신호(Sig_out)로서 출력한다.
즉, 상기 제 1 내지 제 4 파이프 래치(210, 220, 230, 240)를 포함하는 파이프 래치 그룹(240)는 순차적으로 인에이블되는 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>)에 응답하여 상기 입력 신호(Sig_in)를 입력 받아 저장하고, 순차적으로 인에이블되는 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>)에 응답하여 저장된 신호를 상기 출력 신호(Sig_out)로서 출력한다.
이때, 에러 감지부(300)는 상기 파이프 인에이블 신호(P_en)가 인에이블되면 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>) 중 인에이블되는 파이프 입력 신호의 개수와 상기 제 1 내지 제 4 파이프 입력 신호(P_out<0:3>) 중 인에이블되는 파이프 출력 신호의 개수를 비교하여, 동일하면 에러 감지 신호(Eorr_det)를 디스에이블시키고, 다르면 상기 에러 감지 신호(Eorr_det)를 인에이블시킨다. 상기 에러 감지 신호(Eorr_det)가 인에이블되면 상기 파이프 입출력 신호 생성부(100) 및 상기 파이프 래치 그룹(200)은 초기화된다.
상기 에러 감지부(300)의 동작을 더욱 상세히 설명하면 다음과 같다.
인에이블 신호 생성부(310)는 상기 파이프 입력 신호(P_en)가 인에이블되면 감지 인에이블 신호(Det_en)를 인에이블시킨다. 또한 상기 인에이블 신호 생성부(310)는 상기 파이프 종료 신호(P_end)가 인에이블되면 상기 감지 인에이블 신호(Det_en)를 디스에이블시킨다. 즉, 상기 인에이블 신호 생성부(310)는 상기 파이프 입력 신호(P_en)가 인에이블된 이후부터 상기 파이프 종료 신호(P_end)가 인에이블될 때까지 상기 감지 인에이블 신호(Det_en)를 인에이블시킨다.
제 1 카운팅부(320)는 상기 감지 인에이블 신호(Det_en)의 인에이블 구간동안 즉, 상기 파이프 인에이블 신호(P_en)가 인에에이블된 이후부터 상기 파이프 종료 신호(P_end)가 인에이블될 때까지 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>) 각각이 인에이블될 때마다 제 1 카운팅 코드(CNT_A<0:1>)를 카운팅한다. 다시 설명하면, 상기 제 1 카운팅부(320)는 상기 감지 인에이블 신호(Det_en)의 인에이블 구간동안 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>) 중 인에이블된 파이프 입력 신호의 개수에 대응되는 상기 제 1 카운팅 코드(CNT_A<0:1>)를 생성한다.
제 2 카운팅부(330)는 상기 감지 인에이블 신호(Det_en)의 인에이블 구간동안 즉, 상기 파이프 인에이블 신호(P_en)가 인에이블된 이후부터 상기 파이프 종료 신호(P_end)가 인에이블될 때까지 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>) 각각이 인에이블될 때마다 제 2 카운팅 코드(CNT_B<0:1>)를 카운팅한다. 다시 설명하면, 상기 제 2 카운팅부(330)는 상기 감지 인에이블 신호(Det_en)의 인에이블 구간동안 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>) 중 인에이블된 파이프 출력 신호의 개수에 대응되는 상기 제 2 카운팅 코드(CNT_B<0:1>)를 생성한다.
에러 감지 신호 생성부(340)는 상기 제 1 내지 제2 카운팅 코드(CNT_A<0:1>, CNT_B<0:1>)가 서로 동일한지 서로 다른지를 비교하고 그 결과를 상기 감지 인에이블 신호(Det_en)가 디스에이블될 때 상기 에러 감지 신호(Eorr_det)로서 출력한다. 예를 들어, 상기 에러 감지 신호 생성부(340)는 상기 감지 인에이블 신호(Det_en)가 디스에이블될 때 상기 제 1 및 제 2 카운팅 코드(CNT_A<0:1>), CNT_B<0:1>)가 서로 다르면 인에이블된 상기 에러 감지 신호(Eorr_det)를 출력한다. 또한 상기 에러 감지 신호 생성부(340)는 상기 감지 인에이블 신호(Det_en)가 디스에이블될 때 상기 제 1 및 제 2 카운팅 코드(CNT_A<0:1>, CNT_B<0:1>)가 서로 동일하면 디스에이블된 상기 에러 감지 신호(Eorr_det)를 출력한다. 만약, 상기 에러 감지 신호(Det_en)가 인에이블되면 상기 파이프 입출력 신호 생성부(100), 및 상기 파이프 래치 그룹(200)은 모두 초기화된다.
정상적인 동작을 수행하는 파이프 래치 그룹을 포함하는 반도체 장치에서 파이프 래치 그룹에 포함된 복수개의 파이프 래치 각각은 파이프 입력 신호가 인에이블되면 입력 신호를 입력 받아 저장하고, 파이프 출력 신호가 인에이블되면 저장된 신호를 출력 신호로서 출력한다. 다시 설명하면, 정상적인 동작을 수행하는 반도체 장치에서는 복수개의 파이프 래치를 각각 제어하는 복수개의 파이프 입력 신호 중 인에이블된 파이프 입력 신호의 개수와 복수개의 파이프 출력 신호 중 인에이블된 파이프 출력 신호의 개수가 서로 동일해야 정상적으로 동작한다고 판단한다. 만약, 복수개의 파이프 입력 신호 중 인에이블된 파이프 입력 신호의 개수와 복수개의 파이프 출력 신호 중 인에이블된 파이프 출력 신호의 개수가 서로 다르면 반도체 장치가 정상적으로 동작하지 않은 것으로 판단한다. 왜냐하면, 복수개의 파이프 래치 각각은 파이프 입력 신호에 응답하여 입력 신호를 입력 받아 저장하고, 파이프 출력 신호에 응답하여 저장된 신호를 출력하도록 구성된 것이므로, 파이프 입력 신호들에 의해 입력되고 저장된 신호들이 모두 파이프 출력 신호들에 의해 출력되어야 하기 때문이다.
복수개의 파이프 입력 신호와 복수개의 파이프 출력 신호를 생성하는 파이프 입출력 신호 생성부는 인에이블된 파이프 입력 신호의 개수와 인에이블된 파이프 출력 신호의 개수가 동일하도록 구성되지만, 온도 변화, 전압 변화, 공정 변화, 노이즈 등의 반도체 장치의 환경에 따라 오동작할 수 있다. 그러므로, 인에이블된 파이프 입력 신호들의 개수와 인에이블된 파이프 출력 신호들의 개수가 동일하지 않을 경우 파이프 입력 신호들 및 파이프 출력 신호들을 생성하는 파이프 입출력 신호 생성부를 초기화하여 다음 동작 수행시에 인에이블된 파이프 입력 신호들의 개수와 인에이블된 파이프 출력 신호들의 개수가 동일해지도록 함으로써, 반도체 장치 스스로가 비정상 동작을 감지 및 판단하고 비정상 동작을 정정하여 반도체 장치의 신뢰도를 향상시킬 수 있다.
이러한 본 발명의 실시예에 따른 반도체 장치가 리드 동작에 이용될 경우, 도1의 파이프 인에이블 신호(P_en)는 리드 신호(도 4에 도시, RD)로 대체될 수 있으며, 파이프 종료 신호(P_end)는 프리차지 신호(도 4에 도시, PCG_ALL)로 대체될 수 있다. 또한 파이프 래치 그룹(200)에 입력되는 입력 신호(Sig_in)는 데이터로 대체될 수 있다. 상기 리드 신호(RD)는 데이터가 저장된 회로에 저장된 데이터가 출력되도록 하는 신호이고, 상기 프리차지 신호(PCG_ALL)는 리드 동작이 완료된 이후 리드 동작에 사용된 회로들을 프리차지시켜 다음 리드 동작시 정상적인 리드 동작이 이루어질 수 있도록 하는 신호이다.
본 발명의 실시예에 따른 반도체 장치가 리드 동작에 이용될 경우의 동작을 설명하면 다음과 같다.
파이프 입출력 신호 생성부(100)는 리드 신호(RD)에 응답하여 제 1내지 제 4 파이프 입력 신호(P_in<0:3>) 및 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>)를 순차적으로 인에이블시키고, 에러 감지 신호(Eorr_det)에 응답하여 초기화된다.
파이프 래치 그룹(200)은 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>) 중 인에이블되는 파이프 입력 신호에 응답하여 데이터(Sig_in)를 입력 받아 저장하고, 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>) 중 인에이블되는 파이프 출력 신호에 응답하여 저장된 데이터를 출력한다. 또한 상기 파이프 래치 그룹(200)은 상기 에러 감지 신호(Eorr_det)에 응답하여 초기화된다.
에러 감지부(300)는 프리차지 신호(PCG_ALL), 상기 리드 신호(RD), 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>) 및 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>)에 응답하여 상기 에러 감지 신호(Eorr_det)를 생성한다. 예를 들어, 상기 에러 감지부(300)는 상기 리드 신호(RD)가 인에이블된 이후부터 상기 프리차지 신호(PCG_ALL)가 인에이블될 때까지 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>) 중 인에이블되는 파이프 입력 신호의 개수와 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>) 중 인에이블되는 파이프 출력 신호의 개수를 비교하여 상기 에러 감지 신호(Eorr_det)를 생성한다.
상기 에러 감지부(300)는 인에이블 신호 생성부(310), 제 1 카운팅부(320), 제 2 카운팅부(330), 및 에러 감지 신호 생성부(340)를 포함한다.
상기 인에이블 신호 생성부(310)는 상기 리드 신호(RD)가 인에이블되면 인에이블시키고, 상기 프리차지 신호(PCG_ALL)가 인에이블될 때까지 인에이블 상태를 유지하는 감지 인에이블 신호(Det_en)를 생성한다.
상기 제 1 카운팅부(320)는 상기 감지 인에이블 신호(Det_en)의 인에이블 구간동안 상기 제 1 내지 제 4 파이프 입력 신호(P_in<0:3>) 중 인에이블되는 파이프 입력 신호의 개수를 카운팅하여 제 1 카운팅 코드(CNT_A<0:1>)를 생성한다.
상기 제 2 카운팅부(330)는 상기 감지 인에이블 신호(Det_en)의 인에이블 구간동안 상기 제 1 내지 제 4 파이프 출력 신호(P_out<0:3>) 중 인에이블되는 파이프 출력 신호의 개수를 카운팅하여 제 2 카운팅 코드(CNT_B<0:1>)를 생성한다.
상기 에러 감지 신호 생성부(340)는 상기 감지 인에이블 신호(Det_en)가 디스에이블되었을 때 상기 제 1 카운팅 코드(CNT_A<0:1>)와 상기 제 2 카운팅 코드(CNT_B<0:1>)가 동일하면 상기 에러 감지 신호(Eorr_det)를 디스에이블시키고, 상기 감지 인에이블 신호(Det_en)가 디스에이블되었을 때 상기 제 1 미치 제 2 카운팅 코드(CNT_A<0:1>, CNT_B<0:1>)가 서로 다르면 상기 에러 감지 신호(Eorr_det)를 인에이블시킨다.
상기 에러 감지 신호 생성부(340)는 상기 제 1 및 제 2 카운팅 코드(CNT_A<0:1>, CNT_B<0:1>)를 비교하여 판단 신호(Dec_s)를 생성하는 비교부(341) 및 상기 감지 인에이블 신호(Det_en)가 디스에이블될 때 상기 판단 신호(Dec_s)를 상기 에러 감지 신호(Eorr_det)로서 출력하는 출력부(342)를 포함할 수 있다.
상기 설명한 바와 같이, 본 발명의 실시예에 따른 반도체 장치는 파이프 인에이블 신호가 리드 신호로 대체되고, 파이프 종료 신호가 프리차지 신호로 대체되며, 파이프 래치 그룹에 입력되는 입력 신호가 데이터로 대체된 것을 뿐이다. 다시 설명하면, 본 발명의 실시예에 따른 반도체 장치는 복수개의 파이프 래치를 이용하여 리드 동작을 실시할 경우 파이프 래치들 각각에 입력되는 파이프 입력 신호들과 파이프 출력 신호들 각각의 인에이블된 신호들 개수를 비교하여 반도체 장치의 정상 동작과 비정상 동작을 판단하고, 비정상 동작이라고 판단될 경우 파이프 입력 신호 및 파이프 출력 신호를 생성하는 파이프 입출력 신호 생성부 및 파이프 래치 그룹을 모두 초기화시켜 다음 리드 동작시 정상 동작을 수행하도록 할 수 있다.
이와 같이, 본 발명의 실시예에 따른 반도체 장치는 도 4에 도시된 바와 같이, 파이프 래치들이 이용되는 구간동안(파이프 인에이블 신호(P_en)가 인에이블된 이후부터 파이프 종료 신호(P_end)가 인에이블될 때까지, 또는 리드 신호(RD)가 입력된 순간부터 프리차지 신호(PCG_ALL)가 인에이블될 때까지) 즉, 감지 인에이블 신호(Det_en)의 인에이블 구간동안 파이프 래치들에 입력되는 복수개의 파이프 입력 신호 중 인에이블되는 파이프 입력 신호의 개수 및 복수개의 파이프 출력 신호 중 인에이블되는 파이프 출력 신호의 개수를 비교하여 정상 동작 및 비정상 동작을 판단하고, 그 결과에 따라 파이프 래치들과 파이프 래치들을 제어하는 신호들을 생성하는 회로들을 초기화시킨다. 이로써, 반도체 장치 스스로가 비정상 동작을 감지 및 판단하고 비정상 동작을 정정하여 반도체 장치의 신뢰도를 향상시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (10)
- 파이프 인에이블 신호에 응답하여 복수개의 파이프 입력 신호 및 복수개의 파이프 출력 신호를 생성하고, 에러 감지 신호에 응답하여 초기화되는 파이프 입출력 신호 생성부;
복수개의 파이프 래치를 포함하며, 상기 복수개의 파이프 래치 각각은 해당하는 파이프 입력 신호에 응답하여 입력 신호를 입력 받아 저장하고, 해당하는 파이프 출력 신호에 응답하여 저장된 신호를 출력 신호로서 출력하는 파이프 래치 그룹; 및
파이프 종료 신호, 상기 파이프 인에이블 신호, 상기 복수개의 파이프 입력 신호 및 상기 복수개의 파이프 출력 신호에 응답하여 상기 에러 감지 신호를 생성하는 에러 감지부를 포함하되,
상기 에러 감지부는
상기 파이프 인에이블 신호가 인에이블된 이후부터 상기 파이프 종료 신호가 인에이블될 때까지 상기 복수개의 파이프 입력 신호 중 인에이블된 파이프 입력 신호의 개수와 상기 복수개의 파이프 출력 신호 중 인에이블된 파이프 출력 신호의 개수를 비교하여 상기 에러 감지 신호를 생성하는 것을 특징으로 하는 반도체 장치. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 복수개의 파이프 래치 각각은
상기 에러 감지 신호에 응답하여 초기화되는 것을 특징으로 하는 반도체 장치. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 파이프 입출력 신호 생성부는
상기 파이프 인에이블 신호에 응답하여 상기 복수개의 파이프 입력 신호를 순차적으로 인에이블시키는 파이프 입력 신호 생성부, 및
상기 파이프 인에이블 신호에 응답하여 상기 복수개의 파이프 입력 신호 중 하나가 인에이블되면 설정된 시간 이후 상기 복수개의 파이프 출력 신호 중 해당하는 파이프 출력 신호를 인에이블시키는 파이프 출력 신호 생성부를 포함하는 것을 특징으로 하는 반도체 장치. - 삭제
- ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 에러 감지부는
상기 파이프 인에이블 신호가 인에이블되면 인에이블되고, 상기 파이프 종료 신호가 인에이블되면 디스에이블되는 감지 인에이블 신호를 생성하는 인에이블 신호 생성부,
상기 감지 인에이블 신호의 인에이블 구간동안 상기 복수개의 파이프 입력 신호 중 인에이블된 파이프 입력 신호의 개수에 대응하는 제 1 카운팅 코드를 생성하는 제 1 카운팅부,
상기 감지 신호의 인에이블 구간동안 상기 파이프 출력 신호 중 인에이블된 파이프 출력 신호의 개수에 대응하는 제2 카운팅 코드를 생성하는 제2 카운팅부, 및
상기 제 1 및 제 2 카운팅 코드를 비교하여 상기 에러 감지 신호를 생성하는 에러 감지 신호 생성부를 포함하는 것을 특징으로 하는 반도체 장치. - ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제 5 항에 있어서,
상기 에러 감지 신호 생성부는
상기 감지 인에이블 신호가 디스에이블되면 상기 제 1 및 제2 카운팅 코드를 비교한 결과를 상기 에러 감지 신호로서 출력하는 것을 특징으로 하는 반도체 장치. - 리드 신호에 응답하여 복수개의 파이프 입력 신호 및 복수개의 파이프 출력 신호를 순차적으로 인에이블시키고, 에러 감지 신호에 응답하여 초기화되는 파이프 입출력 신호 생성부;
상기 복수개의 파이프 입력 신호 중 인에이블되는 파이프 입력 신호에 응답하여 데이터를 입력 받아 저장하고, 저장된 데이터를 상기 복수개의 파이프 출력 신호 중 인에이블되는 파이프 출력 신호에 응답하여 출력 신호로서 출력하는 파이프 래치 그룹; 및
프리차지 신호, 상기 리드 신호, 상기 복수개의 파이프 입력 신호 및 상기 복수개의 파이프 출력 신호에 응답하여 상기 에러 감지 신호를 생성하는 에러 감지부를 포함하되,
상기 에러 감지부는
상기 리드 신호가 인에이블된 이후부터 상기 프리차지 신호가 인에이블될 때까지 상기 복수개의 파이프 입력 신호 중 인에이블되는 파이프 입력 신호의 개수와 상기 복수개의 파이프 출력 신호 중 인에이블되는 파이프 출력 신호의 개수를 비교하여 상기 에러 감지 신호를 생성하는 것을 특징으로 하는 반도체 장치. - 삭제
- ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제 7 항에 있어서,
상기 에러 감지부는
상기 리드 신호가 인에이블되면 인에이블시키고 상기 프리차지 신호가 인에이블될 때까지 인에이블 상태를 유지하는 감지 인에이블 신호를 생성하는 인에이블 신호 생성부,
상기 감지 인에이블 신호의 인에이블 구간동안 상기 복수개의 파이프 입력 신호 중 인에이블되는 파이프 입력 신호의 개수를 카운팅하여 제 1 카운팅 코드를 생성하는 제 1 카운팅부,
상기 감지 인에이블 신호의 인에이블 구간동안 상기 복수개의 파이프 출력 신호 중 인에이블되는 파이프 출력 신호의 개수를 카운팅하여 제 2 카운팅 코드를 생성하는 제 2 카운팅부, 및
상기 감지 인에이블 신호가 디스에이블될 때 상기 제 1 카운팅 코드와 상기 제 2 카운팅 코드가 동일하면 상기 에러 감지 신호를 디스에이블시키고, 상기 제 1 카운팅 코드와 상기 제 2 카운팅 코드가 서도 다르면 상기 에러 감지 신호를 인에이블시키는 에러 감지 신호 생성부를 포함하는 것을 특징으로 하는 반도체 장치. - ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제 9 항에 있어서,
상기 에러 감지 신호 생성부는
상기 제 1 카운팅 코드와 상기 제 2 카운팅 코드를 비교한 결과를 판단 신호로서 출력하는 비교부, 및
상기 감지 인에이블 신호가 디스에이블되었을 때 상기 판단 신호를 상기 에러 감지 신호로서 출력하는 출력부를 포함하는 것을 특징으로 하는 반도체 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140174467A KR102237747B1 (ko) | 2014-12-05 | 2014-12-05 | 반도체 장치 |
| US14/665,957 US9660617B2 (en) | 2014-12-05 | 2015-03-23 | Semiconductor apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140174467A KR102237747B1 (ko) | 2014-12-05 | 2014-12-05 | 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160068571A KR20160068571A (ko) | 2016-06-15 |
| KR102237747B1 true KR102237747B1 (ko) | 2021-04-08 |
Family
ID=56095250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140174467A KR102237747B1 (ko) | 2014-12-05 | 2014-12-05 | 반도체 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9660617B2 (ko) |
| KR (1) | KR102237747B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA3225412A1 (en) | 2007-10-11 | 2019-12-26 | Implantica Patent Ltd. | Implantable device for external urinary control |
| KR20180068360A (ko) * | 2016-12-13 | 2018-06-22 | 에스케이하이닉스 주식회사 | 파이프 래치 회로 및 그를 포함하는 데이터 출력 회로 |
| KR102508309B1 (ko) * | 2018-04-23 | 2023-03-10 | 에스케이하이닉스 주식회사 | 파이프 래치, 이를 이용하는 반도체 장치 및 반도체 시스템 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120166890A1 (en) * | 2010-12-23 | 2012-06-28 | Advanced Micro Devices, Inc. | Error detection in fifo queues using signature bits |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100194634B1 (ko) * | 1996-12-11 | 1999-06-15 | 이계철 | 선입선출에서 읽기-쓰기 포인터의 오류검출 및 자동복구장치 |
| KR100560947B1 (ko) | 2004-02-06 | 2006-03-14 | 주식회사 하이닉스반도체 | 파이프 레지스터의 입력 신호 발생 회로 |
| KR100618702B1 (ko) * | 2004-11-15 | 2006-09-07 | 주식회사 하이닉스반도체 | 고속 메모리 장치용 데이타 출력 제어 장치 및 그 제어 방법 |
| KR101008993B1 (ko) * | 2009-03-30 | 2011-01-17 | 주식회사 하이닉스반도체 | 파이프래치 회로 및 이를 이용한 반도체 메모리 장치 |
| KR102101390B1 (ko) * | 2013-10-08 | 2020-04-17 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 반도체 시스템 |
-
2014
- 2014-12-05 KR KR1020140174467A patent/KR102237747B1/ko active IP Right Grant
-
2015
- 2015-03-23 US US14/665,957 patent/US9660617B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120166890A1 (en) * | 2010-12-23 | 2012-06-28 | Advanced Micro Devices, Inc. | Error detection in fifo queues using signature bits |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160164501A1 (en) | 2016-06-09 |
| US9660617B2 (en) | 2017-05-23 |
| KR20160068571A (ko) | 2016-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102094878B1 (ko) | 반도체 메모리 장치 및 동작 방법 | |
| US8659962B2 (en) | Semiconductor device, semiconductor system having the same and operating method thereof | |
| US9712330B2 (en) | Physically uncloneable function device using MRAM | |
| EP3321839A1 (en) | Method and detection circuit for detecting security chip operating state | |
| KR102035108B1 (ko) | 반도체 시스템 | |
| US20150243333A1 (en) | Determining a state of a cell structure | |
| KR102237747B1 (ko) | 반도체 장치 | |
| TW202042096A (zh) | 積體電路 | |
| KR20200004437A (ko) | 주파수 모드 검출 및 구현을 위한 시스템 및 방법 | |
| US10423565B2 (en) | Data transmission systems having a plurality of transmission lanes and methods of testing transmission data in the data transmission systems | |
| JP2010212989A (ja) | アドレスデコーダ及びアドレス設定方法 | |
| JP2015115087A (ja) | データ処理用の方法、機器、および装置 | |
| US11255906B2 (en) | Test device and method with built-in self-test logic | |
| TWI635502B (zh) | 在記憶體裝置之ｚｑ校準中決定電阻校準方向之方法 | |
| US10054634B2 (en) | Test device | |
| US8782475B2 (en) | PRBS test memory interface considering DDR burst operation | |
| KR101198250B1 (ko) | 오류코드 패턴 형성 회로 및 이를 포함하는 메모리 장치 | |
| JP2010109717A (ja) | 半導体集積回路及びその制御方法 | |
| US9275758B2 (en) | Error detection circuit and semiconductor integrated circuit using the same | |
| US9356605B2 (en) | Period measuring circuit and semiconductor device including the same | |
| CN109670343B (zh) | 随机数产生系统及其随机数产生方法 | |
| JP6725692B2 (ja) | 非同期フィードバックトレーニング | |
| CN111800272B (zh) | 一种针对ro puf输出响应的可靠性自检电路及方法 | |
| PL225188B1 (pl) | Metastabilnościowy generator losowy | |
| US11487600B2 (en) | Electronic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |