CN111800272B - 一种针对ro puf输出响应的可靠性自检电路及方法 - Google Patents

一种针对ro puf输出响应的可靠性自检电路及方法 Download PDF

Info

Publication number
CN111800272B
CN111800272B CN202010609452.5A CN202010609452A CN111800272B CN 111800272 B CN111800272 B CN 111800272B CN 202010609452 A CN202010609452 A CN 202010609452A CN 111800272 B CN111800272 B CN 111800272B
Authority
CN
China
Prior art keywords
circuit
reliability
module
self
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010609452.5A
Other languages
English (en)
Other versions
CN111800272A (zh
Inventor
贺章擎
汪晨
徐雄
陈万博
胡桂丽
徐元中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei University of Technology
Original Assignee
Hubei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei University of Technology filed Critical Hubei University of Technology
Priority to CN202010609452.5A priority Critical patent/CN111800272B/zh
Publication of CN111800272A publication Critical patent/CN111800272A/zh
Application granted granted Critical
Publication of CN111800272B publication Critical patent/CN111800272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及电路设计技术，具体涉及一种针对RO PUF输出响应的可靠性自检电路及方法，包括RO阵列模块、控制信号K和S、计数器模块、使能信号、激励信号C i 、自测试模块、比较器和可靠性标志产生模块；使能信号分别与RO阵列模块和计数器模块相连，激励信号C i 输入RO阵列模块，RO阵列模块依次连接计数器模块、自测试模块、比较器和可靠性标志产生模块；控制信号K和S分别控制自测试模块和可靠性标志产生模块。该自检电路在RO PUF运行过程中检测输出响应的可靠性，并输出一个标志位来标识该可靠性。外部电路根据该标志位挑选可靠的PUF响应构建数字密钥。避免了因引入纠错机制导致的开销过大和安全隐患问题。

Description

一种针对RO PUF输出响应的可靠性自检电路及方法
技术领域
本发明属于电路设计技术领域，尤其涉及一种针对RO PUF输出响应的可靠性自检电路及方法。
背景技术
嵌入式设备内部对密钥的存储普遍是放置在非易失性存储器中，而攻击者可以通过物理探测等特殊手段，直接对其进行入侵窃取，密钥很容易泄露。而采用物理不可克隆函数(PUF)来产生和存储密钥是非常有效的安全防护方式，在物联网终端设备中利用PUF电路来存储密钥能够有效保护密钥安全。但现有PUF输出普遍易受电压温度等环境因素影响，无法直接用于密钥产生。如何提高PUF输出稳定性是一个重要的研究课题。
由于PUF主要利用芯片制造过程中所引入的不可避免的随机误差所产生的电路参数偏差(例如延迟时间、阈值电压等)来产生不可克隆的响应，当电路参数偏差越大时，产生的响应越可靠。对此，研究人员提出了一种比特自检PUF可靠性增强电路，如图1所示。通过在PUF运行过程中实时检测每比特PUF输出的可靠性，并输出一个标识值用来标示该响应的可靠性。当输入激励时，比特自检PUF电路可以输出一位响应和一位可靠性标志，可靠性标志位可以标示该响应输出是否可靠。外部电路就可以通过可靠标识挑选可靠的响应来构建数字密钥，可以完全避免采用复杂的纠错机制。
RO PUF是一种常见的PUF电路，应用前景广泛。RO PUF由环形振荡器构成，将奇数个非门的输出、输入端依次相连形成一个“环”构成环形振荡器，由于相同的元件使用同样的工艺在制造过程中会有微小的差异，元件的细微差别会导致环形振荡器形成快慢不同的振荡频率，RO PUF就是利用这些频率的差异来产生响应。基本的RO PUF如图2所示，任意2个环形振荡电路构成RO PUF电路，通过计数器来检测频率，若计数器1计的频率为f1，计数器2计的频率为f2，通过比较器判断大小来产生相应的输出，若f1≥f2，PUF的出响应为1；若f1<f2则PUF的响应输出为0。
发明内容
本发明的目的是提供一种能够对RO PUF的输出响应进行可靠性自检的电路。
为实现上述目的，本发明采用的技术方案是：一种针对RO PUF输出响应的可靠性自检电路，包括RO阵列模块、控制信号K和S、计数器模块、使能信号、激励信号Ci、自测试模块、比较器和可靠性标志产生模块；使能信号分别与RO阵列模块和计数器模块相连，激励信号Ci输入RO阵列模块，RO阵列模块依次连接计数器模块、自测试模块、比较器和可靠性标志产生模块；控制信号K和S分别控制自测试模块和可靠性标志产生模块。
在上述的针对RO PUF输出响应的可靠性自检电路中，RO阵列模块包括N个环形振荡电路和N选2路选择器。
在上述的针对RO PUF输出响应的可靠性自检电路中，自测试模块包括第一、第二MUX选择器，第一、第二加法器和阈值单元，阈值单元的阈值fc，通过第一、第二加法器加入电路来改变计数值；第一、第二MUX选择器的输入受控制信号S和K控制，控制信号为0时，第一、第二MUX选择器分别选择第1条电路、第3条电路输入，控制信号为1时，第一、第二MUX选择器分别选择第2条电路、第4条电路输入；第一、第二MUX选择器分别选择第2条电路、第4条电路输入时，接入阈值单元。
在上述的针对RO PUF输出响应的可靠性自检电路中，可靠性标志产生模块包括第一、第二分配器，第一、第二、第三寄存器和同或模块；第一、第二分配器受控制信号K和S控制，控制信号为0时，输入被分配到第6条电路、第8条电路输出，控制信号为1时，输入被分配到第5条电路、第7条电路输出；第一寄存器用于存储响应Ri的值，第二寄存器用于存储测试信号Ti1；同或模块将测试信号Ti1和Ti2进行同或运算并将结果存储于第三寄存器中。
在上述的针对RO PUF输出响应的可靠性自检电路中，计数器模块包括第一、第二计数器，用于计算给定时间内振荡电路输出的高电平个数。
在上述的针对RO PUF输出响应的可靠性自检电路中，使能信号控制环形振荡电路和计数器模块的工作，当使能信号置0时，计数器模块不工作，自检电路处于静止状态，环形振荡电路的输出一直保持高电平不变；当使能信号置1时，环形振荡电路开始正常振荡，计数器模块开始工作。
在上述的针对RO PUF输出响应的可靠性自检电路中，比较器模块用于比较第1条、第3条电路或第2条、第4条电路频率的大小并产生相应的输出响应Ri。
一种针对RO PUF输出响应的可靠性自检电路的自检方法，RO PUF电路输出响应Ri和标识该响应可靠性的可靠性标志Fi；包括以下步骤：
步骤1、进入响应输出模式，产生输出响应Ri；
激励信号Ci使N个环形振荡电路任选两路构成RO PUF，控制器产生控制信号S＝0，K＝0，阈值单元不接入电路中，PUF处于正常工作模式；
设第一路RO1的振荡信号通过第一计数器得到频率为f1，第二路RO2的振荡信号通过第二计数器得到频率f2，两路频率被输入到比较器中，频率差值△f＝f1-f2，比较器根据△f的极性输出响应Ri＝0或者Ri＝1；Ri在可靠性标志产生模块内部从第一分配器的6条电路和第二分配器的第8条电路输出并存储于第一寄存器中；
步骤2、进入可靠性自检模式，产生可靠性标志Fi；
步骤2.1、改变控制信号S＝1，K＝0，PUF进入可靠性自检模式；阈值单元通过第一加法器接入到第1条电路；第1条电路的频率为f1+fc，两路频率输入到比较器中，频率差值△f'＝△f+fc，比较器根据△f'的极性产生测试输出Ti1；测试输出Ti1在可靠性标志产生模块内部从第一分配器的第5条电路输出并存储在第二寄存器中；
步骤2.2、再次改变控制信号S＝0，K＝1，将第二加法器接入到第4条电路中；两路频率被输入到比较器中，频率差值△f'＝△f-fc，产生测试输出Ti2；可靠性标志产生模块内部的第一分配器受S控制从第6条电路输出到第二分配器，K控制第二分配器从第7条电路输出至同或模块；将第二寄存器中存储的Ti1与输入的Ti2在同或模块中进行同或运算，产生可靠性标志信号Fi，并存储到寄存器第三寄存器中；
步骤3、提取鲁棒的响应；
外部电路读取响应值Ri和对应的可靠性标志Fi；
改变激励值为Ci+1，按步骤1-步骤2的顺序产生并读取响应值Ri+1和对应的可靠性标志Fi+1；
当搜集到一定数量的(C，Ri，Fi)集合后，外部电路提取Fi为1的响应Ri来构建密钥，丢弃Fi为0的响应值。本发明的有益效果：在RO PUF运行过程中检测输出响应的可靠性，并输出一个标志位来标识该可靠性。外部电路可以根据该标志位来挑选可靠的PUF响应构建数字密钥，避免复杂的纠错机制的引入，减小嵌入式设备的开销。当加法器中阈值fc设定较大的时候，经过测试后所挑选的鲁棒响应具有极高的可靠性，用来生成密钥时，可以不需再采用任何纠错机制，避免了因引入纠错机制导致的开销过大和安全隐患问题。
附图说明
图1为本发明一个实施例比特自检PUF电路模型；
图2为本发明一个实施例基本RO PUF电路图；
图3为本发明一个实施例RO PUF可靠性增强电路结构示意图；
图4为本发明一个实施例可靠性标志产生模块结构示意图；
图5为本发明一个实施例响应输出电路示意图；
图6为本发明一个实施例测试输出Ti1示意图；
图7为本发明一个实施例测试输出Ti2示意图；
图8为本发明一个实施例鲁棒响应提取过程示意图。
具体实施方式
下面结合附图对本发明的实施方式进行详细描述。
由于PUF输出响应的稳定与两个环形振荡电路产生的频率差值△f有关，当其绝对值|△f|越大，此时输出受温度、电压等外部因素的影响而发生改变的概率越小，输出越稳定。为此本实施例提出了一种针对RO PUF电路提高可靠性的电路，通过在RO PUF内部加入一个自测试模块，在PUF工作过程中自动测试产生每个PUF输出响应的|△f|大小，当两路频率的差值|△f|大于一定的阈值时，输出一个值为1的可靠性标志值，将该输出响应标记为可靠；否则，输出一个值为0的可靠性标志值，将该输出响应标为不可靠。
本实施例是通过以下技术方案来实现的，如图3所示，一种针对RO PUF输出响应的可靠性自检电路，包含RO阵列模块、控制信号K和S、计数器模块、使能信号、激励信号Ci、自测试模块、比较器和可靠性标志产生模块。使能信号分别与RO阵列模块和计数器模块相连，激励信号Ci输入RO阵列模块，RO阵列模块依次连接计数器模块、自测试模块、比较器和可靠性标志产生模块；控制信号K和S分别控制自测试模块和可靠性标志产生模块。
并且，RO阵列模块包括N个环形振荡电路和N选2路选择器。在激励信号的Ci控制器下，RO阵列模块能从N个环形振荡器中任选2个环形振荡电路构成RO PUF，分别输入到两个计数器中。
并且，控制信号S控制自测试模块中的第一MUX选择器和可靠性标志产生模块中的第一分配器，控制信号K控制自测试模块中的第二MUX选择器和可靠性标志产生模块中的第二分配器。
并且，计数器模块用来计算给定时间内振荡电路输出的高电平个数。
并且，使能信号控制环形振荡电路和计数器模块是否工作，当使能信号置0时，计数器模块不工作，此时环形振荡电路中信号通过与门不能发生反转，整个电路处于静止状态，环形振荡电路的输出一直保持高电平不变；当使能信号置1时，环形振荡电路开始正常振荡，输出能发生反转，第一、第二计数器也同时开始工作。
并且，自测试模块包括第一、第二MUX选择器，第一、第二加法器和一个阈值单元，阈值单元能够产生阈值fc，并通过第一、第二加法器加入电路来改变计数值。第一、第二MUX选择器的输入受控制信号S和K控制，信号为0时，第一、第二MUX选择器分别选择第1条电路、第3条电路输入，信号为1时，第一、第二MUX选择器分别选择第2条电路、第4条电路输入。当第一、第二MUX选择器分别选择第2条电路、第4条电路输入时，即将阈值单元接入电路。
并且，比较器模块比较两路频率的大小产生相应的输出响应Ri。
并且，可靠性标志产生模块具体电路如图4所示。包括第一、第二分配器，第一、第二、第三寄存器和同或模块。第一、第二、第三分配器受控制信号K和S的控制，控制信号为0时，输入被分配到第6条电路和第8条电路输出，控制信号为1时，输入被分配到第5条电路和第7条电路输出。第一寄存器用来存储响应Ri的值，第二寄存器用来存储测试信号Ti1。同或模块将测试信号Ti1和Ti2进行同或运算并将结果存储在第三寄存器中。
本实施例提出的比特自检RO PUF电路能够输出一个响应Ri和一个标识该响应可靠性的可靠性标志Fi，PUF具体执行过程如下：
(1)进入响应输出模式，产生输出响应Ri
激励信号Ci使N路环形振荡电路任选两路构成RO PUF，控制器产生控制信号S＝0，K＝0，使阈值单元不接入电路中，PUF处于正常工作模式。如图5所示。假设第一路RO1的振荡信号通过第一计数器得到频率为f1，第二路RO2的振荡信号通过第二计数器得到频率f2，两路频率被输入到比较器中，频率差值△f＝f1-f2，比较器根据△f的极性输出响应Ri＝0或者Ri＝1。此时Ri在可靠性标志产生模块内部从第一分配器的第6条电路和第二分配器的第8条电路输出并存储于寄存器第一寄存器REG1中。
(2)进入可靠性自检模式，产生可靠性标志Fi。
改变控制信号，使S＝1，K＝0，PUF进入可靠性自检模式。此时阈值单元通过第一加法器接入到1条电路中，如图6所示。此时第1条电路的频率为f1+fc，两路的频率被输入到比较器中，频率差值△f'＝△f+fc，比较器根据△f'的极性产生测试输出Ti1。此时测试输出Ti1在可靠性标志产生模块内部从第一分配器的第5条电路输出并存储在第二寄存器REG2中。
再次改变控制信号，使S＝0，K＝1，此时将第二加法器接入到第4条电路中，如图7所示。两路的频率被输入到比较器中，频率差值△f'＝△f-fc，产生测试输出Ti2。可靠性标志产生模块内部的第一分配器受S控制从第6条电路输出到第二分配器，K控制第二分配器从第7条电路输出至同或模块。将第二寄存器REG2中存储的Ti1与此时输入的Ti2在同或模块中进行同或运算，产生可靠性标志信号Fi，并存储到第三寄存器REG3中。
(3)提取鲁棒的响应。
外部电路读取该响应值Ri和对应的可靠性标志Fi。改变激励值为Ci+1，按照上述顺序产生并读取响应值Ri+1和对应的可靠性标志Fi+1。当搜集到一定数量的(C，Ri，Fi)集合后，外部电路可以提取Fi为1的响应Ri来构建密钥，丢弃Fi为0的响应值，具体过程如图8所示。
本实施例中，当加法器中阈值fc设定较大的时候，经过测试后所挑选的鲁棒响应具有极高的可靠性，用来生成密钥时，可以不需再采用任何纠错机制，避免了因引入纠错机制导致的开销过大和安全隐患问题。
应当理解的是，本说明书未详细阐述的部分均属于现有技术。
虽然以上结合附图描述了本发明的具体实施方式，但是本领域普通技术人员应当理解，这些仅是举例说明，可以对这些实施方式做出多种变形或修改，而不背离本发明的原理和实质。本发明的范围仅由所附权利要求书限定。

Claims (7)

1.一种针对RO PUF输出响应的可靠性自检电路，其特征是，包括RO阵列模块、控制信号K和S、计数器模块、使能信号、激励信号Ci、自测试模块、比较器和可靠性标志产生模块；使能信号分别与RO阵列模块和计数器模块相连，激励信号Ci输入RO阵列模块，RO阵列模块依次连接计数器模块、自测试模块、比较器和可靠性标志产生模块；控制信号K和S分别控制自测试模块和可靠性标志产生模块；自测试模块包括第一、第二MUX选择器，第一、第二加法器和阈值单元；阈值单元的阈值fc，通过第一、第二加法器加入电路来改变计数值；第一、第二MUX选择器的输入受控制信号S和K控制，控制信号为0时，第一、第二MUX选择器分别选择第1条电路、第3条电路输入，控制信号为1时，第一、第二MUX选择器分别选择第2条电路、第4条电路输入；第一、第二MUX选择器分别选择第2条电路、第4条电路输入时，接入阈值单元。
2.如权利要求1所述的针对RO PUF输出响应的可靠性自检电路，其特征是，RO阵列模块包括N个环形振荡电路和N选2路选择器。
3.如权利要求1所述的针对RO PUF输出响应的可靠性自检电路，其特征是，可靠性标志产生模块包括第一、第二分配器，第一、第二、第三寄存器和同或模块；第一、第二分配器受控制信号K和S控制，控制信号为0时，输入被分配到第6条电路、第8条电路输出，控制信号为1时，输入被分配到第5条电路、第7条电路输出；第一寄存器用于存储响应Ri的值，第二寄存器用于存储测试信号Ti1；同或模块将测试信号Ti1和Ti2进行同或运算并将结果存储于第三寄存器中。
4.如权利要求2所述的针对RO PUF输出响应的可靠性自检电路，其特征是，计数器模块包括第一、第二计数器，用于计算给定时间内振荡电路输出的高电平个数。
5.如权利要求2所述的针对RO PUF输出响应的可靠性自检电路，其特征是，使能信号控制环形振荡电路和计数器模块的工作，当使能信号置0时，计数器模块不工作，自检电路处于静止状态，环形振荡电路的输出一直保持高电平不变；当使能信号置1时，环形振荡电路开始正常振荡，计数器模块开始工作。
6.如权利要求1所述的针对RO PUF输出响应的可靠性自检电路，其特征是，比较器模块用于比较第1条、第3条电路或第2条、第4条电路频率的大小并产生相应的输出响应Ri。
7.如权利要求1-6任意一项所述的针对RO PUF输出响应的可靠性自检电路自检方法，其特征是，RO PUF电路输出响应Ri和标识该响应可靠性的可靠性标志Fi；包括以下步骤：
步骤1、进入响应输出模式，产生输出响应Ri；
激励信号Ci使N个环形振荡电路任选两路构成RO PUF，控制器产生控制信号S＝0，K＝0，阈值单元不接入电路中，PUF处于正常工作模式；
设第一路的振荡信号通过第一计数器得到频率为f1，第二路的振荡信号通过第二计数器得到频率f2，两路频率被输入到比较器中，频率差值△f＝f1-f2，比较器根据△f的极性输出响应Ri＝0或者Ri＝1；Ri在可靠性标志产生模块内部从第一分配器的第6条电路和第二分配器的第8条电路输出并存储于第一寄存器中；
步骤2、进入可靠性自检模式，产生可靠性标志Fi；
步骤2.1、改变控制信号S＝1，K＝0，PUF进入可靠性自检模式；阈值单元通过第一加法器接入到第1条电路；第1条电路的频率为f1+fc，两路频率输入到比较器中，频率差值△f'＝△f+fc，比较器根据△f'的极性产生测试输出Ti1；测试输出Ti1在可靠性标志产生模块内部从第一分配器的第5条电路输出并存储在第二寄存器中；
步骤2.2、再次改变控制信号S＝0，K＝1，将阈值单元通过第二加法器接入到第4条电路中；两路频率被输入到比较器中，频率差值△f'＝△f-fc，产生测试输出Ti2；可靠性标志产生模块内部的第一分配器受S控制从第6条电路输出到第二分配器，K控制第二分配器从第7条电路输出至同或模块；将第二寄存器中存储的Ti1与输入的Ti2在同或模块中进行同或运算，产生可靠性标志信号Fi，并存储到寄存器第三寄存器中。
CN202010609452.5A 2020-06-29 2020-06-29 一种针对ro puf输出响应的可靠性自检电路及方法 Active CN111800272B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010609452.5A CN111800272B (zh) 2020-06-29 2020-06-29 一种针对ro puf输出响应的可靠性自检电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010609452.5A CN111800272B (zh) 2020-06-29 2020-06-29 一种针对ro puf输出响应的可靠性自检电路及方法

Publications (2)

Publication Number Publication Date
CN111800272A CN111800272A (zh) 2020-10-20
CN111800272B true CN111800272B (zh) 2021-04-16

Family

ID=72809596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010609452.5A Active CN111800272B (zh) 2020-06-29 2020-06-29 一种针对ro puf输出响应的可靠性自检电路及方法

Country Status (1)

Country Link
CN (1) CN111800272B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104662554A (zh) * 2012-09-28 2015-05-27 西门子公司 物理不可克隆功能的自测试
CN107483180A (zh) * 2017-08-21 2017-12-15 湖南大学 一种高稳定性物理不可克隆函数电路及其响应产生方法
CN110929299A (zh) * 2019-12-04 2020-03-27 湖北工业大学 针对仲裁器puf的可靠性自检电路与可靠性增强方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10216484B2 (en) * 2014-06-10 2019-02-26 Texas Instruments Incorporated Random number generation with ferroelectric random access memory
CN107194117B (zh) * 2017-06-16 2020-12-22 合肥工业大学 一种蝶形触发器物理不可克隆函数的可靠性提升方法
EP3656085A1 (en) * 2017-07-18 2020-05-27 Square, Inc. Devices with physically unclonable functions
US10819528B2 (en) * 2017-07-18 2020-10-27 Square, Inc. Device security with physically unclonable functions
CN107450644B (zh) * 2017-08-16 2018-09-21 宁波大学 一种利用mosfet电流分割偏差的多端口puf电路
US10770146B2 (en) * 2018-06-08 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for PUF generator characterization
CN109581183B (zh) * 2018-10-23 2020-07-10 中国科学院计算技术研究所 一种集成电路的安全测试方法与系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104662554A (zh) * 2012-09-28 2015-05-27 西门子公司 物理不可克隆功能的自测试
CN107483180A (zh) * 2017-08-21 2017-12-15 湖南大学 一种高稳定性物理不可克隆函数电路及其响应产生方法
CN110929299A (zh) * 2019-12-04 2020-03-27 湖北工业大学 针对仲裁器puf的可靠性自检电路与可靠性增强方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A Reliable Strong PUF Based on Switched-Capacitor Circuit;贺章擎;《IEEE transactions on very large integration system》;20180630;第26卷(第6期);全文 *
Frequency Offset-Based Ring Oscillator Physical Unclonable Function;张吉良;《IEEE Transaction on multi-scale computing systems》;20181231;第4卷(第4期);正文第3-5节 *
面向物理不可克隆函数的可靠性与随机性增强技术;湛霍;《计算机应用》;20150510;第35卷(第5期);全文 *

Also Published As

Publication number Publication date
CN111800272A (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
US11893112B2 (en) Quantitative digital sensor
US10284368B2 (en) Secure key storage
EP3208788B1 (en) Method of protecting a circuit against a side-channel analysis
CN111027270B (zh) 一种用于集成电路设计流程可信设计的方法及电路
EP3503466B1 (en) Countermeasures to frequency alteration attacks on ring oscillator based physical unclonable functions
US9276583B1 (en) Soft dark bit masking with integrated load modulation and burn-in induced destabilization for physically unclonable function keys
Cui et al. A new PUF based lock and key solution for secure in-field testing of cryptographic chips
Zheng et al. DScanPUF: A delay-based physical unclonable function built into scan chain
CN110929299A (zh) 针对仲裁器puf的可靠性自检电路与可靠性增强方法
Rührmair et al. Power and timing side channels for PUFs and their efficient exploitation
EP3865997B1 (en) System and method for generating and authenticating a physically unclonable function
TW201610664A (zh) 在儲存資料值中的錯誤偵測
KR20110083591A (ko) 차동 로직에 의해 보호되는 암호화 회로에서 편차를 검출하는 방법, 및 그 방법을 구현하는 회로
US11411749B2 (en) System and method for performing netlist obfuscation for a semiconductor device
US20160124826A1 (en) Semiconductor device and method for testing reliability of semiconductor device
Yang et al. Side-channel analysis for hardware Trojan detection using machine learning
CN111800272B (zh) 一种针对ro puf输出响应的可靠性自检电路及方法
KR102237747B1 (ko) 반도체 장치
US9506983B2 (en) Chip authentication using scan chains
Ye et al. Deterministic and probabilistic diagnostic challenge generation for arbiter physical unclonable function
CN117560232B (zh) 一种检测装置和芯片
CN116962025A (zh) 一种属性驱动的持续性故障分析方法
CN113227806A (zh) 基于比较器偏置对比较器进行分类
CN112069554A (zh) 外部供电电源上电结构及其方法、安全芯片和电子卡
Feiten et al. Eberhard Böhl ❸ Ilia Polian ❹ Bernd Becker Albert-Ludwigs-University of Freiburg Georges-Köhler-Allee 051 79110 Freiburg, Germany

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant